TW394955B - Redundance-circuit for a Semiconductor Memory - Google Patents
Redundance-circuit for a Semiconductor Memory Download PDFInfo
- Publication number
- TW394955B TW394955B TW087110889A TW87110889A TW394955B TW 394955 B TW394955 B TW 394955B TW 087110889 A TW087110889 A TW 087110889A TW 87110889 A TW87110889 A TW 87110889A TW 394955 B TW394955 B TW 394955B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- segment
- fuse
- circuit
- section
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
經濟部中央標準趵只工消合作社印製 A7 B7 五、發明説明(1 ) 本發明僳關於一種半導體記億體用之備用電路,其中 半導體記億體具有多條以區段方式組成之宇線,在某一 區段中1産生一有缺陷之字線時,則藉由各區段所配置之 熔絲組(set)以區段間之備用方式可在同一區段中或不 同區段中利用區段選擇信號來顆動-備用之字線。 在半導體記億體中,宇線通常是組裝在各區段中。在 所謂區段間之備用情況中,在産生有缺陷之字線時備用 之字線不但可被同一區段{有缺陷之字線存在此一匾段 中)所使用,亦可被相鄰之區段所使用,以便取代此種 有缺陷之字線。 一種在匾段間之備用情況中所産生之問題是,具有有 缺陷之字線的此種區段的驅動可能會受到妨礙,取而代 之的是備用宇線所存在之此種區段應該被驅動。當在一 値區段中另外存在一備用之字線時,則受到驅動者亦可 以是此種具有有缺陷之字線的區段。 現在為了不耽誤存取時間,則在半導醱記億體所用之 此種備用電路中必須很快地完成此種待驅動之匾段選敢 時所用信號之解碼以及區段選擇信號之解碼。 直至目前為止在現存之備用電路中是藉助於原來之列 位址經由熔絲-輸出信號之評估來産生區段選擇信號,此 種區段選擇信號可指出此種具有備用宇線之區段。其它 邏輯-级(stage)在此亦是需要的,以便使熔絲-輸出信 號能與位址資訊相關連。 本發明之目的是提供一種用於半導體記億醱中之備用 本紙乐尺度城用屮ΚΚί:彳H ( (’NS ) Λ4规梠(210X 297公楚) — ί------^ ύ-- (請先閲讀背面之注意事項再填寫本頁) ,1Τ 經濟部中次桴卑.-?·只Jr.消贽合作.社印ϊ木 ΑΊ Β7五、發明説明(> ) 電路,其在不需上述之其它邏輯-级時亦可在有缺陷之 字線産|生時允許區段選擇信號之産生。 依據本發明,在上述技藝之半導體記億體所用之備用 電路中是以下述方式達成,即,區段選擇信號可藉由熔 絲-組(set)輸出信號之計算而産生<»這是以有利之方式 來進來,使得當所施加之列位址輿屬於某一區段之熔絲 -組的已熔斷(fused)之位址相一致時,有一鼷於此一 區段之位址的信號會驅動一配置於熔絲-組之後的電路,此 一信號會指出一種由列位址所産生之區段選擇信號且驅 動備用之宇線。 本發明之備用電路亦可將熔絲-組之輪出信號直接(即 ,不需磨肋於列位址)轉換成區段遘擇信號,使得熔絲-输出信號不霈與位址資訊作邏輯上之連結以及可節省一 锢邏輯-级。因此,雖然存在此種區段間之備用情況,存 取時間並不會增加,且待驅動之匾段可非常快速地藉由 直接由熔絲-輸出倍號所産生之匾段選擇信號來解碼。· 本發明以下將依據画式作詳細描逑。圖式簡單説明如 下: 第]圖用於半導體記億體之本發明備用電路的方塊圖。 在此圖中首先有二個方塊1 0,1 1,其分別由區段"0 0 0 "至” 111"所用之8個熔絲-組所構成,其中每^熔絲-組含有 10個熔絲及一値主熔絲。主熔絲已知是作為備用之驅動 之用目.使相對應之方塊接通。例如在方塊11中熔絲-組 1 ll是屬於” 0 0 0 "所用之熔絲,而熔絲-組1 18是屬於"1 1 1 " 本紙张尺废i.‘ij川十KK家摞碑(('NS)A4i见柏(210X 297公漤) (锖先閲讀背面之注意事項再填寫本頁) -裝· 、11 4 經濟部中次標準局努工消贽合作、w印裟 A7 B7五、發明説明(a ) 所用之熔絲。 列位址RA或RA1,----RA10施加於備用電路之輪入端, R A 1 , . . . , R A 1 0是傳送至方塊1 Q , 1 1。列位址R A傳送至匾 段選擇信號方塊RPDZ和宇線選擇信號方塊RPDW,這些方 塊會産生匾段選擇信號RPDZ1或宇線遘擇信號RPDW_。待 驅動之區段(例如,區段8, 9,10)是由區段選擇信號RPDZ 所選取,而區段選擇信號RPDZ’則由列位址RA8,RA9,RA10 所産生。在這些”區段8,9,10"中噸一條字線WL會被驅動 是由倍號RPDW所決定,信號RPDW’是由位址RA0,...RA7 所導出。 依據RAS-指令首先施加信號RPDW1至列解碼器,此信 號RPDW’亦用來選取已被驅動之區段中之字線。然後區 段選擇信號RPDZ'中之一直接成為驅動狀態,因此可開 始驅動相對應之字線WL。 若存在區段間之備用情況時,則可發生以下情況:備 用之字線"Red.WL"存在於另一和由列位址RA8,RA9,RA10 所決定之”區段8,9,10”不同之區段(例如,”匾段8r,Μ, 1 〇 rw冲。在此情況中必須産生一種新的區段選擇信號,> RPDZ’,其可起始新區段 8r,9r,lQr~)中備用字線"Red. W L "之驅動。同時必須防止區段"8,9 , 1 D "中已定址之字 線"有缺陷(d e f e c t)之W L "被驅動。 在半導體記憶醱的一種空間相連接之方、塊中例如有8 摘區段,其備用之字線可自由地被使用以便藉由區段間 之備用來修復這8個區段之任一區段中有缺陷之字線。 (請先閱讀背面之注意事項再填寫本頁) -裝-
*1T
"L 本紙张尺度鸿用屮阐呤(('NS ) Λ4规格(210X297公渐) 394955 A7 _____B7 五、發明説明(4 ) 毎一區段於是剛好配鼷於二個熔絲-組,在每一匾段中 存在二條備用之字線。 若所1施加之列位址RA是與己熔斷之位址中之一相一致 時,則亦存在一條有缺陷之宇線"defect WL”,因此,熔 絲之方塊1〇, 11之16鹤输出信號FRX中之一會成為驅動狀 態。逭所表示之意義是:當已確定一己熔斷之位址時,則 信號FRX會顰成”低位準”β倍號FRX傳送至方塊FRBUF,方 塊FRBUF作為熔絲-輪出信號FRX用之缓衝器(Buffer)且 在此緩衝器中檢査:是否必須考嫌一備用之字線"Red.WL'1 ,當信號FRX是低位準時,則即羼於此種情況。方塊FR-BUF會驅動信號FFR0A或FFRIA,使得備用之字線"Red.WI/ 受到驅動以取代原來已定址之宇線"defect WL"。詳言之 ,當有一楢位址熔斷時,則信號FFROA或FFR1A成為"高" 位準。這些信號經由匾段選擇信號方塊RPDZ或經由宇嫌 選擇信號-方塊RPDW而使信號RPDZ ’切斷以便遘取有缺陷 之字線所在之區段或使信號RPDW'切斷以便籩取字線”d-efect WL"且經由方塊RPDR藉助於信號RPDR'以釋放(Γέ-lease)備用之字線MRed.WL"e信號RPDR·亦籩取匾段"8r ,9r,1〇Γ")中之備用字線。 區段選擇信號RPDZ’之産生(其中須評估方塊1〇, U之 輪出信號FRX)就像先前已詳述者一樣:若所施加之列位 址RA例如與颶於匾段^^,^,〖(^"之熔絲十組的已熔斷之 位址相一致時,則在電路FRZ中有一個信號FRZ'會受到 驅動,此倍號FRZ·俗對匾於位址8r,9r,10re此信號FRZ 在備用時亦選取一個區段且在區段遵擇信號方塊ΚΡΙ)ΖΨ (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 A7 394955 B7 五、發明説明(,) 蓋掉(over-write)通常所選取之信號。備用狀態不存在 時,刖信號FRZ ’是高位準,若産生備用狀態,則信號FR Z'是低1位準。信號FRZ'亦傳送至區段選擇信號方塊RPDZ 且在此方塊中蓋掉(over-write)此種由原來列位址8,9, 10所産生之區段選擇信號。 因此在區段8 r,9 r . 1 0冲有一備用之字線"Red.WL” 會被驅動《此二條存在於此區段中之備用宇線中之噃一條 實際上會被驅動是依據•.所施加之位址和已熔斷之位址 之間的一致性是産生在此二組熔絲-組中之哪一組,這又 是由信號FFR0A或FFR1A所決定。 (請先閲讀背面之注意事項再填寫本頁) 裝·
.1T 經濟部中次標準局消贽合作私印5本 本紙张尺度垧用屮國拽象樣今((’NS ) Λ4規格(2)OX297公釐) 394955 A7 B7五、發明説明U ) 參考符號說明 RPDZ'——區段選擇信號 1 0 , 1 1 ....方塊 111至118 ··‘.培絡-組 RA,RA1,...RA10...列位址 8,9.....區段 RPDW',RPDR'...信號 RPDZ——匾段遵擇信號方塊 8r,9r,10r...區段 Red · WL......備用之字線 defect WL...有缺陷之字線 FRX.........熔絲-輸出信號 RPDW........字線選擇信號-方塊 FFR0A,FFR1A,FRZ’...信號 L---1- —I---I ---I--、tT------^球 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Claims (1)
- 871 10 8 8 Se4955 A8 B8 C8 D8 六、申請專利範圍 1. 一種半導體記憶體用之備用電路,半導醱記憶釀具有 多條組装在區段中之字線(W L ),在區段(8,9 , 1 (〇中由 於匾段間之備用而藉由各別區段所屬之熔絲-組(10, 11)來産生有缺陷之字線(defect WL)時,備用之字線 (Red.WL)可在同一區段或另一區段(匾段8, 9, 10;區段 8r,9r,10r)中藉由區段遘擇信號(RPDZ')而被驅動,此 種備用電路之特徴為·. 區段選擇信號(RPDZ')藉由熔絲-組(10,11)之输出 信號(FRX)之計算而産生。 2. 如申請專利範圍第1項之備用電路,其中當所施加之 列位址(RA;RAl,..,RA10)是舆某一區段所颶之熔絲-組(10,ll)之已熔斷之位址相一致時,則一値屬於此 匾段之位址的信號(FRZ’)會驅動一連接於此熔絲-組 之後的電路(FRZ),信號(FRZ')會蓋掉(over- write) 一由列位址所産生之區段選擇信號UPDZ’)且驅動此 備用之字線(Red . WL)。 . · f -- n^i —--I ^^1 - i ^^1 I (請先閱讀背面之注意事項再填寫本頁) 訂 紙 經濟部中央標準局員工消費合作社印簟 本紙張尺度適用中國國家標隼(CNS )八4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19729579A DE19729579C2 (de) | 1997-07-10 | 1997-07-10 | Verfahren zum Aktivieren einer redundanten Wortleitung bei Inter-Segment-Redundanz bei einem Halbleiterspeicher mit in Segmenten organisierten Wortleitungen |
Publications (1)
Publication Number | Publication Date |
---|---|
TW394955B true TW394955B (en) | 2000-06-21 |
Family
ID=7835296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087110889A TW394955B (en) | 1997-07-10 | 1998-07-06 | Redundance-circuit for a Semiconductor Memory |
Country Status (7)
Country | Link |
---|---|
US (1) | US6188617B1 (zh) |
EP (1) | EP0890902A3 (zh) |
JP (1) | JP3660804B2 (zh) |
KR (1) | KR100325649B1 (zh) |
CN (1) | CN1269132C (zh) |
DE (1) | DE19729579C2 (zh) |
TW (1) | TW394955B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6314030B1 (en) * | 2000-06-14 | 2001-11-06 | Micron Technology, Inc. | Semiconductor memory having segmented row repair |
US7111193B1 (en) * | 2002-07-30 | 2006-09-19 | Taiwan Semiconductor Manufacturing Co. Ltd. | Semiconductor memory having re-configurable fuse set for redundancy repair |
US7613060B2 (en) | 2007-05-21 | 2009-11-03 | Micron Technology, Inc. | Methods, circuits, and systems to select memory regions |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4754434A (en) * | 1985-08-28 | 1988-06-28 | Advanced Micro Devices, Inc. | Switching plane redundancy |
US5126973A (en) * | 1990-02-14 | 1992-06-30 | Texas Instruments Incorporated | Redundancy scheme for eliminating defects in a memory device |
JP3040625B2 (ja) * | 1992-02-07 | 2000-05-15 | 松下電器産業株式会社 | 半導体記憶装置 |
EP0636258B1 (de) * | 1992-04-16 | 1996-03-27 | Siemens Aktiengesellschaft | Integrierter halbleiterspeicher mit redundanzeinrichtung |
KR950004623B1 (ko) * | 1992-12-07 | 1995-05-03 | 삼성전자주식회사 | 리던던시 효율이 향상되는 반도체 메모리 장치 |
KR100192574B1 (ko) * | 1995-10-04 | 1999-06-15 | 윤종용 | 디코디드 퓨즈를 사용한 반도체 메모리 장치의 컬럼 리던던시 회로 |
-
1997
- 1997-07-10 DE DE19729579A patent/DE19729579C2/de not_active Expired - Lifetime
-
1998
- 1998-07-06 TW TW087110889A patent/TW394955B/zh not_active IP Right Cessation
- 1998-07-07 JP JP19135398A patent/JP3660804B2/ja not_active Expired - Fee Related
- 1998-07-09 EP EP98112767A patent/EP0890902A3/de not_active Withdrawn
- 1998-07-10 KR KR1019980027747A patent/KR100325649B1/ko not_active IP Right Cessation
- 1998-07-10 CN CNB981159516A patent/CN1269132C/zh not_active Expired - Fee Related
- 1998-07-13 US US09/115,618 patent/US6188617B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0890902A3 (de) | 1999-09-22 |
US6188617B1 (en) | 2001-02-13 |
DE19729579A1 (de) | 1999-01-14 |
EP0890902A2 (de) | 1999-01-13 |
KR19990013743A (ko) | 1999-02-25 |
CN1205520A (zh) | 1999-01-20 |
JP3660804B2 (ja) | 2005-06-15 |
JPH1173795A (ja) | 1999-03-16 |
DE19729579C2 (de) | 2000-12-07 |
CN1269132C (zh) | 2006-08-09 |
KR100325649B1 (ko) | 2002-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940007241B1 (ko) | 반도체 메모리 장치의 로우 리던던시장치 | |
US6188619B1 (en) | Memory device with address translation for skipping failed memory blocks | |
JPS59144098A (ja) | 半導体記憶装置 | |
KR20030066074A (ko) | 반도체 메모리 장치, 및 이 장치의 불량 셀 어드레스프로그램 회로 및 방법 | |
TW422983B (en) | Redundancy circuitry with minimized area and reduced speed penalty for random access memories | |
TW394955B (en) | Redundance-circuit for a Semiconductor Memory | |
TW426856B (en) | A column redundancy circuit | |
JP3223817B2 (ja) | 半導体メモリ装置及びその駆動方法 | |
KR100200930B1 (ko) | 버스트 모드동작에 적합한 반도체 메모리 장치의 로우 디코더 | |
KR19990045202A (ko) | 어드레스 교체 회로를 갖는 반도체 메모리 장치 | |
TW390019B (en) | Semiconductor memory device | |
JP3866345B2 (ja) | 半導体記憶装置及び半導体記憶装置の試験方法 | |
WO2002056183A1 (en) | Semiconductor memory device and method for accessing the same | |
TW504697B (en) | Redundance-multiplexer for a semiconductor-memory arrangement | |
JPH04369750A (ja) | 半導体メモリシステム | |
KR100551191B1 (ko) | 컴퓨터 시스템에서의 논리 유니트 유일 식별 방법 | |
KR100195258B1 (ko) | 메모리의 부분적 결함구제장치 | |
JPH0225542B2 (zh) | ||
JPH05250895A (ja) | 冗長メモリアクセス回路 | |
KR970051446A (ko) | 리던던시 로오 디코더 회로 | |
JP2004158051A (ja) | 半導体記憶装置及びその製造方法 | |
KR970051449A (ko) | 반도체 메모리 소자의 워드라인 리페어 장치 | |
JPS5935120B2 (ja) | メモリ装置 | |
JPS6097452A (ja) | メモリ制御方式 | |
KR19990000471A (ko) | 반도체 메모리 장치의 칼럼 리던던시 제어 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |