KR19990013743A - 반도체 메모리용 용장 회로 - Google Patents

반도체 메모리용 용장 회로 Download PDF

Info

Publication number
KR19990013743A
KR19990013743A KR1019980027747A KR19980027747A KR19990013743A KR 19990013743 A KR19990013743 A KR 19990013743A KR 1019980027747 A KR1019980027747 A KR 1019980027747A KR 19980027747 A KR19980027747 A KR 19980027747A KR 19990013743 A KR19990013743 A KR 19990013743A
Authority
KR
South Korea
Prior art keywords
segment
word line
fuse
signal
segments
Prior art date
Application number
KR1019980027747A
Other languages
English (en)
Other versions
KR100325649B1 (ko
Inventor
홀거 괴벨
Original Assignee
빌헬름에핑
지멘스악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빌헬름에핑, 지멘스악티엔게젤샤프트 filed Critical 빌헬름에핑
Publication of KR19990013743A publication Critical patent/KR19990013743A/ko
Application granted granted Critical
Publication of KR100325649B1 publication Critical patent/KR100325649B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은, 하나의 세그먼트(8, 9, 10)내에서 결함 워드 라인(defect WL)이 발생될 때마다 각각의 세그먼트에 할당된 퓨즈-세트(10, 11)를 이용하여 인터-세그먼트-용장에 의해 동일 세그먼트 또는 다른 하나의 세그먼트내에 있는 용장 워드 라인(Red. WL)이 세그먼트 선택 신호(RPDZ')에 의해 활성화될 수 있는, 다수의 세그먼트로 조직된 워드 라인(WL)을 포함하는 반도체 메모리용 용장 회로에 관한 것이다. 상기 세그먼트 선택 신호(RPDZ')는 퓨즈-세트의 출력 신호를 평가함으로써 직접 발생된다.

Description

반도체 메모리용 용장 회로
본 발명은, 하나의 세그먼트내에서 결함 워드 라인이 발생될 때마다 각 세그먼트에 할당된 퓨즈-세트를 이용하여 인터-세그먼트-용장에 의해 동일 세그먼트 또는 다른 하나의 세그먼트내에 있는 용장성 워드 라인이 세그먼트 선택 신호에 의해 활성화될 수 있는, 다수의 세그먼트로 조직된 워드 라인을 포함하는 반도체 메모리용 용장 회로에 관한 것이다.
반도체 메모리에서 워드 라인은 통상적으로 세그먼트내에서 조직화된다. 소위 인터-세그먼트-용장에서는 결함 워드 라인이 발생될 때마다, 상기 결함 워드 라인이 존재하는 동일 세그먼트 및 인접 세그먼트로부터 나오는 용장성 워드 라인이 상기 결함 워드 라인을 대체하기 위해서 사용된다.
인터-세그먼트-용장에서 나타나는 문제점은, 경우에 따라 결함 워드 라인을 갖는 세그먼트의 활성화가 저지되어 상기 세그먼트 대신에 용장성 워드 라인이 존재하는 세그먼트가 활성화된다는 점이다. 경우에 따라서는, 용장성 워드 라인이 부가적으로 존재하는 세그먼트도 또한 결함 워드 라인을 갖는 세그먼트일 수 있다.
액세스 시간을 상실하지 않기 위해서, 상기와 같은 반도체 메모리용 용장 회로에서는 활성화될 세그먼트를 선택하는 신호의 디코딩(decoding), 즉 세그먼트 선택 신호의 디코딩이 매우 신속하게 이루어져야 한다.
기존의 용장 회로에서는 지금까지 최초의 라인 어드레스를 이용하여 퓨즈-출력 신호를 평가함으로써, 용장성 워드 라인을 갖는 세그먼트를 제공하는 세그먼트 선택 신호가 발생되었다. 즉, 기존의 용장 회로에서는 퓨즈-출력 신호를 어드레스 정보와 연결하기 위해 부가의 로직-단계가 필요했다.
본 발명의 목적은, 상기와 같은 부가의 로직-단계 없이도 결함 워드 라인이 발생될 때마다 세그먼트 선택 신호를 발생할 수 있는, 반도체 메모리용 용장 회로를 제공하는 것이다.
도 1은 본 발명에 따른 반도체 메모리용 용장 회로의 블록 회로도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10, 11 : 블록 111, 118: 퓨즈 세트
FRBUF : 퓨즈-출력 신호용 버퍼로서 사용되는 블록
FRX : 출력 신호
RA 또는 RA1,...,RA10 : 라인 어드레스
Red. WL : 용장성 워드 라인 RPDR : 블록
RPDW : 워드 라인 선택 신호 블록
RPDW' : 워드 라인 선택 신호
RPDZ : 세그먼트 선택 신호 블록
RPDZ' : 세그먼트 선택 신호 WL : 워드 라인
상기 목적은 서문에 언급된 방식의 반도체 메모리용 용장 회로에서 본 발명에 따라, 퓨즈-세트의 출력 신호를 평가하여 세그먼트 선택 신호가 발생될 수 있음으로써 달성된다. 이것은, 인가된 라인 어드레스가 하나의 세그먼트에 할당된 퓨즈-세트의 융해된 어드레스와 일치할 때마다 상기 퓨즈-세트 뒤에 접속된 회로에 의해 상기 라인 어드레스로부터 발생된 세그먼트 선택 신호를 오버 라이팅하여 용장성 워드 라인을 활성화하는, 상기 세그먼트의 어드레스에 할당된 신호가 활성화됨으로써 바람직하게 이루어진다.
본 발명에 따른 용장 회로는 퓨즈-세트의 출력 신호를 직접, 즉 라인 어드레스를 이용하여 세그먼트 선택 신호로 변환시킴으로써, 결과적으로 퓨즈-출력 신호와 어드레스 정보와의 논리적인 연결이 필요가 없어져서 로직-단계를 절약할 수 있다. 그럼으로써, 플렉시블한 인터-세그먼트-용장에도 불구하고 액세스 시간은 상승되지 않고, 활성화될 세그먼트는 퓨즈-출력 신호로부터 직접 발생되는 세그먼트 선택 신호에 의해 매우 신속하게 디코딩될 수 있다.
본 발명은 도면을 참조하여 하기에 자세히 설명된다.
도면에서는 제일 먼저 2개의 블록(10, 11)을 볼 수 있는데, 상기 블록은 각각 세그먼트(0 내지 111)를 위한 8개의 퓨즈-세트로 구성되며, 하나의 퓨즈-세트는 10개의 퓨즈 및 하나의 마스터 퓨즈를 포함한다. 마스터 퓨즈는 공지된 바와 같이 용장을 활성화하기 위해서 및 상응하는 블록을 스위치-온하기 위해서 사용된다. 예를 들어 하나의 퓨즈 세트(111)는 블록(11)내에서 0용 퓨즈에 할당되는 한편, 하나의 퓨즈 세트(118)는 111용 퓨즈를 위해 제공된다.
용장 회로의 입력에는 블록(10, 11)에 제공되는 라인 어드레스(RA 또는 RA1,...,RA10)가 있다. 상기 라인 어드레스(RA)는 세그먼트 선택 신호(RPDZ') 또는 워드 라인 선택 신호(RPDW')를 발생시키는 세그먼트 선택 신호 블록(RPDZ) 및 워드 라인 선택 신호 블록(RPDW)에 제공된다. 활성화될 세그먼트, 즉 예컨대 하나의 세그먼트(세그먼트 8, 9, 10)는 라인 어드레스(RA8, RA9, RA10)로부터 발생된 세그먼트 선택 신호(RPDZ')에 의해 선택된다. 상기 세그먼트(세그먼트 8, 9, 10)내에 있는 어느 워드 라인(WL)이 활성화되는지는 어드레스(RA0,...,RA7)로부터 도출되는 신호(RPDW')에 의해서 결정된다.
라인 디코더에는 RAS-명령에 따라 제일 먼저 신호(RPDW'), 즉 활성화된 세그먼트내에서 워드 라인을 선택하기 위한 신호가 보내진다. 그 직후에 상기 세그먼트 선택 신호들 중에서 하나의 선택 신호(RPDZ')가 활성화됨으로써, 상응하는 워드 라인(WL)의 활성화가 시작될 수 있다.
인터-세그먼트-용장의 경우에는, 용장성 워드 라인(Red. WL)이 라인 어드레스(RA8, RA9, RA10)에 의해 결정된 세그먼트(세그먼트 8, 9, 10)와 다른 세그먼트, 즉 예컨대 세그먼트(세그먼트 8r, 9r, 10r)내에 존재하는 경우가 발생될 수 있다. 상기 경우에는, 용장성 워드 라인(Red. WL)의 활성화를 새로운 세그먼트(세그먼트 8r, 9r, 10r)내에서 스타팅시키는 새로운 세그먼트 선택 신호(RPDZ')가 발생되어야 한다. 그와 동시에, 세그먼트(세그먼트 8, 9, 10)내에 있는 어드레싱된 워드 라인(defect WL)의 활성화는 저지되어야 한다.
반도체 메모리의 하나의 관련 블록내에는 예를 들어 8개의 세그먼트가 있는데, 상기 세그먼트들의 용장성 워드 라인은 상기 8개의 세그먼트들 중에서 임의의 하나의 세그먼트내에 있는 결함 워드 라인을 회복시키기 위해 자유롭게 사용될 수 있다. 이 때 각 세그먼트에는 정확히 2개의 퓨즈-세트가 할당된다. 즉, 각각의 세그먼트내에는 2개의 용장성 워드 라인이 존재한다.
인가된 라인 어드레스(RA)가 융해된 어드레스와 일치하는 경우, 즉 결함 워드 라인(defect WL)이 존재하면, 퓨즈 블록(10, 11)의 16개의 출력 신호(FRX)중에서 하나의 신호가 활성화된다. 이것은 예를 들어, 융해된 하나의 어드레스가 검출되면 신호(FRX)는 낮아진다. 상기 신호(FRX)는 블록(FRBUF)에 제공되는데, 상기 블록은 퓨즈-출력 신호(FRX)용 버퍼로서 사용되고, 하나의 용장성 워드 라인(Red. WL)이 사용되어야 하는지 아닌지가 상기 블록내에서 검사되는데, 이러한 경우는 신호(FRX)가 낮은 경우이다. 블록(FRBUF)이 신호(FFR0A 또는 FFR1A)를 활성화함으로써, 최초에 어드레싱된 워드 라인(defect WL) 대신에 용장성 워드 라인(Red. WL)이 활성화된다. 하나의 어드레스가 융해되면, 상기 신호들(FFR0A 또는 FFR1A)은 개별적으로 높다. 상기 신호들은 세그먼트 선택 신호 블록(RPDZ)을 통해 및 워드 라인 선택 신호 블록(RPDW)을 통해 결함 워드 라인을 갖는 세그먼트를 선택하기 위한 신호(RPDZ') 및 워드 라인(defect WL)을 선택하기 위한 신호(RPDW')를 차단하고, 하나의 블록(RPDR)을 통해 신호(RPDR')를 이용하여 용장성 워드 라인(Red. WL)을 개방한다. 즉, 상기 신호(RPDR')가 세그먼트(세그먼트 8r, 9r, 10r)내에 있는 용장성 워드 라인을 선택한다.
이미 전술된 바와 같이, 세그먼트 선택 신호(RPDZ')는 블록(10, 11)의 출력 신호(FRX)가 평가됨으로써 형성된다: 예를 들어 인가된 라인 어드레스(RA)가 세그먼트(세그먼트 8r, 9r, 10r)에 할당된 퓨즈-세트의 융해된 어드레스와 일치하면, 상기 어드레스(8r, 9r, 10r)에 상응하는 신호(FRZ')가 회로(FRZ)내에서 활성화된다. 즉, 상기 신호(FRZ')는 용장시 하나의 세그먼트를 선택하여 규칙적으로 선택된 신호를 세그먼트 선택 신호 블록(RPDZ)내에서 오버 라이팅한다. 용장이 존재하지 않는 경우에는 신호가 높고, 용장이 발생되는 경우에는 신호가 낮다. 즉, 신호(FRZ')는 세그먼트 선택 신호 블록(RPDZ)에 제공되고, 최초의 라인 어드레스(8, 9, 10)로부터 발생된 세그먼트 선택 신호를 상기 블록내에서 오버 라이팅한다.
따라서, 용장성 워드 라인(Red. WL)이 세그먼트(세그먼트 8r, 9r, 10r)내에서 활성화된다. 상기 세그먼트내에 존재하는 2개의 용장성 워드 라인 중에서 어느 것이 실제로 활성화되는지는, 인가된 어드레스와 융해된 어드레스 사이의 일치가 2개의 퓨즈-세트 그룹 중 어느 퓨즈-세트내에서 나타나는지에 의존하며, 상기 일치도 또한 신호(FFR0A 및 FFR1A)에 의해 결정된다.
본 발명에 따른 반도체 메모리용 용장 회로에 의해, 부가의 로직-단계 없이도 결함 워드 라인이 발생될 때마다 세그먼트 선택 신호를 발생할 수 있게 되었다.

Claims (2)

  1. 하나의 세그먼트(세그먼트 8, 9, 10)내에서 결함 워드 라인(defect WL)이 발생될 때마다 각 세그먼트에 할당된 퓨즈-세트(10, 11)를 이용하여 인터-세그먼트-용장에 의해 동일 세그먼트 또는 다른 하나의 세그먼트(세그먼트 8, 9, 10; 세그먼트 8r, 9r, 10r)내에 있는 용장성 워드 라인(Red. WL)이 세그먼트 선택 신호(RPDZ')에 의해 활성화될 수 있는, 다수의 세그먼트로 조직된 워드 라인(WL)을 포함하는 반도체 메모리용 용장 회로에 있어서,
    상기 세그먼트 선택 신호(RPDZ')는 퓨즈-세트(10, 11)의 출력 신호(FRX)를 평가함으로써 형성될 수 있는 것을 특징으로 하는 용장 회로.
  2. 제 1항에 있어서,
    인가된 라인 어드레스(RA; RA1,...,RA10)가 하나의 세그먼트에 할당된 퓨즈-세트(10, 11)의 융해된 어드레스와 일치할 때 상기 퓨즈-세트 뒤에 접속된 회로(FRZ)는 라인 어드레스로부터 발생된 세그먼트 선택 신호(RPDZ')를 오버 라이팅하고 용장성 워드 라인(Red. WL)을 활성화하는, 상기 세그먼트의 어드레스에 할당된 신호(FRZ')를 활성화하는 것을 특징으로 하는 용장 회로.
KR1019980027747A 1997-07-10 1998-07-10 반도체메모리용용장회로 KR100325649B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19729579.7 1997-07-10
DE19729579A DE19729579C2 (de) 1997-07-10 1997-07-10 Verfahren zum Aktivieren einer redundanten Wortleitung bei Inter-Segment-Redundanz bei einem Halbleiterspeicher mit in Segmenten organisierten Wortleitungen

Publications (2)

Publication Number Publication Date
KR19990013743A true KR19990013743A (ko) 1999-02-25
KR100325649B1 KR100325649B1 (ko) 2002-05-09

Family

ID=7835296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980027747A KR100325649B1 (ko) 1997-07-10 1998-07-10 반도체메모리용용장회로

Country Status (7)

Country Link
US (1) US6188617B1 (ko)
EP (1) EP0890902A3 (ko)
JP (1) JP3660804B2 (ko)
KR (1) KR100325649B1 (ko)
CN (1) CN1269132C (ko)
DE (1) DE19729579C2 (ko)
TW (1) TW394955B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6314030B1 (en) * 2000-06-14 2001-11-06 Micron Technology, Inc. Semiconductor memory having segmented row repair
US7111193B1 (en) * 2002-07-30 2006-09-19 Taiwan Semiconductor Manufacturing Co. Ltd. Semiconductor memory having re-configurable fuse set for redundancy repair
US7613060B2 (en) * 2007-05-21 2009-11-03 Micron Technology, Inc. Methods, circuits, and systems to select memory regions

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754434A (en) * 1985-08-28 1988-06-28 Advanced Micro Devices, Inc. Switching plane redundancy
US5126973A (en) * 1990-02-14 1992-06-30 Texas Instruments Incorporated Redundancy scheme for eliminating defects in a memory device
JP3040625B2 (ja) * 1992-02-07 2000-05-15 松下電器産業株式会社 半導体記憶装置
WO1993021578A1 (de) * 1992-04-16 1993-10-28 Siemens Aktiengesellschaft Integrierter halbleiterspeicher mit redundanzeinrichtung
KR950004623B1 (ko) * 1992-12-07 1995-05-03 삼성전자주식회사 리던던시 효율이 향상되는 반도체 메모리 장치
KR100192574B1 (ko) * 1995-10-04 1999-06-15 윤종용 디코디드 퓨즈를 사용한 반도체 메모리 장치의 컬럼 리던던시 회로

Also Published As

Publication number Publication date
JP3660804B2 (ja) 2005-06-15
CN1205520A (zh) 1999-01-20
EP0890902A3 (de) 1999-09-22
TW394955B (en) 2000-06-21
DE19729579A1 (de) 1999-01-14
DE19729579C2 (de) 2000-12-07
US6188617B1 (en) 2001-02-13
CN1269132C (zh) 2006-08-09
EP0890902A2 (de) 1999-01-13
JPH1173795A (ja) 1999-03-16
KR100325649B1 (ko) 2002-05-09

Similar Documents

Publication Publication Date Title
EP0637036B1 (en) Redundancy element check in IC memory without programming substitution of redundant elements
JP3598119B2 (ja) 冗長デコーダ
KR940007241B1 (ko) 반도체 메모리 장치의 로우 리던던시장치
US6434067B1 (en) Semiconductor memory having multiple redundant columns with offset segmentation boundaries
GB2307570A (en) Column redundancy circuit for memory
US5461587A (en) Row redundancy circuit and method for a semiconductor memory device with a double row decoder
JPH11102596A (ja) 半導体記憶回路
US20050047228A1 (en) Method and system for selecting redundant rows and columns of memory cells
US5793683A (en) Wordline and bitline redundancy with no performance penalty
KR100325649B1 (ko) 반도체메모리용용장회로
KR100200930B1 (ko) 버스트 모드동작에 적합한 반도체 메모리 장치의 로우 디코더
US5757716A (en) Integrated circuit memory devices and methods including programmable block disabling and programmable block selection
JP3866345B2 (ja) 半導体記憶装置及び半導体記憶装置の試験方法
US20030012066A1 (en) Memory and method for replacing defective memory cells in the same
US6288964B1 (en) Method to electrically program antifuses
US6885596B2 (en) Apparatus and method of wordline/bitline redundancy control using shift registers in an SRAM
KR100231723B1 (ko) 플래쉬 메모리 장치
KR100266624B1 (ko) 메모리 리던던시 회로
US6385102B2 (en) Redundancy multiplexer for a semiconductor memory configuration
JP2573679B2 (ja) 半導体記憶装置
US6240029B1 (en) Memory column redundancy
JP3011086B2 (ja) 半導体記憶装置
KR0172367B1 (ko) 페일 구제율을 개선한 반도체 메모리의 리던던시 회로
JPS60109099A (ja) 半導体メモリ装置の欠陥検出切替方式
Lee et al. A new column redundancy scheme for yield improvement of high speed DRAMs with multiple bit pre-fetch structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140130

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee