KR950004624B1

KR950004624B1 - 고집적화 및 고수율의 로우 리던던시회로 및 그 구동방법

Info

Publication number: KR950004624B1
Application number: KR1019920023716A
Authority: KR
Inventors: 차기원
Original assignee: 삼성전자주식회사; 김광호
Priority date: 1992-12-09
Filing date: 1992-12-09
Publication date: 1995-05-03
Also published as: KR940016280A

Abstract

내용 없음.

Description

고집적화 및 고수율의 로우 리던던시회로 및 그 구동방법

제1도 (a),(b)는 종래의 로우 리던던시의 구동방식을 보여주는 개략도.

제2도(a),(b)는 본 발명에 의한 로우 리던던시의 구동방식을 보여주는 블럭다이아그램.

제3도는 제2도(a)의 로우어드레스 스크램블을 보여주는 구성도.

제4는 제2도(a)의 퓨즈어드레스 및 로우리던던트 디코더의 실시예.

제5도는 제2도(a)의 로우어드레스 스크램블을 위한 레이-아웃도, 및

제6도는 제2도(b)의 로우어드레스 스크램블을 위한 레이-아웃도이다.

본 발명은 반도체 메모리 장치의 리던던트(redundancy)회로에 관한 것으로, 특히 반도체 메모리 장치의 고집적화 및 고신뢰성을 확보할 수 있는 로우 리던던시회로 및 그 구동방법에 관한 것이다.

반도체 메모리 장치에는 노멀 쎌 어레이(normal memory cell array)내에 존재하는 다수의 메모리 셀 중에서 하나라도 결함(defect)셀이 발생하게 되면, 이에 해당하는 로우 어드레스(row address)를 디코딩(decoding)하여 리던던트 메모리 셀 어레이(redundunt memory cell array)내에 존재하는 리던던트 셀로서 결함 메모리 셀을 리페어하는 리던던시회로가 구비되어 있다.

다수의 리던던트 메모리 셀들을 가지고 있던 리던던트 메모리 셀 어레이는 노멀 메모리 셀 어레이 주변에 배치되고, 어드레스 디코딩 및 리던던트 셀의 선택에 필요한 디코더들이 제공된다. 이 분야에 통상적으로 알려져 있는 리던던트 메모레 셀 어레이의 구현 방법은 일단의 센스앰프 그룹에 의해 구분되는 미니멈 어레이 블럭(minimum array block)마다 하나씩 구비되는 방법이 일반적이다. 한편, 이와 동시에 칩의 고집적화에 따라 메모리 셀 어레이의 액티브 영역을 줄여 동작전류 문제를 해결하기 위하여 하나의 칩내의 구비되는 미니멈 어레이 블럭이 수를 많게 하는 추세이다.

특히 워드라인(word line)방향에 불량이 발생하였을 경우에 이를 리페어하기 위한 로우 리던던시의 경우, 워드라인성 결함중 가장 큰 부분을 차지하는 것의 하나인 인접 워드라인과 워드라인간의 브리지(bridge)등의 상호교차에 의한 결함을 리페어하기 위하여 제공된다. 그래서 이러한 경우를 대비하기 위하여 로우 리던던시는 2개의 워드라인을 하나의 로우 리던던시 세트로 구성한다. 그리고 결함이 발생하였을 경우에 2개의 워드라인을 동시에 리페어한다. 이때 서로 인접한 2개의 워드라인은 내부신호로서의 로우 어드레스의 LSB(least significant bits)에 의해 정의된다. 그리고 리페어동작도 LSB를 제외한 나머지 비트(bit)의 정보(infomation)를 퓨우즈 박스(fuse box)등에 저장하는 방법으로 수행하는 것을 통상적인 방법으로 사용되어지고 있다.

그러나 이와 같은 경우에는 인접 워드라인간에 LSB만이 다르고 나머지 비트가 같은 경우에만 리페어가 가능하게 되어 리페어의 확률은 50%에 불과하게 된다. 즉, 이 분야에 통상적으로 적용되는 미니멈 어레이 블럭당 로우 리던던시 세트를 하나만 구비하는 경우에 인접 워드라인간에는 LSB로 구분되어지나, LSB로 구분되어지는 2개의 워드라인쌍과 워드라인쌍 사이에 페일이 발생되었을 경우에는 리페어 동작이 불가능하게 되어 리페어 확률은 50%로 떨어지게 된다.

이러한 것은 칩의 수율(yield)을 떨어뜨리는 요인이 되고, 이를 개선하기 위해서는 미니멈 어레이당 적어도 2개의 로우 리던던시 세트(set)를 두어야 하는데 만일 이렇게 될 경우에는 상술한 내용에서 알 수 있듯이 리던던트 셀이 차지하는 면적이 더욱 커지게 되어 칩 사이즈가 커지는 문제등을 초래하게 된다.

이를 해결하기 위하여 종래에 제시된 로우 리던던시의 구동방식을 보여주는 개략도 및 그 실시예를 제1도(a),(b)에 도시하였다. 제1도에 도시된 기술은 본 출원인이 1992년 3월 9일자로 국내에 기 출원한 것으로, 이는 특허출원번호 "1992-3841"호(발명의 명칭 ; 반도체 메모리 장치의 로우 리던던시 장치)에 상세하게 개시되어 있다. 특허출원번호 "1992-3842"호에 설명되어 있는 바와같이, 제1도(a)는 로우 리던던시의 구동 방식을 보여주는 개략도로서, 그 구성상의 특징은 결합셀을 지정하는 어드레스 비트들중 2개 이상의 비트를 입력으로 하고 2개 이상의 비트중 하나의 비트를 선택적으로 출력하는 어드레스 셀렉터(3)와, 결합셀의 어드레스 비트들중 어드레스 셀렉터(3)에서 출력으로 선택된 비트를 제외한 나머지 어드레스 비트들의 정보를 저장하는 퓨우즈 박스(1)와, 어드레스 셀렉터(3)의 출력과 퓨우즈 박스(1)의 출력을 입력하여 리던던트 셀을 동작시키는 리던던트 디코더(2A,2B)를 구비하는 로우 리던던시 회로를 실현하므로서, 미니멈 어레이 블럭당 하나의 로우 리던던시 회로를 사용하면서도 로우성(즉, 워드라인성) 페일을 93%이상으로 리페어하므로서 수율의 저하를 방지하는 것이다.

한편 제1도(b)는 제1도(a)의 구성에서 어드레스셀렉터(3)의 실시예로서, 칩테스트시에 검출된 결함 어드레스에 따라 RA0,ㅌRA/0과, RA1,ㅌRA/1과, RA2,ㅌRA2중에서 4개와 인에이블 퓨우즈(F)를 컷팅하므로서 RA0,RA1ㅌRA2중에서 하나를 제1도(a)의로우 리리던던트 디코더(2A,2B)에 입력시키는 동작을 한다. 그러나 제1도(a),(b)에 도시된 바와같은 종래의 통상의 로우 리던던시회로에 비하여 어드레스셀렉터(3)가 필요하기 때문에 제1도(b)에 도시된 바와 같이 퓨우즈들과 프리차아지회로들이 구비되어야 한다.

이는 이 분야의 통상의 지식을 가진자에게는 충분히 예측되어지는 바와 같이, 통상적으로 폴리실리콘으로 구성되는 퓨우즈의 실현에 따른 레이-아웃(lay-out)의 증가라는 문제와 트랜스퍼게이트 및 프리차아지회로의 각 구성트랜지스터의 실현 및 어드레스가 실리는 버스선등에 따른 레이-아웃의 증가라는 문제에 의하여 칩이 고집적화될수록 점점 커다란 부담으로 대두된다.

따라서 본 발명의 목적은 칩의 고집적화 및 고수율을 동시에 만족시키는 로우 리던던시회로 및 그 구동방법을 제공함에 있다.

본 발명의 다른 목적은 레이-아웃이 용이한 로우 리던던시회로를 제공함에 있다.

본 발명의 또 다른 목적은 레이-아웃이 용이하게 이루어지면서 고수율을 보장하는 로우 리던던시회로를 제공함에 있다.

이러한 본 발명의 목적은 노멀 메모리셀 어레이 블럭내의 결함 셀을 리던던트 메모리 셀 어레이 내의 리던던트 메모리 셀로 리페어하기 위한 반도체 메모리 장치의 로우 리던던시회로에 있어서, 다수의 로우 어드레스를 입력하여 상기 결함셀을 지정하는 상기 로우 어드레스를 기억하기 위한 퓨우즈박스와, 상기 퓨우즈 박스의 출력신호 및 소정의 워드라인구동신호를 각각 공통으로 입력하고 최하위비트의 로우어드레스신호를 서로 다르게 입력하여 상기 리던던트 워드라인을 선택하기 위한 다수의 로우리던던트 디코더를 적어도 구비하며, 상기 로우리던던트 디코더의 수가 리던던트 워드라인의수와 동일하고, 상기 리던던트 워드라인은 상기 리던던트 워드라인에 인접하는 다른 리던던트 워드라인과 서로 다른 로우어드레스에 의해 선택이 이루어짐을 특징으로 하는 로우 리던던시회로를 제공함으로써 달성된다.

본 발명의 또다른 목적은 다수의 리던던트 워드라인을 포함하여 노멀 메모리셀 어레이블럭에서 발생한 결함을 리페어하기 위한 리던던트 메모리 셀 어레이블럭을 가지는 반도체 메모리 장치의 로우 리던던시의 구동 방법에 있어서, 상기 노멀 메모레 셀 어레이블럭내의 서로 이웃하는 워드라인의 입력어드레스중 최하위비트 어드레스가 서로 다른 값을 가지게 하여 서로 인접하는 워드라인이 서로 다른 로우어드레스에 의해 선택가능하도록 배열하여, 상기 노멀 메모리 셀 어레이블럭내의 인접 워드라인사이에 결함이 발생할시에 이를 상기 리던던트 메모리 셀 어레이블럭내의 리던던트 워드라인으로 리페어하게 함을 특징으로 하는 로우 리던던시 구동방법을 제공함으로써 달성된다.

이러한 본 발명의 로우 리던던시회로 및 그 구동방법은 전술한 바 있는 제1도와 같은 고수율을 만족하면서 동시에 제1도에서의 어드레스셀렉터부분이 제거되어 이로부터 칩의 레이-아웃을 용이하게 하므로서, 종래의 문제를 해결하게 된다.

이하 본 발명의 바람직한 실시예가 첨부된 도면과 함께 상세히 설명될 것이다.

본 발명에 의한 로우 리던던시의 구동방식을 보여주는 블럭다이어그램을 제2(a),(b)에 도시하였다. 제2도(a)는 하나의 단위어레이블럭의 리던던트 워드라인을 2개를 구비하는 경우에 실시되는 블럭다이어그램이고, 제2(b)는 하나의 단위어레이블럭이 리던던트 워드라인을 4개의 구비하는 경우에 실시되는 블럭다이어그램이다. 이러한 블럭구성외에도 하나의 단위어레이블럭에 구비되는 리던던트 워드라인의 수에 따라 어드레스의 입력을 다르게 하므로서 본 발명에 의한 로우 리던던시 구동방식을 실현할 수 있음은 후술되는 각 실시회로구성에서 충분히 예측되어질 것이다.

제2도(a)의 구성은 도시된 바와 같이, 2개의 리던던트 워드라인을 구동하기 우한 로우 리던던시회로로서, 다수의 로우어드레스와 연결되는 퓨우즈들로 퓨우즈를 이루어지는 퓨우즈박스(100)와, 소정의 워드라인구동신호(ψX)와 서로 다른 최하위비트로서의 로우어드레스신호를 각각 입력하는 2개의 로우리던던트 디코더(200A),(200B)로 구성된다. 이러한 구성상의 특징은 서로 인접하는 워드라인사이에 항상 다른 어드레스가 존재하는 것이며, 이로부터 리던던시효율을 극대화시킬 수 있다. 제2도(b)는 4개의 리던던트 워드라인을 구동하기 위한 로우리던던시호로로서, 2개의 로우어드레스조합으로 이루어는 신호쌍의 다수로 연결되는 퓨우즈들로 이루어지는 퓨우즈박스(300)와, 소정의 워드라인구동신호(ψX)와 서로 다른 로우어드레스신호를 적어도 각각 입력하는 4개의 로우리던던트 디코더(400A),(400B),(400C),(400D)로 구성된다. 제2도(a),(b)에 도시된 블럭구성에서 용이하게 알 수 있는 바와 같이, 본 발명에 의한 로우 리던던시 구동방식은 제1도(b)에서와 같은 어드레스셀렉터가 제거되므로서 용이한 레이-아웃이 가능하다.

제3도는 제2도(a)의 구성에 따라 구현되는 어드레스스크램블(address scramble)로서, 서로 인접하는 워드라인사이에 항상 다른 어드레스가 존재하게 되는데, 도시된 바와 같이 최하위비트로서의 로우어드레스 RA0"1,0,1,0,1,0…"와 같은 순서로 되는 것이 특징이다. 이와같은 구성하에서 제2도(a)의 퓨우즈박스(100)의 퓨우즈절단에 의하여 결함이 발생한 워드라인 2개를 지정하면 워드라인중 인접워드라인사이에 항상 다른 어드레스에 의해 어드레스셀렉터없이 리던던트 워드라인 SW1 또는 SW2를 인에이블시킬 수 있다.

제4도는 제2도(a)의 구성을 실현하기 위한 퓨우즈박스 및 리던던트 디코더로서, 다수의 퓨우즈중 결함 어드레스에 상응하는 퓨우즈를 절단(이에 대한 것은 제3도에 따른 순서대로 하면 되며, 이는 이 분야에 공지의 기술임.)하여 결함셀의 로우 어드레스를 기억하고 로우리던던트 디코더(200A,200B)로 입력시킨다. 퓨우즈박스(100)에서 노드 N1은 프리차아지 클럭인 ψDPX에 의해 전원전압(VCC)레벨로 프리차아지된다. 그리고 로우어드레스인 RA01,RA02,RA23,RA45,RA67로 디코딩된 어드레스가 입력되며, 제3도와 같은 퓨우즈 절단을 하여 결함이 발생한 2개의 인접 워드라인을 지정하면 로우리던던트 디코더(200A),(200B)의 RA0(인접 워드라인의 항상 다른 어드레스)에 의해 리던던트 워드라인 SW1 또는 SW2를 인에이블시키게 한다. 로우리던던트 디코더(200A,200B)는 퓨우즈 박스(100)로부터의 정보와 로우어드레스 RA0,/RA0 및 로우 리던던트 디코더 인에이블클럭 ψXE에 의해 워드라인 드라이버(211A,212A),(211B,212B)에 입력되는 워드라인구동신호(ψX)를 리던던트 워드라인 SWL1 또는 SWL2로 패스(pass)시킨다. 그래서 이로부터 칩의 리던던시 동작이 용이하게 수행된다.

제5도는 통상의 로우디코더에 의해 제3도의 구성과 같이 서로 인접하는 워드라인사이에 항상 다른 어드레스가 존재하게 하기 위한 어드레스 스크램블을 가능하게 하는 레이-아웃도이다. 도시된 구성과 같이 종래의 로우디코더의 어드레스구성에 워드라인 2개간격으로 2개씩 워드라인을 꽈리(twist)를 트는 구성으로 하여 제3도와 같은 로우어드레스 스크램블이 실현된다. 이러한 구성을 갖게 되면, 제1도(a),(b)에 도시된 기술처럼 리페어 효율을 93%이상으로 유지하게 된다. 또한 어드레스 셀렉터의 불필요에 의해 레이-아웃을 용이하게 할 수 있다.

제6도는 제2도(b)의 퓨우즈박스(300)와 로우리던던트 디코더(400A),(400B),(400C),(400D)를 실현할 시에 로우어드레스의 스크램블을 위한 레이-아웃도이다. 제2도(b)는 2개의 어드레스 조합에 의하여 4개의 워드라인을 선택하게 되며, 이는 또한 제6도에 도시된 것과 같은 꽈리(twist)를 틀으므로서 용이하게 임의의 리던던트 워드라인을 선택하게 된다. 즉, 도시된 바와 같이 최하위비트로 입력되는 로우어드레스 RA0의 순서를 보면 종래의 로우디코더에서 "1,0,0,1,1,0,0,1,1,0,0,1,..." 같은 순서가 본 발명에서 4개간격으로 꽈리를 틀으므로서 제6도의 상측에 도시되어 있는 본 발명에 의한 로우어드레스의 스크램블에서의 "0,1,1,0,1,0,0,1,0,1,1,0,1,0,0,1,…"과 같이 되게 하므로서, 디코딩된 로우어드레스 RA0,RA1이 n+1,n+2,n+3+4(n+=1,2,3,…번째 워드라인에서 하나의 반복 단위그룹을 이루며, 동시에 n+3,n+4,,n+5, n+6번째워드라인에서 또 하나의 반복단위그룹을 이루도록 레이아웃을 하는 것이다. 이러한 구성을 하게 되면, 로우어드레스 RA0,RA1,RA2의 십진값의 순서가 "2,3,1,0,7,6,4,5"의 순서나 "1,0,2,3,4,5,7,6"와 같은 순서로 레이아웃되어, 하나의 메모레 셀 어레이 블럭에 4개의 리던던트 워드라인을 구비하는 경우에도 고수율을 만족함과 동시에 어드레스셀렉터가 불필요함으로 해서 레이-아웃을 용이하게한다.

제2도(a),(b) 내지 제6도는 본 발명의 기술적 사상에 입각하여 실현한 최적의 실시예로서, 특히 제2도(a),(b)의 블럭구성은 메모레 셀 어레이 블럭에 구비되는 리던던트 워드라인의 수에 따라 다르게 구성되어 질 수 있다.

상술한 바와 같이 본 발명은 로우어드레스의 인가방법 및 그에 따른 리던던시회로의 조정만에 의해, 고수율의 보장 및 레이-아웃의 용이성을 동시에 향상시켜 특히 초고집적 반도체 메모리 장치의 실현에 기여한다.

Claims

노멀 메모리셀 어레이 블럭내의 결함 셀을 리던던트 메모리 셀 어레이 내의 리던던트 메모리 셀로 리페어하기 위한 반도체 메모리 장치의 로우 리던던시회로에 있어서, 다수의 로우 어드레스를 입력하여 상기 결함셀을 지정하는 상기 로우 어드레스를 기억하기 위한 퓨우즈박스와, 상기 퓨우즈 박스의 출력신호 및 소정의 워드라인구동신호를 각각 공통으로 입력하고 최하위비트의 로우어드레스신호를 서로 다르게 입력하여 상기 리던던트 워드라인을 선택하기 위한 다수의 로우리던던트 디코더를 적어도 구비하며, 상기 로우리던던트 디코더의 수가 리던던트 워드라인의 수와 동일하고, 상기 리던던트 워드라인은 상기 리던던트 워드라인에 인접하는 다른 리던던트 워드라인과 서로 다른 로우어드레스에 의해 선택이 이루어짐을 특징으로 하는 로우리던던시회로.
다수의 리던던트 워드라인을 포함하여 노멀 메모리셀 어레이블럭에서 발생한 결함을 리페어하기 위한 리던던트 메모리 셀 어레이블럭을 가지는 반도체 메모리 장치의 로우 리던던시의 구동방법에 있어서, 상기 노멀 메모레 셀 어레이블럭내의 서로 이웃하는 워드라인의 입력어드레스중 최하위비트 어드레스가 서로 다른 값을 가지게 하여 서로 인접하는 워드라인이 서로 다른 로우어드레스에 의해 선택가능하도록 배열하여, 상기 노멀 메모리 셀 어레이블럭내의 인접 워드라인사이에 결함이 발생할시에 이를 상기 리던던트 메모리 셀 어레이블럭내의 리던던트 워드라인으로 리페어하게 함을 특징으로 하는 로우 리던던시 구동방법.
제2항에 있어서, 상기리던던트 워드라인은 하나의 리던던트 메모리 셀 어레이블럭에 2개씩 배열됨을 특징으로 하는 로우 리던던시 구동방법.
다수의 리던던트 워드라인을 포함하여 노멀 메모리셀 어레이블럭에서 발생한 결함을 리페어하기 위한 리던던트 메모리 셀 어레이블럭을 가지는 반도체 메모리 장치의 로우 리던던시의 구동 방법에 있어서, 2개의 로우어드레스조합으로 이루어지는 신호쌍을 다수로 입력하는 퓨우즈박스와, 소정의 워드라인구동신호와 서로 다른 로우어드레스신호를 각각 입력하는 복수개의 로우리던던트 디코더를 적어도 구비하며, 소정의 디코딩된 로우어드레스중 최하위비트 RA0,RA1이 n+1,n+2,n+3,n+4(n=1,2,3,…)번째 워드라인에서 하나의 반복 단위그룹을 이루고, 동시에 n+3,n+4,,n+5, n+6번째 워드라인에서 또 하나의 반복단그룹을 이루도록 레이아웃하여, 상기 노멀 메모리 셀 어레이블럭내의 인접 워드라인사에에 결함이 발생할시에 이를 상기 리던던트 메모리 셀 어레이블럭내의 리던던트 워드라인으로 리페어하게 함을 특징으로 하는 로우 리던던시 구동방법.
제4항에 있어서, 상기 로우리던던트 디코더의 수가 4개이며, 상기 로우리던던트 디코더에 의해 리페어 동작을 수행할 수 있는 리턴던트 워드라인의 수가 4개임을 특징으로 하는 로우 리던던시 구동방법.