KR940016280A - 고집적화 및 고수율의 로우리던던시 회로 및 그 구동방법 - Google Patents

고집적화 및 고수율의 로우리던던시 회로 및 그 구동방법 Download PDF

Info

Publication number
KR940016280A
KR940016280A KR1019920023716A KR920023716A KR940016280A KR 940016280 A KR940016280 A KR 940016280A KR 1019920023716 A KR1019920023716 A KR 1019920023716A KR 920023716 A KR920023716 A KR 920023716A KR 940016280 A KR940016280 A KR 940016280A
Authority
KR
South Korea
Prior art keywords
low
word lines
array block
word line
address
Prior art date
Application number
KR1019920023716A
Other languages
English (en)
Other versions
KR950004624B1 (ko
Inventor
차기원
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920023716A priority Critical patent/KR950004624B1/ko
Publication of KR940016280A publication Critical patent/KR940016280A/ko
Application granted granted Critical
Publication of KR950004624B1 publication Critical patent/KR950004624B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치의 리던던시에서 특히 고집적화 및 고신뢰성을 동시에 만족시키는 로우리던던시 회로및 그 구동방법에 관한 것으로, 본 발명은 소정의 워드라인신호를 각각 공통으로 입력하고 최하위비트로서의 로우어드레스정보를 서로 다르게 입력하는 다수개의 로우리던던트디코더를 적어도 구비하는 로우리던던시 회로를 실현하여, 로우어드레스의 인가방법 및 그에 따른 리던던시 회로의 조정만에 의해, 고수율의 보장 및 레이-아웃의 용이성을 향상시켜 특히 초고집적 반도체 메모리 장치의 실현에 기여한다.

Description

고집적화 및 고수율의 로우리던던시 회로 및 그 구동방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 (A), (B)는 본 발명에 의한 로우리던던시의 구동방식을 보여주는 블럭다이아그램.

Claims (7)

  1. 소정의 워드라인을 선택하기 위한 다수개의 로우어드레스를 입력하는 퓨우즈박스를 가지는 반도체 메모리 장치에 있어서, 소정의 워드라인신호를 각각 공통으로 입력하고 최하위비트로서의 로우어드레스정보를 서로 다르게 입력하는 다수개의 로우리던던트디코더를 적어도 구비함을 특징으로 하는 로우리던던시 회로.
  2. 제1항에 있어서, 상기 로우리던던트디코더의 수가 하나의 메모리 어레이블럭에 구비되는 스페어워드라인의 수와 같음을 특징으로 하는 로우리던던시 회로.
  3. 제1항에 있어서, 상기 워드라인이 상기 워드라인에 인접하는 다른 워드라인과 서로 다른 로우어드레스에 의해 선택이 이루어짐을 특징으로 하는 로우리던던시 회로.
  4. 다수개의 스페어 워드라인을 포함하여 주기억단위 어레이블럭에서 발생한 결함을 대치하기 위한 보조기억단위 어레이블럭을 가지는 반도체 메모리 장치의 로우리던던시의 구동방법에 있어서, 상기 주기억단위 어레이블럭내의 서로 이웃하는 워드라인의 입력어드레스중 최하위비트 어드레스가 서로 다른 값을 갖도록하고 이로부터 서로 인접하는 워드라인이 서로 다른 로우어드레스에 의해 선택되도록 배열하여, 주기억단위 어레이블럭내의 인접워드라인사이에 결함이 발생할시에 이를 상기 보조기억단위어레이블럭내의 스페어워드 라인으로 대치하게 함을 특징으로 하는 로우리던던시 구동방법.
  5. 제4항에 있어서, 상기 스페어 워드라인이 하나의 보조기억단위 어레이블럭에 2개씩 배열됨을 특징으로 하는 로우리던던시 구동방법.
  6. 다수개의 스페어 워드라인을 포함하여 주기억단위 어레이블럭에서 발생한 결함을 대치하기 위한 보조기억단위 어레이블럭을 가지는 반도체 메모리 장치의 로우리던던시의 구동방법에 있어서, 2개의 로우어드레스 조합으로 이루어지는 신호쌍을 다수개로 입력하는 퓨우즈박스와, 소정의 워드라인신호와 서로 다른 로우어 드레스정보를 각각 입력하는 복수개의 로우리던던트 디코더를 적어도 구비하고, 소정의 디코딩된 로우어드레중 최하위비트 RA0, RA1이 n+3, n+4, n+5, n+6번째 워드라인에서 또 하나의 반복단위그룹을 이루고, 동시에 n+3, n+4, n+5, n+6번째 워드라인에서 또하나의 반복단위그룹을 이루도록 레이아웃하여, 상기 주기억단위 어레이블럭내의 인접 워드라인사이에 결함이 발생할시에 이를 상기 보조기억단위어레이블럭내의 스페어워드라인으로 대치하게 함을 특징으로 하는 로우리던던시 구동방법.
  7. 제6항에 있어서, 상기 로우리던던트디코더의 수가 4개이며, 이로부터 대치동작을 수행할 수 있는 스페어 워드라인의 수가 4개임을 특징으로 하는 로우리던던시 구동방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920023716A 1992-12-09 1992-12-09 고집적화 및 고수율의 로우 리던던시회로 및 그 구동방법 KR950004624B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920023716A KR950004624B1 (ko) 1992-12-09 1992-12-09 고집적화 및 고수율의 로우 리던던시회로 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920023716A KR950004624B1 (ko) 1992-12-09 1992-12-09 고집적화 및 고수율의 로우 리던던시회로 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR940016280A true KR940016280A (ko) 1994-07-22
KR950004624B1 KR950004624B1 (ko) 1995-05-03

Family

ID=19345050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920023716A KR950004624B1 (ko) 1992-12-09 1992-12-09 고집적화 및 고수율의 로우 리던던시회로 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR950004624B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505411B1 (ko) * 1999-12-30 2005-08-05 주식회사 하이닉스반도체 로오 리페어 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505411B1 (ko) * 1999-12-30 2005-08-05 주식회사 하이닉스반도체 로오 리페어 회로

Also Published As

Publication number Publication date
KR950004624B1 (ko) 1995-05-03

Similar Documents

Publication Publication Date Title
JP2853406B2 (ja) 半導体記憶装置
US5337277A (en) Row redundancy circuit for a semiconductor memory device
JP2575919B2 (ja) 半導体記憶装置の冗長回路
KR930018593A (ko) 반도체 기억장치
KR950024220A (ko) 용장 회로 장치
GB2307570A (en) Column redundancy circuit for memory
KR940026948A (ko) 결함구제회로
US7218558B2 (en) Semiconductor memory devices having column redundancy circuits therein that support multiple memory blocks
KR940010113A (ko) 반도체 메모리장치의 결함구제 회로
KR20070057336A (ko) 공통 퓨즈 블락을 갖는 메모리 장치
US6094381A (en) Semiconductor memory device with redundancy circuit
US6072735A (en) Built-in redundancy architecture for computer memories
JP2001110196A (ja) 半導体メモリ装置
JP2002050191A (ja) 半導体記憶装置
KR940016280A (ko) 고집적화 및 고수율의 로우리던던시 회로 및 그 구동방법
US5708613A (en) High performance redundancy in an integrated memory system
JPH06187794A (ja) 高効率ｄｒａｍ冗長回路
KR930003164A (ko) 반도체메모리 리던던시 장치
US6249466B1 (en) Row redundancy scheme
JPH1027494A (ja) 半導体メモリ
KR950020754A (ko) 컬럼 리던던시 회로
KR970051438A (ko) 로우 리던던시 회로를 가지는 반도체 메모리 장치
KR100772092B1 (ko) 반도체 메모리 장치
KR970071843A (ko) 로우 리던던시 회로 및 그 제어방법
KR900005445A (ko) 초고집적/대용량 메모리 집적회로에서 리던던시 스킴 방법 및 그 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010409

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee