CN1203719A - 数字解调器 - Google Patents

数字解调器 Download PDF

Info

Publication number
CN1203719A
CN1203719A CN96198642A CN96198642A CN1203719A CN 1203719 A CN1203719 A CN 1203719A CN 96198642 A CN96198642 A CN 96198642A CN 96198642 A CN96198642 A CN 96198642A CN 1203719 A CN1203719 A CN 1203719A
Authority
CN
China
Prior art keywords
phase data
time
phase
correction value
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96198642A
Other languages
English (en)
Other versions
CN1175639C (zh
Inventor
饭昭敏范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1203719A publication Critical patent/CN1203719A/zh
Application granted granted Critical
Publication of CN1175639C publication Critical patent/CN1175639C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/003—Correction of carrier offset at baseband only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0036—Correction of carrier offset using a recovered symbol clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0055—Closed loops single phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

关于解调PSK(Phase Shift Keying)等被相位调制的信号的数字解调器。加法器46,把相位修正装置45保持的修正值同比较器43输出的相位差数据相加。减法器47,从加法器46的加有修正值的相位差数据中,减去由延时电路44时延一个码周期的相位差数据,由此实现延时检波。因此,可以接收、解调即使不具有主时钟信号整数倍频率的接收信号,而且可以使用不具有应解调的接收信号整数倍频率的振荡器。

Description

数字解调器
技术领域
本发明是关于解调PSK(Phase Shift Keying)等相位被调制的信号的数字解调器。
背景技术
进几年，数字式的通信设备，为了传输的效率化，由数字信息信号(基带信号)调制载波信号，来进行信息信号的传输。作为这种调制方式，有根据数字基带信号(调制信号)改变载波信号振幅的振幅调制方式(ASK：Amplitude Shift Keying)、根据调制信号，改变载波频率的频率调制方式(FSK：Frequency Shift Keying)、根据调制信号，各自独立改变载波的振幅及相位的正交振幅调制方式(QAM：Quadrature Amplitude Modulation)等等的种种方式。
这些数字调制方式，现在被各种移动通信系统所采用。作为解调这些调制方式传输的信息信号的数字解调器，现在所采用的装置结构是，对于多少有些差异的接收信号中，检波基带信号的部分，采用接收信号频率的整数倍时钟信号。
图1是，解调QPSK方式产生的调相信号的有关现有技术的数字解调器的方框图。由天线引入的无线信号，被没有标出的无线装置接收，作为接收信号，输入给相位检测装置11的比较器12。另一方面，设定为整数倍接收信号频率的主时钟信号，被相位检测装置11的分频器13分频后，由比较器12同接收信号相比较，进而输出相位差数据。在这里，接收信号的频率同主时钟分频信号的频率相同。
相位检测装置11输出的相位差数据，输入给延时电路14的同时，被减法器15减去该延时电路14时延1个码周期的相位差数据。该相减结果，由判定装置17判定，并输出解调数据。在这里，这个判定装置17根据，产生装置16产生的与码周期同步的工作时钟信号而工作。
图2是输入于该数字解调器的无调制时的接收信号(载波)和主时钟信号分频信号的时序图。该接收信号是，载波没有被调制的信号，也就是载波信号本身。主时钟分频信号，对所述接收信号频率的整数倍的主时钟信号分频，并且和所述接收信号频率相同。
因此，所述接收信号和主时钟分频信号的相位差，常成为定值Pd。接收信号被调制时，只有其调制部分，相位差偏离所述相位差Pd，并可以根据其偏差量，解调被调制信号。但是，如果主时钟信号不是接收信号频率的整数倍时，即使对该主时钟信号分频，如图3所示，接收信号(无调制)无法同主时钟分频信号保持同步，如Pd1、Pd2、Pd3、Pd4所示，其相位差是变化的。因此，当接收信号被调制时，由于调制信号被加于所述变化的相位差上，直接利用其相位差，解调接收信号是比较困难的。
这样，如所述现有技术所示，现在所采用的数字解调器的相位检测装置，整数倍接收信号频率的主时钟信号成为其必要的组成部分。
但是，以这样的结构，只能接收具有主时钟信号频率整数倍的接收信号。
而且，只能使用具有被解调接收信号整数倍频率的振荡器，其设备的设计自由度被限制。
于是，本发明的目的在于提供一种设计自由度不被接收频率所限的数字解调器。
发明公开
为了达到所述目的，本发明具有比较相位调制的接收信号和，与接收信号载波不同步的时钟信号，并输出相当于两者相位差的相位数据的相位数据输出装置；对该相位数据输出装置输出的相位数据进行一定时延的延时装置；修正值保持装置，其保持的修正值相当于接收信号载波和时钟信号的频差产生的相位偏差；利用所述相位数据输出装置输出的相位数据、所述修正值保持装置保持的修正值和被所述延时装置延时一定时间的相位数据，对所述相位数据装置输出的相位数据进行延时检波的延时检波装置；根据该延时检波结果，解调接收信号的解调装置。
由此，延时检波装置可以考虑修正值保持装置保持的修正值而进行时延检波，因此，可以接收、解调即使不具有主时钟信号频率的整数倍的接收信号，而且可以使用具有被解调接收信号频率的非整数倍频率的振荡器，并且设计设备的自由度不受接收信号频率限制。
在这里，这种延时检波装置的特征在于，具有对所述相位数据输出装置输出的相位数据和所述修正值保持装置保持的修正值相加的加法装置和，由所述加法装置输出的相加结果减去被所述延时装置时延一定时间的相位数据的减法装置。
由此，只设计加法装置和减法装置，就可以进行考虑了修正值保持装置保持的修正值的延时检波。
附图的简单说明
图1是现有技术的数字解调器方框图；
图2是输入于所述数字解调器的无调制时的接收信号(载波)和主时钟分频信号的时序图；
图3表示主时钟信号频率是接收信号频率的非整数倍时，接收信号(无调制)和主时钟分频信号的时序图；
图4是本实施方式的数字解调器的组成图；
图5是接收信号等的时序图；
图6是以PQ平面表示的减法器47的相减结果；
图7是本实施方式数字解调器的其它形式的组成图。
实施发明的最佳方式
图4表示，解调有关本实施方式以QPSK进行调相调制的信号的数字解调器的组成图。该数字解调器由相位检测装置41、分频器42、比较器43、延时电路44、相位修正装置45、加法器46、减法器47、时钟信号产生装置48、判定装置49组成。
相位检测装置41由分频器42和比较器43组成，比较被输入的接收信号和主时钟分频信号，而输出相位差信号。这里，接收信号是无线装置(没有图示)输出的信号，无线装置与现有技术一样，接收天线引进的无线信号。这个接收信号上，载有作为该接收信号相位偏差的调制信号。主时钟信号是所述接收信号频率的非整数倍的时钟信号，时钟信号产生装置48则是由其它振荡器发生的。
分频器42接受所述主时钟信号，并分频，使之与所述接收信号频率相同。
比较器43，根据主时钟信号工作，并比较所述接收信号和分频器42输出的分频信号，而且把接收信号的相位偏差作为相位差数据输出。这个相位差数据，除对应接收信号调制量的相位差外，还包括由接收信号和分频信号频率差产生的相位偏差量。这个相位差数据，由比较器43取0～31的5比特数值数据输出。
延时电路44，锁存比较器43输出的相位差数据，并进行一个码周期的时延。
相位差修正装置45由寄存器实现，并根据主时钟分频信号和接收信号的频率偏差保持基于唯一决定的相位偏差量的相位修正值。这个相位偏差量，作为一个码周期的偏差量。这个偏差量，具体地可由以下方式求得：
所述相位修正值是将这个偏差量量化为0～31的5比特的数值化数据。
加法器46，在每一个码周期，把相位修正装置45保持的相位修正值加给比较器43输出的相位差数据上。
减法器47，从被加法器46加有相位修正值的相位差数据中，减去被所述延时电路44时延一个码的相位差数据。由此，可知对应接收信号调制量的相位差中，一个码周期的相变量。
时钟信号产生装置48，由PLL电路组成，根据接收信号，产生与一个码周期同步的工作时钟信号。延时电路44、相位修正装置45、加法器46、减法器47、判定装置49根据时钟产生装置48产生的工作时钟信号而工作。
判定装置49，根据减法器47的相减结果输出解调数据。
下面，利用图5的时序图，说明数字解调器的工作原理。在这里，这个时序图中，上部表示接收信号、无调制的接收信号、主时钟信号的分频信号、相位差和修正量的时序图，下部表示其时序图的一部分放大图。而且如图中上部时序图左端所示，为便于说明，对齐了各信号的起始端。
首先，图中上部第1行的信号是接收信号。这个接收信号的脉冲宽度根据调制量而变化。这个接收信号，把6个脉冲周期作为一个码周期加载调制信号。图中第2行的信号是无调制接收信号，也就是接收信号的载波。可以看到所述第1行接收信号，被调制后其脉宽比这个载波还窄。这个载波和接收信号的相位差成为依据调制信号的调制量。并且，这个接收信号(无调制)是为便于说明所引用，实际上并不输入于该解调器。
其次，图中第3行的主时钟分频信号是主时钟信号被分频器42分频所得信号。比较器43比较这个分频信号和接收信号，并且把对应于这个分频信号的接收信号的信号上跳时间偏差，作为相位差输出。图中第4行如d0、d1、d2..所示，表示在每个接收信号的每1个周期，由比较器43输出接收信号和分频信号的相位差数据的情况。
图中下部是输出作为相位差数据d5时的，接收信号和接收信号(无调制)及分频信号的放大表示，与主时钟信号相对应的图。
相位差数据是接收信号和主时钟分频信号的信号上跳时间偏差，具体讲，表示是主时钟信号的几个周期偏差的5比特数值数据。例如此时，比较器43根据主时钟信号使其内部计数器(未图示)工作，其所计数值16作为相位差数据输出。这个相位差数据，如图中可知，除接收信号的调制量外，还包括依据接收信号(无调制)和分频信号频率差的相位偏差量。这个调制量成为数值10、相位偏差量成为数值6。
图中上部的第5行，表示在每1个码周期(这时，在1个码周期内的最后接收信号周期上)，相位修正装置45所保持的修正值输出到加法器46的情况。此时，1个码周期上的依据接收信号(无调制)和分频信号频率差的相位偏差量数值6被输出。
图6是以PQ平面表示的减法器47的相减结果。θ是调制方式所决定的相位量(QPSK的情况，取0、±π/2、π等4个值)。Δθ表示依据接收信号(无调制)和分频信号频率差的相位偏差量。这个Δθ和相位修正装置45所保持的相位修正值相同。θ′是无相位修正装置45和加法器46时，减法器47输出的结果相位差。这样，没有相位修正装置45和加法器46时，会产生依据接收信号(无调制)和分频信号的频率差的相位偏差量Δθ，但是，通过设置相位修正装置45等，可以消除其Δθ，可以算出作为目的的相位量Δθ。
以上就是比较器43根据主时钟信号使计数器(未图示)工作，并把其计数值作为相位差输出的例子进行了说明，但是并不局限于此，如果是可以知道分频信号和接收信号相位差的方法，则其它方法也可以。
而且，在本实施方式中，如图5的时序图所示，在1个码周期内，把修正值1次加到相位差数据上，但是并不限于1次，分几次加修正值也可以。
又，在以本实施方式中，对于没有时延1个码周期的相位差数据，如图4的相位修正装置45、加法器46所示，加有修正值，但是加修正值的位置不限于此。例如，如图7的相位修正装置71、加法器72所示，采用对依据减法器47的相位差数据和被时延1个码周期的相位差数据相减结果，加修正值的结构也可以。
又，采用对迟时电路44的之后、或之前的相位差数据，减去所述相位修正装置45保持的修正直的结构也可以。也就是说，假设相位差数据为A、时延1个码周期的相位差为B、X修正值为x时，加上修正值使输入于判定装置49的值成为(A-B+x)的结构也可以。
如上所述，根据本实施方式的数字解调器，对应于主时钟分频信号和接收信号载波的相位差的修正值，因以与码周期同步的时序相加，主时钟信号即使不是接收信号载波的整数倍，也可以解调接收信号，可以实现设计自由度不受接收信号频率限制的数字解调器。产业上的利用可能性
如上所述，关于本发明的数字解调器，利用解调相位调制的数字调制方式，特别是PSK(Phase Shift Keying)的通信系统，比较有效。

Claims (7)

1.一种数字解调器，其特征在于，具有：相位数据输出装置，将进行了相位调制的接收信号和与接收信号的载波非同步的时钟信号比较，并输出相当于两者相位差的相位数据；延时装置，对该相位数据输出装置输出的相位数据进行一定时延；修正值保持装置，保持相当于基于接收信号载波和时钟信号的频差的相位偏差的修正值；延时检波装置利用所述相位数据输出装置输出的相位数据、所述修正值保持装置保持的修正值和被所述延时装置时延一定时间的相位数据，对来自所述相位数据输出装置的相位数据进行时延检波；解调装置根据该时延检波结果，解调接收信号。
2.如权利要求1所述的数字解调器，其特征在于，所述延时检波装置，具有对所述数据输出装置输出的相位数据和所述修正值保持装置保持的修正值相加的加法器，和由所述加法器输出的相加结果减去被所述延时装置时延一定时间的相位数据的减法器。
3.如权利要求1所述的数字解调器，其特征在于，所述延时检波装置，具有由相位数据输出装置输出的相位数据减去被所述延时装置时延一定时间的相位数据的减法器和使所述减法器输出的减法结果和所述修正值保持装置保持的修正值相加的加法器。
4.如权利要求1所述的数字解调器，其特征在于，所述延时检波装置，具有由所述延时装置时延一定时间的相位数据减去所述修正值保持装置保持的修正值的第1减法器，和由所述相位数据输出装置输出相位数据减去所述第1减法装置输出的相减结果的第2减法器。
5.一种数字解调器，其特征在于，具有：相位数据输出装置，比较接收信号和时钟信号，并输出该接收信号相位数据；
修正值保持装置，保持相当于接收信号和时钟信号的频率差产生的相位偏差即修正值；
第1减法器，从来自相位数据输出装置的相位数据减去所述修正值保持装置所保持的修正值；
延时装置，将作为相减结果的相位数据进行一定时间延时；
第2减法器，从由所述相位数据输出装置输出的相位数据减去由所述延时装置进行了一定延时的相位数据；
解调装置，根据该第2减法器的检波结果解调接收信号。
6.如权利要求1至5任何一项所述的数字解调器，其特征在于，由所述加法器或减法器产生的修正值的相加或相减，根据与码周期同步的第2时钟信号进行。
7.如权利要求1至6任何一项所述的数字解调器，其特征在于，所述延时装置的时延时间是1个码周期。
CNB961986425A 1995-11-28 1996-11-27 数字解调器 Expired - Fee Related CN1175639C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP309422/95 1995-11-28
JP7309422A JPH09153920A (ja) 1995-11-28 1995-11-28 デジタル復調器
JP309422/1995 1995-11-28

Publications (2)

Publication Number Publication Date
CN1203719A true CN1203719A (zh) 1998-12-30
CN1175639C CN1175639C (zh) 2004-11-10

Family

ID=17992821

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB961986425A Expired - Fee Related CN1175639C (zh) 1995-11-28 1996-11-27 数字解调器

Country Status (8)

Country Link
US (4) US6169448B1 (zh)
JP (1) JPH09153920A (zh)
CN (1) CN1175639C (zh)
AU (1) AU731886B2 (zh)
BR (1) BR9611785A (zh)
GB (1) GB2322267B (zh)
HK (1) HK1015582A1 (zh)
WO (1) WO1997020417A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4286375B2 (ja) * 1999-04-02 2009-06-24 株式会社アドバンテスト 遅延クロック生成装置および遅延時間測定装置
US6600913B1 (en) * 2000-10-27 2003-07-29 Sony International (Europe) Gmbh Two-port demodulation device
US8385476B2 (en) 2001-04-25 2013-02-26 Texas Instruments Incorporated Digital phase locked loop
US6947493B2 (en) * 2003-10-10 2005-09-20 Atmel Corporation Dual phase pulse modulation decoder circuit
US7103110B2 (en) * 2003-10-10 2006-09-05 Atmel Corporation Dual phase pulse modulation encoder circuit
US7283011B2 (en) * 2003-10-10 2007-10-16 Atmel Corporation Method for performing dual phase pulse modulation
US7079577B2 (en) * 2004-09-08 2006-07-18 Atmel Corporation Wide window decoder circuit for dual phase pulse modulation
US8130871B2 (en) * 2006-01-09 2012-03-06 Sigmatel, Inc. Integrated circuit having radio receiver and methods for use therewith
US8220690B2 (en) * 2006-09-29 2012-07-17 Ethicon Endo-Surgery, Inc. Connected surgical staples and stapling instruments for deploying the same
US7826813B2 (en) * 2006-12-22 2010-11-02 Orthosoft Inc. Method and system for determining a time delay between transmission and reception of an RF signal in a noisy RF environment using frequency detection
KR20180082929A (ko) * 2017-01-11 2018-07-19 에스케이하이닉스 주식회사 반도체장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US464814A (en) * 1891-12-08 Dry closet
JPS6093862A (ja) * 1983-10-27 1985-05-25 Nec Corp 遅延検波器
JP2540931B2 (ja) 1989-03-03 1996-10-09 国際電信電話株式会社 Ｐｓｋ信号復調方法
JPH03274844A (ja) * 1990-03-24 1991-12-05 Japan Radio Co Ltd Ｐｓｋ変調信号の遅延検波回路
JPH0642685B2 (ja) 1990-07-05 1994-06-01 日本無線株式会社 遅延検波回路
JPH0824314B2 (ja) 1991-12-18 1996-03-06 日本無線株式会社 Ｐｓｋ変調波の遅延検波回路
JP2785165B2 (ja) 1992-01-10 1998-08-13 国際電気株式会社 バースト信号の位相検波回路
JPH0614070A (ja) 1992-06-26 1994-01-21 Sanyo Electric Co Ltd デジタル復調器
JPH0630063A (ja) 1992-07-08 1994-02-04 Sanyo Electric Co Ltd デジタル復調器
JPH06205062A (ja) * 1993-01-08 1994-07-22 Nec Corp 遅延検波回路
JPH09266499A (ja) * 1996-01-26 1997-10-07 Oki Electric Ind Co Ltd デジタル復調回路、最大値検出回路及び受信装置

Also Published As

Publication number Publication date
US6169448B1 (en) 2001-01-02
USRE38932E1 (en) 2006-01-10
US6204726B1 (en) 2001-03-20
HK1015582A1 (en) 1999-10-15
CN1175639C (zh) 2004-11-10
GB2322267A (en) 1998-08-19
AU7639496A (en) 1997-06-19
US20010020866A1 (en) 2001-09-13
BR9611785A (pt) 1999-02-23
AU731886B2 (en) 2001-04-05
JPH09153920A (ja) 1997-06-10
GB2322267B (en) 2000-07-19
WO1997020417A1 (fr) 1997-06-05
GB9810283D0 (en) 1998-07-15

Similar Documents

Publication Publication Date Title
EP0204745B2 (en) Data modem system
EP1057252B1 (en) Direct digital synthesis of precise, stable angle modulated rf signal
CN1175639C (zh) 数字解调器
US5539355A (en) Frequency-shift-keying detector using digital circuits
GB2194708A (en) Subscriber unit for wireless digital telephone system
US6944250B2 (en) Variable rate modulator
US5355092A (en) Relatively simple QPSK demodulator, that uses substantially all digital circuitry and an internally generated symbol clock, and circuitry for use therein
CA1235760A (en) Digital signal processor
CN1115787C (zh) 包含一个压控振荡器的发射机
CA1306516C (en) Demodulator for psk-modulated signals
CN1219357C (zh) 数字时钟恢复装置
US4807251A (en) PSK modem system with improved demodulation reliability
CN85109557A (zh) 解调器
JP2934259B2 (ja) 全ディジタル形搬送波再生回路
EP0705011B1 (en) Digital demodulator with frequency error correction
JP2600991B2 (ja) 復調方式
KR0171007B1 (ko) Dds를 이용한 psk변조기
CA1303687C (en) Subscriber unit for wireless digital telephone system
CN115189991A (zh) 一种用于相位调制同步解调的装置及方法
JP3487221B2 (ja) クロック再生装置およびクロック再生方法
JPH02117247A (ja) 位相変調波のディジタル復調回路
JPH088593B2 (ja) デイジタル変調波用復調回路
MXPA98004238A (en) Digi desmodulator
JPS60167552A (ja) 周波数シフトキ−イング信号復調方式
JPH01152845A (ja) Ｆｓｋ検波回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: KYOTO CERAMIC CO., LTD.

Free format text: FORMER OWNER: SANYO ELECTRIC CO., LTD.

Effective date: 20090327

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090327

Address after: Kyoto City, Kyoto, Japan

Patentee after: KYOCERA Corporation

Address before: Osaka Japan

Patentee before: Sanyo Electric Co., Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041110

Termination date: 20091228