CN115189991A - 一种用于相位调制同步解调的装置及方法 - Google Patents
一种用于相位调制同步解调的装置及方法 Download PDFInfo
- Publication number
- CN115189991A CN115189991A CN202210548718.9A CN202210548718A CN115189991A CN 115189991 A CN115189991 A CN 115189991A CN 202210548718 A CN202210548718 A CN 202210548718A CN 115189991 A CN115189991 A CN 115189991A
- Authority
- CN
- China
- Prior art keywords
- module
- phase angle
- phase
- abscissa
- ordinate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 11
- 238000013507 mapping Methods 0.000 claims abstract description 23
- 230000001427 coherent effect Effects 0.000 claims abstract description 10
- 238000001914 filtration Methods 0.000 claims description 6
- 238000004364 calculation method Methods 0.000 claims description 4
- 238000005070 sampling Methods 0.000 abstract description 16
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 238000011084 recovery Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 14
- 239000000969 carrier Substances 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明公开了一种用于相位调制同步解调的装置及方法，包括载波同步模块、抽样判决模块、逆映射模块以及并串转换模块。载波同步模块以CORDIC算法模块为核心，计算本地载波与接收端接收到的信号的相位差值，再通过调整数控振荡器完成载波同步。抽样判决模块通过频率控制字产生抽样时钟对信号进行采样，逆映射模块完成符号的恢复，最后由并串转换模块完成将符号恢复成基带信号。本发明普适性强、相比于科斯塔斯环使用了更少的资源，十分适合用于相位调制的相干解调。
Description
技术领域
本发明属于软件无线电技术领域，具体涉及一种用于相位调制同步解调的装置及方法。
背景技术
解调技术分为相干解调和非相干解调，其中，相干解调适用于所有线性调制信号的解调。而实现相干解调最为关键的一步就是在接收端恢复出一个与发送端调制载波严格同频同相的相干载波，恢复的载波将极大影响系统的性能。
目前已经有了许多种针对于各种调制的载波同步方法，针对一些相位调制，主要有Costas环、四相松尾环等方法，针对一些非相位调制，有CORDIC算法、DFT算法等方法。然而，将CORDIC算法应用于相位调制的方法却非常少。
发明内容
本发明提供了一种用于相位调制同步解调的装置及方法，主要是将CORDIC算法应用于相位调制相干解调中最为关键的载波同步，并使用FPGA进行实现。
本发明通过以下技术方案予以实现：
本发明提供一种用于相位调制同步解调的装置，包括映射模块、相角存储模块、CORDIC算法模块、区域判决模块以及减法器；
所述映射模块输入为低通滤波器输出信号，所述映射模块输出端与CORDIC算法模块连接，用于简化区域判决模块的计算；
所述相角存储模块存入所用调制相邻两星座点相角的平均值的量化值，所述相角存储模块输出的相角量化值送入区域判决模块；
所述CORDIC算法模块输入为映射后的低通滤波信号，与区域判决模块相连，用于计算星座点相角；
所述区域判决模块输入为CORDIC算法模块计算的相角与相角存储模块输出的相邻星座点的平均相角量化值，所述区域判决模块输出星座点相角量化值和信号相角量化值与减法器相连，用来判决当前信号所属星座点；
所述减法器输入为区域判决模块输出的星座点相角量化值和信号相角量化值，所述减法器输出相差与二阶环路滤波器相连，用来控制本地载波相位。
本发明还提供一种用于相位调制同步解调的方法，包括以下步骤：
步骤1，对相干解调低通滤波后的两路数据进行映射；
将两路数据分别视作坐标轴里的横坐标与纵坐标，根据原点对称原理，有以下规则：
第一象限的横坐标与纵坐标不变；
第二象限的横坐标取反赋给纵坐标，赋值之前的纵坐标赋给横坐标；
第三象限的横坐标和纵坐标取反，横坐标赋给横坐标，纵坐标赋给纵坐标；
第四象限的横坐标赋给纵坐标，赋值之前的纵坐标取反赋给横坐标；
步骤2，将相位调制位于第一象限的星座点的角度量化成固定值存入寄存器，此处以16PSK调制举例，其第一象限的星座点的角度分别为11.25°、33.75°、56.25°、78.75°，根据自定义寄存器的位宽将这四个角度量化成固定值；
步骤3，将星座点以原点为起点划分多个区域，以16PSK调制为例，将其第一象限划分为四个区域，0°～22.5°为第一区域，22.5°～45°为第二区域，45°～67.5°为第三区域，67.5°～90°为第四区域，其中22.5°为11.25°与33.75°的平均值，45°为33.75°与56.25°的平均值，67.5°为56.25°与78.75°的平均值；
步骤4，将步骤3所划分区域，将0°、22.5°、45°、67.5°、90°根据自定义寄存器的位宽将这五个角度根据所定义位宽量化成固定值；
步骤5，使用CORDIC算法对步骤1所映射的横坐标与纵坐标求相角；
步骤6，根据步骤5所得相角按照步骤3的划分，判断相角所属区域；
步骤7，根据步骤6判断的区域，将区域对应相角与步骤5所得相角相减，以16PSK为例，所述第一区域对应角度为步骤2所提及的11.25°，第二区域对应角度为步骤2所提及的33.75°，第三区域对应角度为步骤2所提及的56.25°，第四区域对应角度为步骤2所提及的78.75°；相减结果即为本地载波与接收信号载波的相位差，通过相位差即可调整本地载波相位实现相干解调。
与现有技术相比，本发明有益效果是：
1、普适性强，适用于所有星座图中心对称的相位调制。
2、相比于科斯塔斯环，本发明方法不使用乘法器，占用资源更少。
附图说明
图1为本发明装置的结构示意图；
图2为载波同步模块结构图；
图3为映射模块结构图；
图4为鉴相器模块结构图；
图5为16PSK调制星座图；
图6为环路滤波器结构图；
图7为抽样判决模块结构图。
具体实施方式
以下结合附图和实施例对本发明作进一步说明。
如图1所示，本发明实施方式的一方面提供一种用于相位调制同步解调的装置，总体由载波同步模块、抽样判决模块、逆映射模块以及并串转换模块构成。载波同步模块结构如图2所示，包括AD采样模块、NCO模块、乘法器模块、低通滤波器、映射模块、鉴相器模块、环路滤波器。
AD采样模块主要将模拟信号转为数字信号，本发明主要针对于相位调制，相位调制对应信号公式如下：
S(t)＝Acos(ωt)+Bsin(ωt)
其中A和B分别为相位调制星座点的对应幅值的量化值，ω为角频率。
所述量化值与AD采样模块输出的数据宽度有关。
NCO模块为数控振荡器，根据输入频率控制字产生指定频率的两路正交载波，使用FPGA实现时可使用DDS的IP核生成，设产生两路信号其中一路为I路，另一路为Q路。给出信号对应公式如下：
SCarrierI＝cos(ωt+Δθ)＝cos(ωt)cos(Δθ)-sin(ωt)sin(Δθ)
SCarrierQ＝sin(ωt+Δθ)＝sin(ωt)cos(Δθ)+cos(ωt)sin(Δθ)
其中Δθ为本地载波与发送端信号的相差，所述频率控制字与发送端频率有对应关系如下：
M＝f0*2n/fc
其中M为频率控制字，f0为发送端频率，fc为DDS的IP核所使用的工作时钟，n为设置IP核时频率控制字的数据宽度。
乘法器模块主要将AD转换后的信号与NCO产生的两路正交载波相乘，使用FPGA实现时可调用乘法器IP核进行实现，给出信号对应公式如下：
SMultI＝Acos2(ωt)cos(Δθ)-Acos(ωt)sin(ωt)sin(Δθ)+
Bcos(ωt)sin(ωt)cos(Δθ)-Bsin2(ωt)sin(Δθ)
SMultQ＝Acos(ωt)sin(ωt)cos(Δθ)+Acos2(ωt)sin(Δθ)+
Bsin2(ωt)cos(Δθ)+Bcos(ωt)sin(ωt)sin(Δθ)
其中SMultI为相乘后的I路信号，SMultQ为相乘后的Q路信号，其它各个符号含义均与上文相同。
低通滤波器主要用于滤除经过乘法器后信号中的高频分量。使用FPGA进行实现时，可使用MATLAB设计滤波器系数，再将数据导出，使用FPGA内的滤波器IP核将来自MATLAB生成的滤波器系数导入，滤除高频分量后对应公式如下：
其中SFilterI为低通滤波后的I路信号，SFilterQ为低通滤波后的Q路信号，C为所使用相位调制星座点的模值对应量化值，θ1为星座点对应角度。
映射模块如图3所示，主要负责将坐标轴的第二、三、四象限根据零点对称关系，映射到第一象限。模块将输入值分别取反与原输入值进入四选二选择器，原输入值的符号位作为控制信号，设低通滤波后的I路信号为x，Q路信号为y，信号表如表1所示，以下给出映射关系：
其中，x和y分别是I路和Q路低通滤波后的信号，x1和y1分别为映射后的I路和Q路信号。
表1映射模块控制信号表
鉴相器模块如图4所示，其核心为CORDIC算法模块，FPGA进行实现时，可调用FPGA内部IP核生成CORDIC模块，模块功能是求出映射后的I路和Q路信号的相角。通过阈值判决相角所属区域，此阈值与星座图有关，以16PSK为例，其星座图如图5所示，其第一象限四个星座点的相角分别为11.25°、33.75°、56.25°和78.75°，则阈值应设置为两两相角的中间值，即为22.5°、45°、67.5°，则0°～22.5°区域对应相角即为11.25°，其它以此类推，将区域对应相角与求得相角相减，即可得出发送端载波与接收端载波的相差，通过不断改变本地载波的相差即可完成相位同步。
环路滤波器为二阶环路滤波器，其结构框图如图6所示。环路滤波器是本发明的一个重要组成部分，在结构图中，C1与C2表示滤波器系数，其计算公式如下：
其中，ε为阻尼系数，一般取值为0.707；ωn为环路阻尼振荡频率；Kd为环路增益；T为采样周期。
实现过程中，C1与C2均可提前计算好并量化存入寄存器中使用，量化值与寄存器位宽有关。
抽样判决模块结构如图7所示，通过输入频率控制字产生工作时钟，在每个时钟的上升沿对信号进行采样，将采样信号与按照星座图存入的固定值相对比，进行判决，将在一个固定值上下波动的信号全部转换为固定值。所述频率控制字公式如下：
FTW＝f0*2n/fc
其中FTW为频率控制字，f0为发送端频率，fc为开发板晶振频率，n为寄存器数据宽度。
逆映射模块与发送端所使用的星座图有关，实现过程中把两个抽样判决模块的输出信号作为坐标，根据星座图找到星座点，再根据星座点恢复出原本符号。
并串转换模块主要将并行信号转换成串行信号，具体实现可通过调用FPGA内部fifo完成，设置fifo输入为并行信号，输出为串行信号即可实现。
工作原理：模拟信号经过AD采样模块后转换为数字信号给FPGA进行处理，接着NCO模块分别产生一路正弦信号和一路余弦信号，此处将上方乘法器一路称为I路，下方乘法器一路称为Q路。I路信号与余弦波信号相乘，Q路与正弦波信号相乘，接着I、Q两路信号分别通过低通滤波器滤除高频分量，接着通过映射模块将四个象限映射为一个象限进行处理，接着使用CORDIC算法模块求出相角，通过划分区域将对应固定相角与求得相角相减求出相差，完成鉴相。再将相差通过二阶环路滤波器后作为NCO模块的控制信号完成载波同步功能。之后抽样判决模块对信号进行抽样判决，通过逆映射模块恢复符号，最后通过并串转换模块恢复出原始信号。
本发明实施方式的另一方面还提供一种用于相位调制同步解调的方法，包括以下步骤：
(1)相位调制接收端接收来自发送端的信号，将信号输出两路；
(2)将步骤(1)输出两路信号分别与NCO产生的正弦波和余弦波相乘，得到两路信号；
(3)将步骤(2)相乘后的两路数据通过低通滤波器；
(4)对步骤(3)滤波后的两路数据进行映射；
将两路数据分别视作坐标轴里的横坐标与纵坐标，根据原点对称原理，有以下规则：
第一象限的横坐标与纵坐标不变；
第二象限的横坐标取反赋给纵坐标，赋值之前的纵坐标赋给横坐标；
第三象限的横坐标和纵坐标取反，横坐标赋给横坐标，纵坐标赋给纵坐标；
第四象限的横坐标赋给纵坐标，赋值之前的纵坐标取反赋给横坐标。
(5)将相位调制位于第一象限的星座点的角度量化成固定值存入寄存器，此处以16PSK调制举例，其第一象限四个星座点的相角分别为11.25°、33.75°、56.25°和78.75°，根据自定义寄存器的位宽将这四个角度量化成固定值。
(6)将星座点以原点为起点划分多个区域，以16PSK调制为例，将其第一象限划分为四个区域，0°～22.5°为第一区域，22.5°～45°为第二区域，45°～67.5°为第三区域，67.5°～90°为第四区域，其中22.5°为11.25°与33.75°的平均值，45°为33.75°与56.25°的平均值，67.5°为56.25°与78.75°的平均值。
(7)将步骤(6)所划分区域，将0°、22.5°、45°、67.5°、90°根据自定义寄存器的位宽将这五个角度根据所定义位宽量化成固定值。
(8)使用CORDIC算法对步骤(4)所映射的横坐标与纵坐标求相角；
(9)根据步骤(8)所得相角按照步骤(6)的划分，判断相角位于哪个区域；
(10)根据步骤(9)判断的区域，将区域对应相角与步骤(8)所得相角相减，以16PSK为例，前文所述第一区域对应角度为步骤(5)所提及的11.25°，第二区域对应角度为步骤(5)所提及的33.75°，第三区域对应角度为步骤(5)所提及的56.25°，第四区域对应角度为步骤(5)所提及的78.75°，如使用CORDIC算法求反正切得角度为30°，则判断当前点位于第二区域，将求得角度减去33.75°即为相差。
(11)将步骤(10)所得相差通过二阶环路滤波器。
(12)将步骤(11)环路滤波器输出值用来控制NCO相位。
(13)将步骤(3)滤除高频分量的信号进行抽样判决。
(14)对步骤(13)抽样判决后的信号进行逆映射恢复出符号。
(15)对步骤(14)恢复的符号进行并串转换恢复出基带信号。
以上所述仅表达了本发明的优选实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形、改进及替代，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (2)
1.一种用于相位调制同步解调的装置，其特征在于：包括映射模块、相角存储模块、CORDIC算法模块、区域判决模块以及减法器；
所述映射模块输入为低通滤波器输出信号，所述映射模块输出端与CORDIC算法模块连接，用于简化区域判决模块的计算；
所述相角存储模块存入所用调制相邻两星座点相角的平均值的量化值，所述相角存储模块输出的相角量化值送入区域判决模块；
所述CORDIC算法模块输入为映射后的低通滤波信号，与区域判决模块相连，用于计算星座点相角；
所述区域判决模块输入为CORDIC算法模块计算的相角与相角存储模块输出的相邻星座点的平均相角量化值，所述区域判决模块输出星座点相角量化值和信号相角量化值与减法器相连，用来判决当前信号所属星座点；
所述减法器输入为区域判决模块输出的星座点相角量化值和信号相角量化值，所述减法器输出相差与二阶环路滤波器相连，用来控制本地载波相位。
2.一种用于相位调制同步解调的方法，其特征在于：包括以下步骤：
步骤1，对相干解调低通滤波后的两路数据进行映射；
将两路数据分别视作坐标轴里的横坐标与纵坐标，根据原点对称原理，有以下规则：
第一象限的横坐标与纵坐标不变；
第二象限的横坐标取反赋给纵坐标，赋值之前的纵坐标赋给横坐标；
第三象限的横坐标和纵坐标取反，横坐标赋给横坐标，纵坐标赋给纵坐标；
第四象限的横坐标赋给纵坐标，赋值之前的纵坐标取反赋给横坐标；
步骤2，将相位调制位于第一象限的星座点的角度量化成固定值存入寄存器；
步骤3，将星座点以原点为起点划分多个区域；
步骤4，将步骤3所划分区域根据自定义寄存器的位宽将角度量化成固定值；
步骤5，使用CORDIC算法对步骤1所映射的横坐标与纵坐标求相角；
步骤6，根据步骤5所得相角按照步骤3的划分，判断相角所属区域；
步骤7，根据步骤6判断的区域，将区域对应相角与步骤5所得相角相减，相减结果即为本地载波与接收信号载波的相位差，通过相位差调整本地载波相位实现相干解调。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210548718.9A CN115189991A (zh) | 2022-05-20 | 2022-05-20 | 一种用于相位调制同步解调的装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210548718.9A CN115189991A (zh) | 2022-05-20 | 2022-05-20 | 一种用于相位调制同步解调的装置及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115189991A true CN115189991A (zh) | 2022-10-14 |
Family
ID=83513564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210548718.9A Pending CN115189991A (zh) | 2022-05-20 | 2022-05-20 | 一种用于相位调制同步解调的装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115189991A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1466345A (zh) * | 2002-06-06 | 2004-01-07 | 华为技术有限公司 | 数字载波恢复装置 |
| US20040161055A1 (en) * | 2002-12-09 | 2004-08-19 | Engim, Inc. | Decision directed carrier recovery using the CORDIC algorithm |
| WO2008058440A1 (fr) * | 2006-11-13 | 2008-05-22 | Shenzhen Hyt Science & Technology Co., Ltd. | Système et procédé de démodulation numérique de signal en modulation de fréquence dans un système numérique de radiocommunications mobiles |
| CN101977176A (zh) * | 2010-10-12 | 2011-02-16 | 浙江大学 | 一种对不同调制信号的通用解调实现方法 |
| CN108494714A (zh) * | 2018-03-22 | 2018-09-04 | 桂林电子科技大学 | 一种快速克服多普勒频移的gmsk相干解调的方法 |
| CN110300079A (zh) * | 2019-07-19 | 2019-10-01 | 北京理工大学 | 一种msk信号相干解调方法及系统 |
| CN111314262A (zh) * | 2020-02-28 | 2020-06-19 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 低信噪比环境16qam载波同步系统 |
| CN111865862A (zh) * | 2020-07-17 | 2020-10-30 | 电子科技大学 | 一种基于cordic算法的ofdm基带信号生成及解调方法 |
-
2022
- 2022-05-20 CN CN202210548718.9A patent/CN115189991A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1466345A (zh) * | 2002-06-06 | 2004-01-07 | 华为技术有限公司 | 数字载波恢复装置 |
| US20040161055A1 (en) * | 2002-12-09 | 2004-08-19 | Engim, Inc. | Decision directed carrier recovery using the CORDIC algorithm |
| WO2008058440A1 (fr) * | 2006-11-13 | 2008-05-22 | Shenzhen Hyt Science & Technology Co., Ltd. | Système et procédé de démodulation numérique de signal en modulation de fréquence dans un système numérique de radiocommunications mobiles |
| CN101977176A (zh) * | 2010-10-12 | 2011-02-16 | 浙江大学 | 一种对不同调制信号的通用解调实现方法 |
| CN108494714A (zh) * | 2018-03-22 | 2018-09-04 | 桂林电子科技大学 | 一种快速克服多普勒频移的gmsk相干解调的方法 |
| CN110300079A (zh) * | 2019-07-19 | 2019-10-01 | 北京理工大学 | 一种msk信号相干解调方法及系统 |
| CN111314262A (zh) * | 2020-02-28 | 2020-06-19 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 低信噪比环境16qam载波同步系统 |
| CN111865862A (zh) * | 2020-07-17 | 2020-10-30 | 电子科技大学 | 一种基于cordic算法的ofdm基带信号生成及解调方法 |
Non-Patent Citations (1)
| Title |
|---|
| 赵旦峰: "连续相位调制解调器的FPGA实现", 《微电子学》, vol. 43, no. 5, 31 October 2013 (2013-10-31) * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5535252A (en) | Clock synchronization circuit and clock synchronizing method in baseband demodulator of digital modulation type | |
| EP0772330A2 (en) | Receiver and method for receiving OFDM signals | |
| CN108183877B (zh) | 一种基于fpga的多音调频信号解调方法 | |
| CN112350970B (zh) | 一种多相位频移键控调制、解调方法及设备 | |
| CN110300079B (zh) | 一种msk信号相干解调方法及系统 | |
| EP1650919B1 (en) | Modulation device, demodulation device, modulation method, and demodulation method | |
| CN111711590A (zh) | 一种基于椭圆球面波信号的多支路连续相位调制解调方法 | |
| CN1241377C (zh) | 在正交相移键控解调器中自动增益控制的方法和装置 | |
| JPH06276245A (ja) | フィルタ及びこのフィルタを用いたキャリア位相推定装置 | |
| CN102594750B (zh) | 产生中波段调制信号的方法 | |
| CN115189991A (zh) | 一种用于相位调制同步解调的装置及方法 | |
| JP3399400B2 (ja) | 周波数偏移復調回路 | |
| CN113709073B (zh) | 一种正交相移键控调制信号的解调方法 | |
| US6483883B1 (en) | Automatic gain control type demodulation apparatus having single automatic gain control circuit | |
| MXPA00008264A (es) | Generador de senal de portadora de modulador complejo. | |
| Webber et al. | Implementing a/4 shift D-QPSK baseband modem using the TMS320C50 | |
| CN102510264A (zh) | 数字下变频器及其实现方法 | |
| US7457375B2 (en) | Timing extractor, timing extraction method, and demodulator having the timing extractor | |
| CN101795252A (zh) | 直接变频调制方法及其调制装置 | |
| Mohamed et al. | Hardware Realization of GFSK-Based Bluetooth Modem | |
| Radder et al. | Efficient MODEM Design For SDR Application | |
| Kumar et al. | A 5G Based Demodulator On FPGA | |
| Shashikala et al. | A 5G Based Demodulator On FPGA | |
| JPH0678006A (ja) | 直交変調回路 | |
| JP2587160B2 (ja) | Ｏｑｐｓｋ用逆変調型復調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |