CN85109557A - 解调器 - Google Patents
解调器 Download PDFInfo
- Publication number
- CN85109557A CN85109557A CN85109557.7A CN85109557A CN85109557A CN 85109557 A CN85109557 A CN 85109557A CN 85109557 A CN85109557 A CN 85109557A CN 85109557 A CN85109557 A CN 85109557A
- Authority
- CN
- China
- Prior art keywords
- signal
- clock
- demodulator
- phase
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/01—Equalisers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
一种用于解调正交调幅(QAM)信号的解调器可以和自适应横向均衡器结合使用。对解调器和均衡器的控制可以各自对准最佳点,以使解调器的两个模一数转换器的取样点处于最佳控制之下。对于载波通带的有限占用带宽,可以传送大量的数据,而传输线路固有时延与衰减所造成的失真得到补偿。
Description
本发明涉及一种解调器,特别是指一种对正交调幅信号实行解调的解调器。
正交调幅(QAM)系统具有在载波通带的占用带宽上每单位频率可传送大量数据的独特性能,为此这种系统已为占用频率带宽受到严格限制的大容量无线电通信所广泛采用。对正交调幅信号实行解调的解调器先有技术包括一个正交检波器和两个模-数(AD)转换器,其中正交检波器对QAM信号之一的四相调制信号进行检波,产生两个解调信号。而两个模-数转换器则分别对响应时钟信号的这两个解调信号进行识别,各自产生两个不同的数据信号。来自一个AD转换器的数据信号和时钟信号一起加到一个控制电路上,产生控制信号。时钟信号由一个压控振荡器(VCO)产生,其频率受上述控制信号的控制。在由每个AD转换器输出的两个数据信号中,至少有一个用作为误差信号以表示AD转换器取样点处相关的解调信号之值与正常值(正常电平)的偏离。
在一个用于QAM信号的解调器中,取样点上微小偏离的影响可以用一个自适应横向均衡器来补偿。例如,这种型式的均衡器在日本电子学和通信工程师协会通信分部1984年全国会议上曾有所介绍,文章发表在上述会议论文集第三卷(1984-10)的3-23和3-24页。自适应横向均衡器通过自动控制能够补偿传输路径上由于时延和衰减所造成的失真,而与传输线路的特定条件保持一致。这种特殊均衡器的抽头系数用上述误差信号来决定。
在这种先有技术解调器和自适应横向均衡器一起使用的场合,上述误差信号起着双重的作用,一方面误差信号要用来控制解调器的时钟同步电路,另一方面误差信号又要用来控制均衡器。在这种情况下,与解调器有关的控制环路和与均衡器有关的控制环路将彼此影响而变得不稳定,均衡器会使解调眼图显著变坏。换言之,如果先有技术解调器和自适应均衡器一起使用,将使对解调器的控制和对均衡器的控制都会妨碍对准最佳点。
因此,本发明的目的在于提出一种解调器,它没有上述缺点,即使和自适应横向均衡器一起使用也能正常工作。
本发明的另一目的在于提出一种通用的改进了的解调器。
用于本发明解调正交调幅信号的解调器由以下几部分组成:正交检波器,用于对正交调幅信号进行检波,产生第一个和第二个解调信号;第一个时钟信号发生器,用于再生与正交调幅信号或第一个解调信号变换点的时钟输出信号同步的信号;第一个移相器,用于移动第一个时钟信号发生器输出信号的相位从而产生第一个时钟信号;第一个模-数转换器,用于识别响应第一个时钟信号的第一个解调信号以产生第一组数据信号;第二个时钟信号发生器,用于产生第二个时钟信号,其频率与相位受控制信号控制;第二个模-数转换器,用于响应第二个时钟信号,识别第二个解调信号,以产生第二组数据信号;和控制电路,用于对第二组数据信号进行选通和逻辑处理,以产生控制信号。
根据本发明,提出了一种用于解调正交调幅信号、并能和自适应横向均衡器一起使用的解调器。对解调器和均衡器两者的控制均可各自对准最佳点,以使解调器的两个模-数转换器的取样点得到最佳控制。在载波通带的有限占用带宽上,可以传送大量数据,而传输线路上固有的时延和衰减所造成的失真得到补偿。
本发明的上述目的以及其它目的、特点和优点将在以下的带有附图的详细说明中变的更加明显。
图1是先有技术解调器的方框图。
图2A是实施本发明的解调器的方框图。
图2B是图2A解调器中所含之时钟信号发生器的详细方框图。
图3-8是本发明的其它实施例的方框图。
图9是图8解调器中所含之载波同步电路的方框图。
图10是本发明的又一个实施例的方框图。
在本发明解调器根据使用环境和要求容许有大量实际的实施例的同时,这里所展示和介绍的许多实施例基本上都制造、测试和使用过,其结果皆十分令人满意。
为了更好地理解本发明,先对图1所示的先有技术解调器作一简要的说明。
在图1中,先有技术解调器(总标号10)包括一个正交检波器12,该检波器对四相调制信号I1进行检波,产生两-电平的解调信号P1和Q1。二位模-数(AD)转换器14和16,分别识别每个都响应时钟信号C的解调信号P1和Q1,从而各自产生两个数据信号D1和E。AD转换器14的输出D1和E及时钟信号C都被送到控制电路18,然后在那里产生一个信号V1。时钟信号C由压控振荡器(VCO)20产生,其频率受信号V1的控制。数据信号D1是主信号,它具有解调信号P1或Q1在AD转换器14或16(与信号P1或Q1有关)的取样点所呈现的两个电平之中的一个特定电平;另一方面,数据信号E则表示是取样点处解调信号P1或Q1之值相对正常值(正常电平)的偏离(误差)。
控制电路18和VCO20联合组成一个时钟同步电路,它对AD转换器14输出的数据信号D1和E实行逻辑控制,以便建立起时钟信号同步。这个时钟同步电路的工作原理和日本电子学和通信工程师协会通信分部1984年全国会议的一篇文章所披露的时钟同步电路相同,该文发表在上述会议论文集第三卷(1984-10)第3-22页。
控制电路18和压控振荡器20的工作原理如下。
加到AD转换器14的解调信号P1已经受到某种程度的带宽限制。因此,当AD转换器14的取样点偏离最佳点时,解调信号的值便偏离正常值(正常电平),以使数据信号E作为误差信号而出现。假定有三个连续的取样点T-1、T0和T1,点T-1最早出现,控制电路在取样点T-1和T1测到数据信号D1,决定了解调信号P1在取样点T0的时间微分的极性,据此,或者直接地或者在信号E极性反转之后通过一个低通滤波器传送该数据信号E作为信号V1。只要数据信号D1在取样点T-1和T1具有相同的数值,则低通滤波器的输入信号便保持先前的有效值,因为在该时刻解调信号P1在取样点T0的时间微分为零,并且数据信号E和该取样点的超前与延迟都没有关系。由于信号V1是对取样点的任何偏离都响应的误差信号,故有可能调节时钟信号C的相位,从而可用信号V1控制VCO20的输出频率,将AD转换器14的取样点锁定到最佳点。
在这一特例中,AD转换器16也由WCO20提供时钟信号。由于产生四相调制信号I1的调制器的不完善性,有时也会发生解调信号P1和Q1中的时钟信号在相位上彼此偏离的现象。为了克服这种情况,可以装入另一组控制电路18和VCO20、并且安排得为使用AD转换器16输出的数据信号D1和E准备了一个时钟信号。这个加到模-数转换器16上的专用的时钟信号,将绝对维持AD转换器14和16两者的取样点在最佳位置。
与此同时,采用一种前述的自适应横向均衡器通过自动控制来补偿传输路径上因延迟和误差所造成的失真,从而与传输线路的特定条件相一致。这类均衡器还起着补偿解调器取样点的微波偏离的作用。数据信号E则用来实现确定自适应横向均衡器抽头系数的误差信号的任务。正如前面所讨论的那样,将图1中解调器10和自适应横向均衡器结合起来使用的问题在于,由于赋予解调器10的时钟同步电路的误差信号的任务和赋予均衡器误差信号的任务都由数据信号E来实现,将使解调器的控制环路和均衡器的控制环路彼此影响而不能稳定工作,均衡器会使解调眼图显著变坏。也就是说,在先有技术解调器10和自适应横向均衡器共同使用的场合,它们互相牵连的控制往往不能对准最佳点。
下面将介绍本发明解调器的各种实施例,它们给出了解决上面讨论的问题的方法。
参见图2A,示出了一种本发明的解调器,其总标号为30。解调器30还有一个正交检波器32,它用来对业已由自适应横向均衡器34所补偿的四相调制信号I1进行检波,从而产生两-电平解调信号P1和Q1。时钟信号发生器36产生信号C1,方法是再生来自与时钟信号同步的解调信号P1变换点的各信号分量。移相器38对信号C1移相,产生时钟信号Cp。两-位AD转换器40和42分别响应该时钟信号Cp与时钟信号Cq来识别解调信号P1和Q1,从而输出数据信号D1和E。来自AD转换器42的数据信号D1和E与时钟信号Cq一起馈入控制电路44。压控振荡器(VCO)46产生时钟信号Cq,该信号频率受控制电路44的输出信号V1的控制。
如图2B所详细展示的那样,时钟信号发生器36由对解调信号P1整流的全波整流器48、和相位同步电路所组成,而相位同步电路又是由相位比较器50,低通滤波器52和VCO54所组成。相位同步电路用来产生信号C1,它与含在全波整流器48的输出信号中的时钟分量同步。虽然解调信号P1通常没有时钟信号分量的谱线,但由于它以一定的概率含有信号变换点,故当其处于如全波整流这样的非线性控制下时,可以产生出时钟信号分量。基于此,时钟信号发生器36成功地再生出信号C1,它与信号P1变换点的时钟输出信号是同步的。
在图2A中,移相器38对信号C1移相,从而调节时钟信号Cp的相位,以控制AD变换器40的取样点到最佳点。虽然由于温度的变化使信号C1和Cp的相位可能发生变化,这又反过来造成AD转换器40的取样点偏离最佳点,但可以用自适应横向均衡器34补偿这一偏离的影响,因此,可以认为AD转换器40的取样点可靠地处于最佳控制之下。控制电路44和VCO46以与先有技术解调器基本相同的方式独立工作,从而能够对AD转换器42的取样点实行最佳控制。
均衡器34采用由AD转换器40和42输出的两个数据信号作为误差信号,用来控制馈入AD转换器42的时钟信号Cq的控制电路44也用数据信号E作为误差信号。但是,在本特定实施例中,时钟信号发生器36并不用数据信号E作为误差信号,而是对来自解调信号P1变换点的信号再生出时钟信号Cp,提供给AD转换器40。在这种结构中,即使受数据信号E控制的自适应横向均衡器改变了解调信号P1的波形,时钟信号Cp的相位也会阻止对它立即作出响应,并基本上维持不变。结果,在数据信号E的误差为零的那一点,对均衡器34的控制中止,解调信号P1的波形变化亦被中止,从而使环路的控制得以对准。
同时,时钟信号Cq相位趋于改变,并响应已经为自适应横向均衡器34所控制的解调信号Q1的波形变化,而脱离控制。但是,如上所述,时钟信号Cp的相位是不变的,该时刻AD转换器40输出之数据信号E的误差具有相反的极性,因此防止了时钟信号Cq失控。这就是说,在两个数据信号E之和的误差为零的那一点上,均衡器34的环路被阻断,因而解调信号Q1波形的变化中止,所以,VCO46的相位变化亦将中止。
如上所述,示于图2A的结构容许自适应横向均衡器34和解调器30两者各自在正常条件下工作。
参见图3,方框图示出了本发明的另一实施例。在图3中,凡与图2A和2B中相同结构的元件和信号都标以同样的参考号码与符号。图3所示之解调器60,除了有一个插在正交检波器32和AD转换器40与42之间的自适应横向均衡器62之外,在结构及工作原理上都和图2A和2B的解调器30相同。均衡器62可在基带上工作。在图3中,虽然如同图中所示的那样,将经均衡器62补偿过的解调信号P1提供给时钟信号发生器36,但是,即使用未经补偿的信号取代信号P1,时钟信号发生器的工作仍将不受影响。
参见图4方框图示出了本发明的另一实施例。图4的解调器70也可以和一个自适应横向均衡器(未画出)结合起来使用。这个特定的实施例与图2A的不同之处在于,它有一个时钟信号发生器72而非时钟信号发生器36,还有一个代替了VCO46的移相器74。具体地说,时钟信号发生器72用一个电路取代了图2B时钟信号发生器36中的全波整流器48,这个电路将四相调制信号I1置于如同包络检波那样的非线性(工作状态)之下。由于四相调制信号处于非线性下工作时也能产生时钟信号分量,故时钟信号发生器72能够再生信号C1,这个信号与来自信号I1变换点输出的时钟信号是同步的。
和图2A的实施例一样,时钟信号C1被加到移相器38上,变成时钟信号Cp。此外,它还被加到移相器74上,变成时钟信号Cq。由移相器74所引起的相移量受信号V1控制,因而可以控制时钟信号Cq的相位,使其量值能够建立起AD转换器42的最佳取样点。这样,解调器70和自适应横向均衡器两者又都可各自在正常条件下工作了。
参见图5,示出了本发明解调器的另一实施例,其总标号为80。解调器80亦可以和一个自适应横向均衡器(未画出)结合起来使用。除了用一个固定频率振荡器82和一个移相器84取代了VCO46外,这个实施例基本上和图2A的相同。固定频率振荡器82的输出频率实际上等于时钟信号频率。移相器84是个无限移相器,其相移量的增加或减少与时间成比例,相移量随时间的变化率受信号V1的控制,由于振荡器82的输出受移相器84的相位控制,而这个相位的变化率如上所述又受信号V1的控制,故时钟信号Cq的相位可以被控制到一个特定值,使得AD转换器42的取样点达到最佳值。图5所示之结构的其余部分都完全和图2A所示的结构完全相同。因此可以看出,图5的实施例在对自适应横向均衡器的控制上以及对AD转换器40和42取样点的控制上,和图2A的实施例同样有效。
参见图6,方框图示出了本发明的另一实施例。在这个特定实施例中,解调器90也可与一个自适应横向均衡器(未画出)一起使用。解调器90和图2的解调器30有所不同,区别在于时钟信号发生器92和移相器74,两者处于原时钟信号发生器36和后面的VCO46的位置上。如图所示,时钟信号发生器92由这样几部分组成:倒相器94,用来使信号C1的极性反相;1-位AD转换器96,用来响应倒相器94的输出,识别解调信号P1,从而产生数据信号F;逻辑电路98,它响应AD转换器40输出的数据信号D1,数据信号F和信号C1,产生信号V2;和VCO100,产生频率受信号V2控制的信号C1。
与移相器38相关的相移量受到控制,同时极性反转由倒相器94控制,这样,当时钟信号Cp于时刻T0和T1在AD转换器40的输入端出现时,倒相器94的输出信号将在时刻(T0+T1)/2出现在AD转换器96的输入端。因此,AD转换器40输入端的时钟信号Cp与AD转换器96输入端的倒相器94的输出信号的相位彼此相反。
解调信号P1的变换点安置在AD转换器40的最佳取样点之间居中,因此,假定将AD转换器40的取样点定为最佳时刻,如果时钟信号Cp处在T0和T1时刻,变换点就处在(T0+T1)/2时刻,而这一时刻正是AD转换器96的取样点。在该变换点,解调信号P1变为零电平。因而在这种情况下,在解调信号P1的变换点,数据信号F成为“1”和“0”的概率相同。如果倒相器94的输出信号相对变换点是超前的(或滞后的),且变换点处解调信号P1的时间微分的极性为正极性,则在AD转换器96取样点处信号P1的值即为负(或正),于是数据信号F为“0”(或“1”)。如果极性是负的,则上述在倒相器94的输出信号相对变换点的超前/滞后和数据信号F的值之间的相互关系将反过来。逻辑电路98在变换点参照数据信号D1识别解调信号P1的时间微分的极性,而D1信号与AD转换器40在变换点之前和之后的取样点有关。若极性为正,逻辑电路98以相同的相位经由一个低通滤波器传送数据信号F成为信号V2;而若极性为负,则电路98在将信号F反相后再传送它。由此可见,当倒相器94的输出是“1”且若它又被延迟时,低通滤波器的输入为“1”。
如上所述,信号V2可作为误差信号,它响应倒相器94的输出对变换点的任何偏离。加到压控振荡器100上的信号V2控制它的输出,即C1,这样,倒相器94的输出便锁定在变换点上,即时刻(T0+T1)/2,从而使信号C1与时钟信号同步。简而言之,时钟信号发生器92起着与图2A中的时钟信号发生器36同样的作用,它再生信号C1,该信号与来自解调信号P1变换点的解调信号P1同步。关于时钟信号Cq,它与图4所示之时钟信号Cq完全相同的方式受到控制。由于时钟信号发生器92再生的信号C1与解调信号P1变换点来的时钟信号同步。且信号C1的相位经移相器38移相,变成时钟信号Cp,故时钟信号Cp将保持其相位基本不变,而不论信号P1的波形如何变化,这种变化可能因对自适应横向均衡器的控制而产生。因此,图6所示之解调器90和同时使用的自适应横向均衡器可各自以正常的方式进行工作。
参见图7,示出了本发明的另一个实施例。按本特定实施例的解调器110与一个自适应横向均衡器一起使用(未画出),可解调一个十六-电平的正交调幅信号I2。如图所示,解调器110由以下几部分组成:正交检波器112,用来检波十六-电平的正交调幅信号I2以产生四电平的解调信号P2和Q2;时钟信号发生器72,用来再生一个与来自信号P2变换点的时钟信号同步的信号,并传送它作为时钟信号C1;移相器38,用来对信号C1移相,以便提供时钟信号Cp;三-位AD转换器114和116,分别识别响应于时钟信号Cp和相关的Cq的信号P2和Q2,从而各自产生数据信号D1、D2和E;控制电路118,用来选通AD转换器116输出的数据信号D1、D2和E以及时钟信号Cq以产生信号V1;移相器74,用来对受信号V1控制的信号C1移相,从而提供时钟信号Cq。
在所示的这个实施例中,对时钟信号Cp的控制与图2A实施例中的时钟信号的控制方式完全相同。因此,虽然AD转换器114的取样点可能因使用了自适应横向均衡器而有所移动,但解调器110根本不受影响,此外,均衡器还将受到最佳控制。控制器118所采用的工作原理和图3的控制器44的相同。特别是,除了信号Q2在取样点T0的时间微分的极性由AD转换器42在取样点T-1和T1所输出的数据信号D1和D2的使用来决定外,它的工作方式完全和控制器44的相同。在这种结构中,与图3类似,也以最佳方式对AD转换器116的取样点实行控制。
参见图8,示出了本发明的另一个实施例。在这个特定的实施例中,解调器120和自适应横向均衡器(未画出)结合使用,并用来解调一个六十四-电平QAM信号I3。如图所示,解调器120由以下各部分组合而成:正交检波器122,用来对六十四-电平QAM信号实行检波,产生四-电平解调信号P2和Q2;时钟信号发生器72,用来再生一个与来自信号P2变换点的时钟信号同步的信号,并传送它作为时钟信号C1;移相器38,用来对时钟信号C1移相产生时钟信号Cp;四-位AD转换器124和126,分别用来响应时钟信号Cp和Cq,识别信号P2和Q2并各自传送数据信号D1、D2、D3和E;控制电路128,用来选通由AD转换器126输出的数据信号D1、D2、D3和E,产生信号V1;移相器74,用来在信号V1控制下对信号C1移相,从而提供时钟信号Cq。
在这一特定的实施例中,解调器120还包括一个载波同步电路,它选通来自AD转换器124和126的数据信号D1和E,产生载波同步信号Cs。如图9详细画出的那样,载波同步电路130由以下几部分组成:异-或门132,它有两个输入端,来自AD转换器126的数据信号D1和来自AD转换器124的数据信号E分别加到这两端上;异一或门134,它有两个输入端,来自AD转换器124的数据信号D1和来自AD转换器126的数据信号E分别加到这两端上;减法器136,异一或门132和134的输出信号被传送给它;低通滤波器138,减法器136的输出加给它;压控振荡器140,它受滤波器138的控制以产生载波同步信号Cs。载波同步电路技术是众所周知的,因而对它的详细介绍就省略了。
参见图10,示出了本发明的又一步的实施例。在这一特定的实施例中,解调器150应用在不使用自适应横向均衡器的情况。解调器150用移相器74和另一个与移相器74功能相同的移相器152代替图2A实施例的VCO46和移相器38,并附加了一个控制电路154,用来控制移相器152的相移量。控制电路154以和控制电路44相同的方式工作:控制电路154和移相器152相配合实现对AD转换器40取样点的最佳控制,而控制电路44和移相器74相配合,实现对AD转换器42取样点的最佳控制。如前面对先有技术解调器的讨论所指出的那样,当图10的解调器150与自适应横向均衡器结合使用时,对它们两者的控制有时会变得不稳定。尽管如此,若将加到移相器152的信号V3用一个固定电压信号代替,则移相器152将起着图2A中移相器38同样的作用,并使解调器150可以和自适应横向均衡器一起工作而不会处于不稳定的状态。
在生产方面,只有图7特定结构的解调器可以制造而不管是否与自适应横向均衡器一道工作,而且以后在装配时还可以改成前面展示和介绍过的其仑各种结构中的任一种。由于这样的改变十分简便,解调器的标准化程度得以增强,促进了低成本的生产。
而且,图2A、2B、3、4、5、6和7中所示实施例的任何一个,都可用一个其相移量受电压信号控制的移相器代替移相器38,并且再附加一个产生该电压信号的控制电路。这亦将大大有助于解调器的标准化。
虽然本发明所展示和介绍的是有关四-相调制信号,十六-电平QAM信号和六十四-电平QAM信号,但同样也适用于多于六十四-电平的QAM信号,以及能够提供具有多重不规则间隔电平的这类正交调幅信号,例如八-相调制信号。
总之,可以看出本发明提出了一种能和自适应横向均衡器结合使用的解调器,它不受载波通带有限占用带宽的影响,提高了大量数据传输的质量,同时使传输线路固有的时延和衰减所造成的失真得到补偿。此外,本发明易于实现解调器的标准化,从而降低解调器的成本。
对于那些得到这里所披露的材料的本领域的技术人员,无需超出本范围就有可能作出各种改进型。
Claims (4)
1、一种用于解调正交调幅信号的解调器,其特征在于:
正交检波器,用于对正交调幅信号进行检波并产生第一个和第二个解调信号;
第一个时钟信号发生器,用于再生一个与来自正交调幅信号或第一个解调信号变换点的时钟信号同步的信号;
第一个移相器,用于对上述第一个时钟信号发生器的输出信号实行移相并产生第一个时钟信号;
第一个模-数转换器,用于识别响应第一个时钟信号的第一个解调信号,从而产生第一组数据信号;
第二个时钟信号发生器,用于产生第二个时钟信号,其频率或相位受一个控制信号控制;
第二个模-数转换器,用于识别响应第二时钟信号的第二个解调信号,从而产生第二组数据信号;
控制电路,用于对第二组数据信号进行选通和逻辑处理,以产生控制信号。
2、根据权利要求1的解调器其中第二个时钟信号发生器包括用来对第一个时钟信号发生器的输出信号进行移相的第二个移相器。
3、根据权利要求1解调器,其中第二个时钟信号发生器包括一个固定频率振荡器和第三个移相器。
4、根据权利要求1解调器,其中第一个移相器受到对第一组数据信号进行逻辑处理所给出的信号的控制。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59260374A JPS61137446A (ja) | 1984-12-10 | 1984-12-10 | 復調装置 |
JP59-260374 | 1984-12-10 | ||
JP26034 | 1984-12-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN85109557A true CN85109557A (zh) | 1986-06-10 |
CN1003399B CN1003399B (zh) | 1989-02-22 |
Family
ID=17347034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN85109557.7A Expired CN1003399B (zh) | 1984-12-10 | 1985-12-05 | 解调器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4631488A (zh) |
EP (1) | EP0184805B1 (zh) |
JP (1) | JPS61137446A (zh) |
CN (1) | CN1003399B (zh) |
AU (1) | AU573713B2 (zh) |
CA (1) | CA1276693C (zh) |
DE (1) | DE3582127D1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101672877B (zh) * | 2009-09-16 | 2011-10-05 | 工业和信息化部通信计量中心 | 一种基于矢量分析的调幅信号伴随调相测量方法 |
CN113595948A (zh) * | 2021-08-03 | 2021-11-02 | 上海橙科微电子科技有限公司 | 应用于光通信的可配置激光驱动器均衡位置的均衡电路 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4703282A (en) * | 1985-06-29 | 1987-10-27 | Nec Corporation | Digital demodulation system |
JPS6210950A (ja) * | 1985-07-08 | 1987-01-19 | Nec Corp | デイジタル無線通信方式 |
FR2627653B1 (fr) * | 1988-02-18 | 1994-04-08 | Alcatel Thomson Faisceaux Hertzi | Procede d'asservissement de l'instant de regeneration dans une transmission numerique utilisant une modulation de porteuse selon deux axes en quadrature et dispositif de mise en oeuvre de ce procede |
DE4041701C1 (zh) * | 1990-12-24 | 1992-06-25 | Ant Nachrichtentechnik Gmbh, 7150 Backnang, De | |
JP3403849B2 (ja) * | 1995-03-17 | 2003-05-06 | 富士通株式会社 | 多重無線装置の受信部に設けられるクロック位相検出回路及びクロック再生回路 |
CN100382729C (zh) * | 2003-01-09 | 2008-04-23 | 李东宣 | 制造安全头盔的方法和用所述方法制造的安全头盔 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5034366B1 (zh) * | 1971-04-30 | 1975-11-07 | ||
JPS5925500B2 (ja) * | 1978-03-03 | 1984-06-18 | 日本電気株式会社 | 搬送波再生回路 |
JPS59161149A (ja) * | 1983-03-04 | 1984-09-11 | Nec Corp | タイミング同期回路 |
EP0135057B1 (en) * | 1983-07-22 | 1987-11-11 | Nec Corporation | Demodulator for multilevel amplitude modulation system |
-
1984
- 1984-12-10 JP JP59260374A patent/JPS61137446A/ja active Granted
-
1985
- 1985-12-04 US US06/804,426 patent/US4631488A/en not_active Expired - Lifetime
- 1985-12-05 CA CA000496914A patent/CA1276693C/en not_active Expired - Fee Related
- 1985-12-05 CN CN85109557.7A patent/CN1003399B/zh not_active Expired
- 1985-12-06 AU AU50855/85A patent/AU573713B2/en not_active Ceased
- 1985-12-09 DE DE8585115648T patent/DE3582127D1/de not_active Expired - Fee Related
- 1985-12-09 EP EP85115648A patent/EP0184805B1/en not_active Expired
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101672877B (zh) * | 2009-09-16 | 2011-10-05 | 工业和信息化部通信计量中心 | 一种基于矢量分析的调幅信号伴随调相测量方法 |
CN113595948A (zh) * | 2021-08-03 | 2021-11-02 | 上海橙科微电子科技有限公司 | 应用于光通信的可配置激光驱动器均衡位置的均衡电路 |
CN113595948B (zh) * | 2021-08-03 | 2023-10-24 | 上海橙科微电子科技有限公司 | 应用于光通信的可配置激光驱动器均衡位置的均衡电路 |
Also Published As
Publication number | Publication date |
---|---|
CA1276693C (en) | 1990-11-20 |
JPH0420545B2 (zh) | 1992-04-03 |
CN1003399B (zh) | 1989-02-22 |
EP0184805B1 (en) | 1991-03-13 |
US4631488A (en) | 1986-12-23 |
JPS61137446A (ja) | 1986-06-25 |
AU5085585A (en) | 1986-06-19 |
DE3582127D1 (en) | 1991-04-18 |
AU573713B2 (en) | 1988-06-16 |
EP0184805A2 (en) | 1986-06-18 |
EP0184805A3 (en) | 1988-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0486474B1 (en) | Method for adapting a transversal equalizer, without carrier synchronism | |
US4958360A (en) | Circuit for recovering the carrier in digital transmission systems | |
US4484337A (en) | Carrier wave regenerating circuit | |
EP0232626B1 (en) | Method of digital signal transmission having a low error rate in the presence of multipath transmission | |
US4912726A (en) | Decision timing control circuit | |
US5539355A (en) | Frequency-shift-keying detector using digital circuits | |
US4528512A (en) | Timing synchronizing circuit for demodulators | |
EP0692895B1 (en) | Demodulator using differential detection | |
CA1192615A (en) | Carrier recovery circuit | |
CN85109557A (zh) | 解调器 | |
US4573153A (en) | Data transmitting-receiving system for suppressing data error | |
US4466109A (en) | Carrier recovery arrangement for sixteen-state amplitude and phase modulation and receiving system for digital data, comprising such an arrangement | |
EP0144083B1 (en) | Radio communication system | |
CN1129286C (zh) | 数字解调器 | |
US4807251A (en) | PSK modem system with improved demodulation reliability | |
US7110476B1 (en) | Demodulation and modulation circuit and demodulation and modulation method | |
US6192091B1 (en) | Circuit for reproducing a clock from a multilevel QAM signal | |
CN1138814A (zh) | 用于无线通信系统的频率脉冲串粗检测器 | |
US4134075A (en) | Amplitude-and-phase demodulator comprising a quantization circuit | |
JPS6342991B2 (zh) | ||
CN1143493C (zh) | 无线电信号接收装置和无线电信号接收方法 | |
JPH08307473A (ja) | π/4シフトQPSK復調用クロック再生回路 | |
JPH0712178B2 (ja) | デイジタル変復調システム | |
EP0360241B1 (en) | Error correction system in a multicarrier radio transmission system | |
JP3324906B2 (ja) | 位相比較方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C13 | Decision | ||
GR02 | Examined patent application | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |