CN1201165A - 使用移动平台的电子束曝光方法 - Google Patents
使用移动平台的电子束曝光方法 Download PDFInfo
- Publication number
- CN1201165A CN1201165A CN98101487A CN98101487A CN1201165A CN 1201165 A CN1201165 A CN 1201165A CN 98101487 A CN98101487 A CN 98101487A CN 98101487 A CN98101487 A CN 98101487A CN 1201165 A CN1201165 A CN 1201165A
- Authority
- CN
- China
- Prior art keywords
- electron beam
- sub
- beam exposure
- exposure method
- banded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31761—Patterning strategy
- H01J2237/31764—Dividing into sub-patterns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31761—Patterning strategy
- H01J2237/31766—Continuous moving of wafer
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Analytical Chemistry (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electron Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
一种电子束曝光系统具有用于以恒速驱动平台的一连续平台驱动器,半导体芯片区被分成单元网孔阵列以计算在每个网孔中的图形密度。一组具有相同密度等级的网孔组合为一子条带区域,该子条带区域的尺寸等于或小于由电子束曝光系统的能力所确定的最大宽度。
Description
本发明涉及一种电子束曝光方法,尤其是使用恒速的移动平台在半导体集成电路上直接形成图形的电子束曝光方法。
电子束曝光系统通常包括一连续的平台驱动器,用于以恒速移动其上安装有半导体晶片的平台。
图1A示出了一半导体晶片,在其上排列有多个用于使用电子束曝光系统进行电子束曝光的芯片,图1B示出了半导体晶片上的一块芯片的详图。在使用连续平台驱动器的电子曝光系统中,其上固定有半导体晶片101的平台是以恒速在X方向连续运动,而电子束也是在X-Y方向随着平台的移动而连续地变换移动以在芯片102上形成图形。
在芯片102上正常刻图期间,芯片102在Y方向上被分成每一个对应于电子束偏转宽度(W)的多个条带区,图形是连续地形成在每个条带区内。条带区的宽度取决于电子束曝光单元的能力,其为电子束偏移确定尺寸。如果条带区的宽度超出电子束的偏转性能,由于较大的偏转变形将使图形质量下降。
在曝光期间,半导体晶片101是按箭头S指示的方向(图中向下方向)移动或位移。其结果是,电子束在每个条带区域中按箭头所示方向(图中向上的方向)相对于半导体晶片移动,同时在条带区域内随着平台的移动在X-Y方向上偏转,以致在每个条带区域中形成所要求的图形。在完成一条带区域的制作图形之后,随着平台的移动在下一条带区域制作图形。在此例中,图形制作是在条带区域C1、C2、C3中连接进行的。
图2是说明电子束偏转宽度与平台速度间关系的曲线图。在曝光期间平台可以以V最小和V最大之间的速度移动,这取决于平台驱动器的能力。在另一方面,为在芯片上形成适当的图形,依据该电子束偏转单元的能力,电子束的合适的偏转尺寸或宽度归在图2中的最佳偏转范围“a”内,其低于与平台的最大速度V最大和最小速度V最小相对应的最大范围“b”。因此,为了在不变形的情况下形成所要求的图形,平台速度实际上被限制在速度V1和V2之间,对应于最佳偏转范围“a”。
图3A示出了一个芯片的例子,其中具有一个常规图形密度的区域“A”和具有较高图形密度的区域“B”。该常规图形密度区域“A”可以通过采用V1和V2之间的平台速度并在最佳偏转范围“a”内的偏转电子束没有变形地绘制图形,如图3B所示。在另一方面,高图形密度区“B”可以通过降低平台速度没有变形地绘制图形。然而,如果降低的平台速度低于V最小,那么平台则不能以恒速精确地控制,这将在做出的图形中产生变形。在这种情况下为避免平台速度低于V最小,电子束的偏转宽度要偏离最佳偏转范围“a”,如图3C所示,这将使制出的图形产生变形。低的平台速度也减少了电子束曝光的生产量。
专利公报JD-A-6-151287提出了一种电子束曝光系统,其中图形是被分成多个具有不同的图形密度的组。在此情况下,对于绘制具有高密度的一个单个图形的电子束曝光是通过将该图形分成多个部分而多次进行的。在这项技术中,电子束偏移不会超出平行于平台运动的方向上的最大偏转宽度。然而,这项技术也不能对每一图形密度采用最佳平台速度。
针对以上问题,本发明的目的是提供一种使用连续移动的平台的电子束曝光方法,其能够在不降低图形质量和减少生产量情况下为半导体芯片绘制图形用电子束进行曝光。
本发明提供一种电子束曝光方法,它包括的步骤有:将一半导体芯片分成多个子条带区域,其中每个条带区的宽度等于或小于由电子束偏转范围确定的最大宽度,且至少有两个子条带区域具有不同的宽度,以及接下来对多个子条带区域曝光使其在半导体芯片上形成所要求的图形。
根据本发明,用于电子束曝光的最佳平台速度可以在没有降低制出的图形质量和降低生产量的情况下获得。
通过下面结合附图的描述,本发明的上述和其它目的、特征和积极效果将变的更加明了。
图1A是一个经电子束曝光的标准件半导体晶片的顶视图;
图1B是图1A所示的半导体晶片中一个芯片的顶底图,其示出了平台和电子束照射移动的方向;
图2是依据曝光系统中平台速度绘出的可能的电子束偏转范围的曲线图;
图3A是具有不同图形密度的芯片实例的顶视图;
图3B和3C在用电子束照射期间,分别沿线Y1-Y2和Y3-Y4的截面示意图;
图4是一流程方框图,示出本发明第一实施例根据电子束曝光方法中的图形密度以确定电子偏转范围的处理过程;
图5A至5D是一示例说明芯片的顶视图,其连续示出按图4处理过程所划分的该芯片各阶段;
图6是一流程方框图,示出本发明第二实施例根据电子束曝光方法中的图形密度以确定电子束偏转范围的处理过程;
图7是本发明第三实施例的电子束曝光方法的流程图:以及
图8A至8C是示例说明一芯片的顶视图以示出图7电子束曝光方法的划分。
现在参照附图对本发明的最佳实施例进行描述。
在本发明的最佳实施例中,一目标半导体芯片在对该半导体芯片照射以在其上形成图形之前就被分成用于电子照射的多个区域。
参照图4,根据本发明第一实施例的电子束曝光方法包括连续的步骤11至16。在步骤11中,输入并存储用于判断图形密度和确定电子束曝光划分区域的参数。存储的参数包括:电子束偏转的最大范围,半导体芯片分割的最大间距,允许的最大和最小平台速度,依据平台速度标绘的电子束照射数,用于确定被照射图形的密度级别和相对应的平台速度的基准密度级别,以及在一单位网孔内确定图形密度的单位网孔尺寸。该单位网孔尺寸被确定为致使电子偏转的最大范围是该单位网孔尺寸的整倍数。
在步骤12中,如图5A所示,目标半导体芯片17所示出的区域根据存储的单位网孔尺寸被分成单位网孔或栅格阵列。在步骤13中,根据在每一网孔中要形成的图形在每一网孔中计算电子束照射数。
在步骤14中,根据在步骤11中存储的基准密度级别将为网孔计算的数分成多组(在此例中为3)。被分级的组包括较高密度的第1等级,中等密度的第2等级和常规或底密度的第3等级,并且被存储在存储器中作为一个表,例如图5B所示的矩阵。
在步骤15中,如图5C所示,基于电子束偏转的最大范围(W)芯片被分成多个条带区域。
在步骤16中,在步骤15中确定的每个条带区域和在步骤14中存储的相对应的网孔相互比较,如果在一条带区域中的所有网孔具有相等的密度等级,那么此条带区域就可用于电子照射只要该条带区域的宽度不超过最佳曝光范围。
如果在一条带区域内的网孔具有不同的等级,那么该条带区要进一步被分为具有比该条带区域更小的宽度或长度的多个子条带区域,以致于使具有相等级别的网孔位于一个子条带区域内而相对于最佳平台速度的电子束偏转范围不超出子条带区域的宽度,或者使将采用的平台速度不超出对于一条带区域内的所有网孔的最佳平台速度。在图5D所示的例子中,具有相同等级的网孔被排列在一个子条带区域内。
换句话说,少量的第3级的网孔可以和大量的第2级网孔混在一单个子条带区域内,只要对应于最佳平台速度的电子束偏转范围不超出子条带区域的宽度既可,在此情况下,平台速度为第2级网孔进行调节。
子条带区被存储在存储器中,并用于目标芯片的电子曝光。通过采用按照第一实施例的曝光处理,电子束曝光可以在具有连续平台驱动的电子束曝光系统中进行,而不会降低图形的质量和减少生产量。
参照图6,本发明第二实施例的电子束曝光方法包括连续的步骤21至25。在步骤21中,在电子束曝光系统中输入和存储参数。这些参数包括:平台速度表,用于确定要照射的图型密度等级和相应最佳平台速度的基准密度级别,以及用于在单位网孔内确定图形密度的单位网孔尺寸。该平台速度表可如下表:
表1
电子照射数 | 平台速度 | 电子束偏转范围(μm) |
低于50 | Va | 5000 |
51-150 | Vb | 4500 |
151-250 | Vc | 4000 |
… | … | … |
超过1000 | Vn | 500 |
在表1中,电子束照射数显示为平台速度和电子束偏转范围的函数。平台速度是按下述同等平台能力来确定的。测试照射是在平台速度和电子束偏转范围分别被定在最大平台速度Va和最大范围5000μm情况下进行的。能够使平台以恒速移动而不产生曝光变形的最大平台速度Va是在照射数小于50时确定的。因此,在测试照射中,平台速度和偏转范围分别以10%的间隔增加和下降。其中在测试照射中的照射数在整个测试照射期间从10至1000以恒定间隔10发生变化,以确定在不同的照射数情况下平台能够以恒速移动而又不会有变形失真的平台速度Vb、Vc……Vn。
步骤22至24分别与图4中的步骤12至14相似。在步骤25中,在步骤21中存储的表1和在步骤24中存储的用于图形密度等级的表相互比较以确定电子束曝光的宽度。
参照图7,根据本发明第三实施例的电子束曝光处理过程包括步骤31至33。在步骤31中,存储用于做底图形的曝光的第一子条带区域(或第一条带区域)。在步骤32中,执行在第一实施例中的步骤11至16和第二实施例中的步骤21至25,以便为一从属的图形确定第二子条带区域。
在步骤33中,在步骤32中确定的第二子条带区与用于做底图形照射的第一子条带区域相比较以确定最佳子条带区域。最佳子条带区域基本上是基于做底图形中的子条带区域通过修改在步骤32中获得的第二子条带区域来确定的。
图8A和8B分别示出了在步骤32中确定的第二子条带区域和在做底图形中确定的第一子条带区域。图8C示出了通过将第一子条带区域与第二子条带区域叠加得到的最佳子条带区域。
由于以上的实施例仅作为例子进行描述,所以本发明是不受上面实施例的限制,而且本领域技术熟练人员从中所作的各种修改或变动均不脱离本发明的范围。
Claims (7)
1、一种电子束曝光方法,其特征在于包括如下步骤:
将半导体芯片分成多个子条带区域,其中每个子条带的宽度等于或小于由电子束偏转范围确定的最大宽度,且至少有两个所述电子条带区域具有不同的宽度,并连续地将所述多个子条带区域曝光以致在所述半导体芯片上形成所要求的图形。
2、根据权利要求1所述的电子束曝光方法,其特征在于所述的每个子条带区域的宽度是根据在所述每个子条带区域中图形密度确定的。
3、根据权利要求1所述的电子束曝光方法,其特征在于每个所述子条带区域是根据在做底图形照射期间用于照射用的子条带区域加以修改。
4、根据权利要求1所述的电子束曝光方法,其特征在于它还包括步骤将半导体芯片分成单位网孔阵列和在所述的每个单位网孔中计算图形密度等级。
5、根据权利要求4所述的电子束曝光方法,其特征在于每个所述子条带区域至少包括一个所述单元网孔。
6、根据权利要求5所述的电子束曝光方法,其特征在于它还包括根据图形密度和宽度控制平台速度的步骤。
7、根据权利要求1所述的电子束曝光方法,其特征在于所述最大宽度是每个所述子条带区域宽度的整数倍。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9131539A JPH10321507A (ja) | 1997-05-22 | 1997-05-22 | 電子線露光方法 |
JP131539/97 | 1997-05-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1201165A true CN1201165A (zh) | 1998-12-09 |
Family
ID=15060452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN98101487A Pending CN1201165A (zh) | 1997-05-22 | 1998-05-21 | 使用移动平台的电子束曝光方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6040583A (zh) |
JP (1) | JPH10321507A (zh) |
KR (1) | KR100326955B1 (zh) |
CN (1) | CN1201165A (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6689047B2 (en) * | 2000-11-15 | 2004-02-10 | Scimed Life Systems, Inc. | Treating urinary incontinence |
US7005221B2 (en) * | 2002-08-29 | 2006-02-28 | International Business Machines Corporation | Method and apparatus to easily measure reticle blind positioning with an exposure apparatus |
JP5945222B2 (ja) * | 2012-12-20 | 2016-07-05 | 株式会社ニューフレアテクノロジー | ドリフト補正方法および描画データの作成方法 |
JP2015095524A (ja) * | 2013-11-11 | 2015-05-18 | キヤノン株式会社 | 描画装置、および物品の製造方法 |
US10199283B1 (en) | 2015-02-03 | 2019-02-05 | Pdf Solutions, Inc. | Method for processing a semiconductor wager using non-contact electrical measurements indicative of a resistance through a stitch, where such measurements are obtained by scanning a pad comprised of at least three parallel conductive stripes using a moving stage with beam deflection to account for motion of the stage |
US10978438B1 (en) | 2015-12-16 | 2021-04-13 | Pdf Solutions, Inc. | IC with test structures and E-beam pads embedded within a contiguous standard cell area |
US9905553B1 (en) | 2016-04-04 | 2018-02-27 | Pdf Solutions, Inc. | Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, GATECNT-short-configured, and metal-short-configured, NCEM-enabled fill cells |
US10096530B1 (en) | 2017-06-28 | 2018-10-09 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including stitch open configured fill cells |
US11328899B2 (en) | 2019-10-01 | 2022-05-10 | Pdf Solutions, Inc. | Methods for aligning a particle beam and performing a non-contact electrical measurement on a cell using a registration cell |
US11340293B2 (en) | 2019-10-01 | 2022-05-24 | Pdf Solutions, Inc. | Methods for performing a non-contact electrical measurement on a cell, chip, wafer, die, or logic block |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63127532A (ja) * | 1986-11-17 | 1988-05-31 | Toshiba Corp | 荷電ビ−ム描画方法 |
US5349197A (en) * | 1991-09-30 | 1994-09-20 | Fujitsu Limited | Method for exposing a pattern on an object by a charged particle beam |
JPH06151287A (ja) * | 1992-11-05 | 1994-05-31 | Hitachi Ltd | 電子線描画方法および装置 |
-
1997
- 1997-05-22 JP JP9131539A patent/JPH10321507A/ja active Pending
-
1998
- 1998-05-21 CN CN98101487A patent/CN1201165A/zh active Pending
- 1998-05-21 KR KR1019980018399A patent/KR100326955B1/ko not_active IP Right Cessation
- 1998-05-22 US US09/083,095 patent/US6040583A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6040583A (en) | 2000-03-21 |
JPH10321507A (ja) | 1998-12-04 |
KR19980087267A (ko) | 1998-12-05 |
KR100326955B1 (ko) | 2002-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1201165A (zh) | 使用移动平台的电子束曝光方法 | |
US5036209A (en) | Fabrication method for semiconductor devices and transparent mask for charged particle beam | |
EP0104922B1 (en) | Electron beam exposure system | |
CN1221209A (zh) | 使用专门定位对准标记进行电子束平版印刷的方法和带有这种对准标记的晶片 | |
US4743766A (en) | Method of drawing a desired pattern on a target through exposure thereof with an electron beam | |
US6319642B1 (en) | Electron beam exposure apparatus | |
DE3530439A1 (de) | Vorrichtung zum justieren einer mit mindestens einer justiermarke versehenen maske bezueglich eines mit mindestens einer gitterstruktur versehenen halbleiterwafers | |
US5894057A (en) | Charged beam drawing method | |
US6566662B1 (en) | Charged beam exposure system | |
EP0657916B1 (en) | Electron beam direct writing system for ULSI lithography with easy rotation and gain corrections of shot patterns and electron beam direct writing method for the same | |
DE60034559T2 (de) | Vielstrahl-elektronenstrahl-lithographievorrichtung mit unterschiedlichen strahlblenden | |
US4692579A (en) | Electron beam lithography apparatus | |
CN1149643C (zh) | 采用带电粒子束的图形绘制方法及其装置 | |
JP3159810B2 (ja) | 電子線描画方法及びその装置 | |
KR102071926B1 (ko) | 묘화 데이터 작성 방법 | |
EP1535115B1 (de) | Verfahren und vorrichtung zum herstellen von belichteten strukturen | |
US6288407B1 (en) | Electron beam-writing apparatus and electron beam-writing method | |
KR100285925B1 (ko) | 전자선묘화용eb마스크제조방법및eb마스크제조장치 | |
JP2664732B2 (ja) | 荷電ビーム描画方法 | |
JP3274149B2 (ja) | 荷電ビーム描画方法 | |
JP2871617B2 (ja) | 電子線露光方法 | |
JP3319519B2 (ja) | 荷電ビーム描画方法 | |
JPH01152726A (ja) | 荷電ビーム描画方法 | |
JPH09115804A (ja) | 荷電粒子線を用いたブロック露光方法 | |
CN1230012A (zh) | 产生直接绘图数据的方法以及直接绘图的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |