JP2871617B2 - 電子線露光方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電子線露光方法に関
し、特に半導体集積回路等の回路パターンを半導体基板
上に直接描画する電子線露光方法に関する。

【０００２】

【従来の技術】近年、メモリデバイスに代表される半導
体デバイスは、ますます高密度化，高性能化，高機能化
が要求され、それに伴い半導体デバイスの製造プロセ
ス、特に微細パターンを形成するリソグラフィーに対し
ても高度な技術が要求されている。これらの要求を満た
す技術として、解像性が高い電子線露光法が用いられて
きている。

【０００３】図４は、従来の電子線露光方法を説明する
模式図である。電子銃１から発生した電子線２は、アパ
ーチャ３上に形成された開口１により矩形に成形され、
選択偏向器５によりＥＢマスク６上の所望の開口７に照
射される。ＥＢマスク６上には、任意寸法の矩形を形成
するための矩形状開口７と、複数箇所に種々のデバイス
パターン形状開口８が形成されている。ここで、パター
ン形状開口８には、メモリデバイスのメモリセルパター
ンの一部やアレイパターンの一部等、デバイスパターン
全体の中で繰り返し用いられているパターンが形成され
ている。

【０００４】周辺回路パターンのような繰り返しのな
い、あるいは繰り返しの少ないパターンの露光は、開口
７に照射される電子線の位置を変化することにより、任
意寸法の矩形電子線を形成し、一筆書きの如くパターン
を一つずつ露光するようになっている。

【０００５】ＥＢマスク６で所望のパターン形状に成形
された電子線２は、主偏向器１０によって被露光基板１
２上に照射され、デバイスパターンを順次露光してい
く。電子線を広い範囲に偏向する主偏向器９だけでは偏
向位置精度が不足するため、副偏向器１０と副々偏向器
１１によって位置精度向上が図られている。

【０００６】ところで、主偏向器１０が電子線を偏向可
能な最大主偏向領域は、５ミリメートル角程度である。
メモリデバイスの寸法は、量産が開始された６４ＭＤＲ
ＡＭで約１０×２０ミリメートルであり、最大偏向領域
よりも大きい。

【０００７】そこで、電子線露光では、特公平８−１５
１３９号公報に示されているように被露光基板１２を５
ミリメートル角領域、あるいはそれよりも小さな領域に
分割し、各領域毎に露光を行うか、あるいはＪｏｕｒｎ
ａｌ ｏｆ ＶａｃｕｕｍＳｃｉｅｎｃｅ ａｎｄ Ｔ
ｅｃｈｎｏｌｏｇｙ ＢＩＯ（６），Ｎｏｖ／Ｄｅｃ
１９９２，ｐ２７５９−２７６３に記載されているよう
に５ミリメートル幅のストライプ状の領域に分割し、各
領域毎に露光を行っている。ストライプ状の領域に分割
する方法の方が角領域に分割する方法に比べ露光時間が
短く生産に適している。

【０００８】どちらの方法も露光領域の変更は、被露光
基板を移動して行うが、このときにステージ移動時間や
移動後の振動が収まるまでの待ち時間等の無駄時間が掛
かる。５ミリメートル角に分割する方法の方が移動回数
が多く、この無駄時間より長いからである。

【０００９】図５は、５ミリメートル幅のストライプ状
の領域に分割する場合の電子線露光方法を説明する平面
図である。被露光基板１２上には、縦２３ミリメート
ル，横１０ミリメートルのメモリデバイスがＸ方向及び
Ｙ方向に規則的に配列されている。このうち左下に配置
されたデバイス１３の左下の原点１４が露光開始点であ
り、この原点１４を基準としてＸ軸に平行に５ミリメー
トル幅のストライプに分割が行われる。このとき、メモ
リデバイス１３だけでなく、そのＸ軸方向に沿って配列
されたデバイスは、全て５本のストライプＡ３〜Ｅ３に
分割される。ここで、ストライプＥ３のみ幅が３ミリメ
ートルとなる。

【００１０】デバイスのＹ軸方向の寸法が２３ミリメー
トルであり、５ミリメートル幅で割った余りの幅であ
る。デバイス１３の上方に配置されたデバイス１５及び
そのＸ軸方向に沿って配列されたデバイスも同様に５本
のストライプに分割される。

【００１１】このようにして被露光基板全体がストライ
プ分割される。パターン露光は、ストライプＡ３の原点
１４から行われる。電子線は、ストライプＡ３内で主に
Ｙ軸方向に偏向が行われ、同時に被露光基板１２がＸ軸
方向に移動され、順次パターン露光が行われる。被露光
基板１２の移動速度は、被露光部が常に電子線の変更範
囲内になるように調整される。

【００１２】ストライプＡ３内の露光が終了すると、ス
テージが５ミリメートルＹ軸方向に移動され、今度はス
トライプＡ３とはＸ軸反対方向に被露光基板を移動しな
がら、ストライプＢ３の露光が行われる。同様にして全
てのストライプＣ３，Ｄ４，Ｅ３が順次露光される。

【００１３】

【発明が解決しようとする課題】上述した従来の電子線
露光方法では、分割されたストライプ間の移動回数を減
らし、露光時間を短くするために、ストライプの幅を最
大主偏向領域と同じにしている。このため、図５に示し
たようにメモリセルパターン領域１６やアレイパターン
領域１７を異なるストライプに分割してしまい、パター
ン精度が大幅に低下している。

【００１４】ストライプ内は電子線の偏向だけで露光が
行われるので、パターンの位置精度は高いものの、スト
ライプ間では被露光基板の移動が行われ、その移動精度
が悪く、隣接するストライプがストライプと平行方向に
ずれたり、またストライプが離れたり、重なったりして
パターン位置精度が悪くなっている。

【００１５】図６〜図９は、上述の説明を図示したもの
である。本来は図６に示すように形成されなければいけ
ないパターンの分割部２８に段２９が生じたり（図
７）、分離３０が生じてしまったり（図８）、またパタ
ーンに節３１が生じてしまう（図９）という問題があ
る。

【００１６】生産が開始されたばかりの６４ＭＤＲＡＭ
や、これから生産が開始されようとしている２５６ＭＤ
ＲＡＭのメモリセルパターン領域や、アレイパターン領
域では、周辺回路パターン領域のようなパターン位置精
度の緩い領域とは異なり、０．０５ミクロン以下のパタ
ーン位置精度が必要である。

【００１７】ところが、ストライプ間の繋ぎ精度は、
０．０７ミクロン程度であり、パターンを正確に露光で
きなくなっている。

【００１８】特公平８−１５１３９号公報には、小パタ
ーンは小露光領域に分割して露光する方法が示されてい
るが、これは露光領域間の接続箇所を増やしてしまい、
露光時間が膨大になってしまうばかりでなく、パターン
位置精度がより悪くなってしまうという問題がある。

【００１９】本発明の目的は、前記の問題点を解決し、
メモリセル領域やアレイ領域でのパターン位置精度を向
上することができる電子線露光方法を提供することにあ
る。

【００２０】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係る電子線露光方法は、試料ステージ上に
載置された被露光基板を電子線の偏向可能な範囲よりも
狭い幅のストライプ状の領域に分割し、前記試料ステー
ジを前記ストライプに平行な方向に連続的に移動しなが
ら前記ストライプ内に所望のパターンを描画することを
順次繰り返し、全てのストライプ内にパターンを描画す
るものであり、前記ストライプ幅は、ストライプ毎に変
化させるものである。

【００２１】また被露光基板をストライプ状の領域に分
割するに際し、被露光基板上に形成される半導体装置パ
ターンのうちメモリセルパターンの一集合領域及びアレ
イパターンの一集合領域が異なるストライプに分割され
ない、あるいは分割せざるを得ない場合においては最小
の分割数となるようにするものである。

【００２２】

【作用】本発明によれば、被露光基板をストライプ状の
領域に分割する電子線露光方法において、被露光基板上
に形成される半導体装置パターンのうち、メモリセルパ
ターン領域及びアレイパターン領域が異なるストライプ
に分割されない、あるいは分割せざるを得ない場合にお
いては最小の分割数とするため、メモリセルパターン領
域やアレイパターン領域のパターン位置精度が向上し、
ＬＳＩの高品質化，低コスト化が可能である。

【００２３】

【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。

【００２４】（実施形態１）図１は、本発明の実施形態
１を説明する平面図である。

【００２５】図１において、被露光基板１２上には、縦
２３ミリメートル，横１０ミリメートルのメモリデバイ
ス１３がＸ方向及びＹ方向に規則的に配列されている。
メモリデバイス１３内には、８つのメモリセルパターン
領域１６，１７，１８，１９，２０，２１，２２，２３
と、４つのアレイパターン領域２４，２５，２６，２７
と、それ以外の周辺回路パターン領域２８がある。これ
らの領域は四角形状であり、Ｘ軸及びＹ軸に平行に規則
的に配置されている。

【００２６】メモリセルパターン領域１６，１７及びア
レイパターン領域２４は、メモリデバイス１３の原点１
４を通るＸ軸に平行な辺から１ミリメートル離れてお
り、それらのＹ軸方向の長さは４．５ミリメートルであ
る。

【００２７】更に、メモリセルパターン領域１６，１７
及びアレイパターン領域２４から１ミリメートルＹ軸方
向に離れて、Ｙ軸方向の長さが４．５ミリメートルのメ
モリセルパターン領域１８，１９及びアレイパターン領
域２５がある。

【００２８】同様に４．５ミリメートル長さのメモリセ
ルパターン領域２０，２１及びアレイパターン領域２
６，メモリセルパターン領域２２，２３及びアレイパタ
ーン領域２７がそれぞれ１ミリメートル間隔で配置され
ている。

【００２９】露光するにあたっては、被露光基板１２上
の左下に配置されたデバイス１３の左下の原点１４が露
光開始点であり、ここを基準としてＸ軸に平行にストラ
イプ分割が行われる。

【００３０】まず、メモリセルパターン領域１６，１７
及びアレイパターン領域２４の下端まで１ミリメートル
幅の領域がストライプＡ１として分割される。

【００３１】次に４．５ミリメートル幅のメモリセルパ
ターン領域１６，１７及びアレイパターン領域２５がス
トライプＢ１として分割される。更に、メモリセルパタ
ーン領域１６，１７及びアレイパターン領域２５と、メ
モリセルパターン領域１８，１９及びアレイパターン領
域２６との間の、１ミリメートル幅の周辺回路パターン
領域がストライプＣ１として分割される。

【００３２】次に、メモリセルパターン領域２０，２１
及びアレイパターン領域２７と順次同様にメモリセルパ
ターン領域及びアレイパターン領域が分割されてしまわ
ないように、ストライプ分割が行われる。

【００３３】こうしてストライプ分割が行われた後、ス
トライプＡ１の原点１４から露光を開始し、順次各スト
ライプを露光する。露光時、メモリセルパターン領域及
びアレイパターン領域はストライプ分割されておらず、
０．０５ミクロン以下の高位置精度でパターン露光され
る。

【００３４】ここでは、メモリセルパターン領域及びア
レイパターン領域のＹ軸方向の長さが電子線の最大主偏
向領域よりも小さな場合について説明した。これから生
産が開始されようとしている２５６ＭＤＲＡＭでも、開
発が開始されたばかりの１ＧＤＲＡＭでもメモリセルパ
ターン領域及びアレイパターン領域のＹ軸方向の長さ
は、電子線の最大主偏向領域よりも小さく、本実施形態
の電子線露光方法により高位置精度にパターンが形成さ
れる。

【００３５】尚、何らかの都合によりメモリセルパター
ン領域及びアレイパターン領域のＹ軸方向の長さが、電
子線の最大主偏向領域よりも広くなった場合には、メモ
リセルパターン領域及びアレイパターン領域のストライ
プ分割数が最小になるように分割する。

【００３６】次に、ストライプ分割の手順を説明する。
図２はストライプ分割工程を示すフローチャートであ
る。まず、ステップＳ１において、露光データからメモ
リセルパターン領域データ，アレイパターン領域データ
をブロックとして抽出する。

【００３７】次に、ステップＳ２において、前記ステッ
プＳ１で抽出したブロックデータをＹ座標の小さい方か
ら並べる。ここで、異なるブロックであっても、Ｙ座標
が同じであれば、これらをあわせて１つのブロックとす
る。先に説明した実施形態におけるメモリセルパターン
領域１６，１７及びアレイパターン領域２４がその例
で、これら３つのブロックは、集めて１つのブロックと
して扱われる。

【００３８】ステップＳ３において、メモリデバイスの
底辺から第１のブロック間での距離を算出し、これが電
子線の最大主偏向領域５ミリメートル以下であれば、そ
のままストライプとする。大きければ２分割し、それて
もまだ大きければ２分割ではなく、３分割等、順次分割
し、５ミリメートル以下になるまでストライプ分割を行
う。

【００３９】ステップＳ４において、第１のブロックの
Ｙ軸方向の長さを算出し、これが５ミリメートル以下で
あれば、そのままストライプとする。５ミリを越える場
合、５ミリ以下になるよう２分割あるいは３分割を行
う。

【００４０】次にステップＳ５において、第１のブロッ
クと第２のブロックの距離を算出し、これが５ミリメー
トル以下であれば、そのままストライプとする。大きけ
れば２分割し、それでもまだ大きければ２分割ではな
く、３分割し、５ミリメートル以下になるまでストライ
プ分割を行う。

【００４１】この後、第２のブロック以降のブロック及
びブロック間のストライプ分割を行うが、これはステッ
プＳ４とステップＳ５の操作を繰り返すことにより行わ
れ、そして、最後のブロックとメモリデバイス上辺との
ストライプ分割も同様にしてステップＳ６で行われる。

【００４２】このようにして、メモリセルパターン領域
及びアレイパターン領域がストライプ分割されない、あ
るいは分割せざるを得ない場合であっても、分割数が最
小になるように分割する。

【００４３】（実施形態２）次に、本発明の実施形態２
について図面を参照して説明する。図３は、本発明の実
施形態２を説明する平面図である。被露光基板１２上に
配置されたメモリデバイスは実施形態１で説明したもの
と同じである。ここでは、ストライプ分割の方法がやや
異なっている。

【００４４】まず、メモリセルパターン領域１６，１７
及びアレイパターン領域２４の下端までの１ミリメート
ル幅の領域がストライプＡ２として分割されるのは、実
施形態１と同じである。実施形態１と異なるのは、４．
５ミリメートル幅のメモリセルパターン領域１６，１７
及びアレイパターン領域２５に周辺回路領域のうち０．
５ミリメートル幅を加えた５ミリメートル幅がストライ
プＢとして分割する点にある。

【００４５】更に、周辺回路領域のうち０．５ミリルー
トル幅と４．５ミリメートル幅のメモリセルパターン領
域１８，１９及びアレイパターン領域２６がストライプ
Ｃ２として分割する。

【００４６】以降も同様にして、メモリセルパターン領
域及びアレイパターン領域がストライプ分割されないよ
うにストライプＤ２，Ｅ２と順次分割が行われる。

【００４７】こうして、実施形態１では１つのメモリデ
バイスを９つのストライプに分割したが、本実施形態２
では７つのストライプに分割し、露光時間を短縮してい
る。

【００４８】

【発明の効果】以上説明したように本発明によれば、パ
ターン位置精度の厳しいメモリセルパターン領域やアレ
イパターン領域をストライプ分割することなく、電子線
の最大主偏向領域内に収まるようにし、被露光基板の移
動を避けることによって、パターン位置精度の低下を防
止して、高位置精度にパターン露光を行うことができる
という効果がある。

【図面の簡単な説明】

【図１】本発明の実施形態１に係る電子線露光方法を説
明する平面図である。

【図２】本発明の実施形態１に係る電子線露光方法にお
いて、ストライプ分割工程を示すフローチャートであ
る。

【図３】本発明の実施形態２に係る電子線露光方法を説
明する平面図である。

【図４】従来の電子線露光方法を説明する図である。

【図５】従来の電子線露光方法において５ミリメートル
幅のストライプ状の領域に分割する方法を説明する平面
図である。

【図６】従来の電子線露光方法におけるストライプ分割
方法の問題点を説明する図であって、本来形成されるべ
きパターンを示す図である。

【図７】従来の電子線露光方法におけるストライプ分割
方法の問題点を説明する図であって、ストライプ分割部
に段が生じている場合を示す図である。

【図８】従来の電子線露光方法におけるストライプ分割
方法の問題点を説明する図であって、パターンが分離し
た場合を示す図である。

【図９】従来の電子線露光方法におけるストライプ分割
方法の問題点を説明する図であって、パターンに節が生
じた場合を示す図である。

【符号の説明】

１ 電子銃 ２ 電子線 ４ 開口 ６ ＥＢマスク ７ 開口 ８ デバイスパターン形状開口 ９ 主偏向器 １２ 被露光基板 １３ メモリデバイス １４ 原点 １６〜２３ メモリセルパターン領域 ２４〜２７ アレイパターン領域 ２８ 周辺回路パターン領域

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 21/027

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 試料ステージ上に載置された被露光基板
   を電子線の偏向可能な範囲よりも狭い幅のストライプ状
   の領域に分割し、前記試料ステージを前記ストライプに
   平行な方向に連続的に移動しながら前記ストライプ内に
   所望のパターンを描画することを順次繰り返し、全ての
   ストライプ内にパターンを描画するものであり、 前記ストライプ幅は、ストライプ毎に変化させることを
   特徴とする電子線露光方法。
2. 【請求項２】 被露光基板をストライプ状の領域に分割
   するに際し、被露光基板上に形成される半導体装置パタ
   ーンのうちメモリセルパターンの一集合領域及びアレイ
   パターンの一集合領域が異なるストライプに分割されな
   い、あるいは分割せざるを得ない場合においては最小の
   分割数となるようにすることを特徴とする請求項１に記
   載の電子線露光方法。