CN1198873A - 对独立导体电路进行电镀的工艺 - Google Patents

对独立导体电路进行电镀的工艺 Download PDF

Info

Publication number
CN1198873A
CN1198873A CN97191063A CN97191063A CN1198873A CN 1198873 A CN1198873 A CN 1198873A CN 97191063 A CN97191063 A CN 97191063A CN 97191063 A CN97191063 A CN 97191063A CN 1198873 A CN1198873 A CN 1198873A
Authority
CN
China
Prior art keywords
protective layer
power supply
technology
deposited coatings
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97191063A
Other languages
English (en)
Other versions
CN1104832C (zh
Inventor
吉泽出
高桥広明
川原智之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP21170196A external-priority patent/JP3405640B2/ja
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Publication of CN1198873A publication Critical patent/CN1198873A/zh
Application granted granted Critical
Publication of CN1104832C publication Critical patent/CN1104832C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0783—Using solvent, e.g. for cleaning; Regulating solvent content of pastes or coatings for adjusting the viscosity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0793—Aqueous alkaline solution, e.g. for cleaning or etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

在具有精致和独立导体电路图案的布线电路板中,在独立导体电路图案所需的位置上形成一金属沉积涂层,而不会对图案的导电电路造成损坏,这是本发明的目的。在布线电路板上形成由导电的且可由加热、溶剂和碱液中任一种方式剥离的材料制成的导电层,以至少与独立导体电路图案上将要形成沉积涂层的部分接触,一可剥离的保护层形成为叠加在导电层上至少除将要形成沉积涂层的部分之外的部分上,在保护层没有盖住的部位上通过将导电层用作供电层而进行电镀以形成金属沉积涂层,并且将导电层和留在布线电路板上的保护层剥离。

Description

对独立导体电路进行电镀的工艺
技术领域
本发明涉及一种用于在电子材料领域中采用的布线电路板的一独立导体电路图案上形成一沉积层的工艺。
背景技术
近年来，虽然缩小电子设备尺寸的技术迅猛发展，但对高组装密度仍有强烈的要求。就布线电路板的导电电路而言，也需要一种精致绝缘的独立导体电路图案，甚至近来还需要仅在一部分精致绝缘的导电电路图案上形成沉积涂层。形成多个凸台就是所需结构中的一种。
在形成凸台时，例如众所周知的，除了所需的凸台形成部之外的其余部分都涂有一种抗电镀防护膜再进行电镀，然后使防护膜剥离而获得凸台。
然而采用传统电镀工艺在具有精致绝缘的导电图案的布线电路板中形成凸台时，需要具有一种虚拟导电电路图案以对凸台形成部分提供能源，但其缺陷是所必需的导电电路图案受到侧面的侵蚀而在凸台形成之后去除侵蚀的虚拟导电电路图案时发生接线断裂，或者当采用金属、如Sn形成凸台时，当虚拟导电电路图案蚀刻掉时Sn本身也受到过度损坏。
发明概述
本发明旨在克服上述问题，其目的是提供一种在独立导体电路上进行电镀的工艺，该工艺能够在具有精致和独立导体电路图案的布线电路板中的独立导体电路图案所需位置上形成一金属沉积涂层，而不会对所必要的导电电路图案造成任何的损坏。
为了实现上述目的，本发明一个优选实施例中对绝缘电路进行电镀的工艺为一种通过电镀方式在布线电路板的独立导体电路图案上镀层的工艺，其特点为包括以下步骤，即在布线电路板上采用一种导电并且可用加热、溶剂和碱液中的任一种方式剥离的材料形成一导电层，以便至少与需要形成沉积涂层的独立导体电路图案接触而形成一保护层、如至少在需要形成沉积涂层的部分之外的其它部分上的一可剥离且叠加在导电层上的抗电镀防护膜；通过电镀将金属沉积在未形成保护层的部分，并且导电层用作一供电层，将导电层剥离并且将保护层留在布线电路板上。
在此情况下，可以将电源通过导电层输送，而在独立导体电路图案上的进行电镀形成一沉积涂层，而不采用传统的虚拟导电电路，并且导电层可采用加热、溶剂或碱液等方式剥离，而不需要通过象传统虚拟导电电路所需的那样通过强酸或类似物质侵蚀，这样可防止所需的导电电路图案不受损坏，并且可以稳定地形成沉积涂层。
以下结合对附图中所示的实施例的详细描述可以对本发明的其它目的和优点有进一步的了解。
附图的简述
图1(a)至1(d)都是截面图，示出了根据本发明一个实施例在绝缘电路上镀层的各个步骤；
图2(a)至2(e)都是截面图，示出了根据本发明另一个实施例在绝缘电路上镀层的各个步骤；
图3(a)至3(e)是截面图，用于解释根据本发明另一个实施例各个步骤；
图4(a)至4(f)是截面图，用于解释根据本发明又一个实施例各个步骤；
图5(a)至5(d)是平面图，用于解释图4实施例的步骤；
图6(a)至6(b)是平面图，用于解释图4实施例的其它步骤
图7是截面图，用于解释本发明另一个实施例中部分步骤；
图8是平面图，用于解释图7中实施例部分步骤；
图9(a)至9(f)是截面图，用于解释本发明另一实施例中步骤；
图10(a)至10(d)平面图，是用于解释图9实施例的步骤；
图11(a)至11(b)平面图，是用于解释图4实施例的其它步骤；
图12是截面图，用于解释本发明再一个实施例中部分步骤；
图13是平面图，用于解释图12实施例中的部分步骤；
图14(a)至14(f)是截面图，用于解释本发明再一个实施例的步骤；
图15(a)至15(d)是平面图，用于解释图14实施例的步骤；
图16(a)至16(b)是平面图，用于解释图14实施例的另一步骤；
图17是截面图，用于解释本发明另一实施例中部分步骤；
图18是平面图，用于解释图17中实施例的部分步骤；
图19(a)至19(f)是截面图，用于解释本发明又一个实施例的步骤；
图20(a)至20(d)是平面图，用于解释图19实施例的步骤；
图21(a)至21(b)是平面图，用于解释图19实施例的另一步骤；
图22是截面图，用于解释本发明另一实施例中部分步骤；
图23是平面图，用于解释图22实施例中部分步骤；
图24(a)至24(f)是截面图，用于解释本发明另一实施例的步骤；
图25(a)至25(f)是截面图，用于解释本发明又一个实施例的步骤。
较佳实施例的描述
以下结合图1-3中所示的示意步骤图详细地描述本发明的优选实施例。在根据本发明的在独立导体电路上电镀的工艺中，先如图1(a)、2(a)和3(a)所示地在一布线电路板12上形成一导电层13，这样导电层13将至少与一独立导体电路图案11接触，在该电路图案上需要形成一沉积涂层。
对于本处所采用的布线电路板12而言，可以是一玻璃环氧树脂或聚酰亚胺树脂制成的塑料布线板，由铝、氮化铝或玻璃制成的无机布线板和由硅或砷化镓制成的半导体基材，而所采用的板并不仅限于特指的一种。形成在布线电路板12上的独立导体电路图案11起到连接到一集成电路芯片上的接线部件的作用，并且设置成多排，导电层13形成后与多个独立导体电路图案11接触。
这种导电层13构成一具有导电性的导电层，并且用一种可通过加热、溶剂或碱液方式剥离的材料制成。在本处作为导电层13的材料例如包括一加热可剥离类树脂、溶剂可剥离类树脂或碱液可剥离类树脂，以及加到其上的导电基材。虽然较佳地在导电层13上可加上一导电填料作为导电基材，但并没有特别的限制。为了保证导电层13的导电性能，可适当地添加金属粉末，如铜、银或类似的粉末。为了降低导电层13材料的成本添加碳粉也是优选的。
虽然形成导电层13的方法不受特别限制，但当形成导电层13的材料处于膏状时，采用丝网印刷或类似工艺是较佳的，而为薄膜模塑材料时采用热压粘结或类似工艺形成导电层是较佳的。只要导电层13不是光感材料，导电层13将如图1(a)和2(a)所示的形成，以便与独立导体电路图案11至少在沉积涂层形成位置14处接触，沉积涂层将形成在此沉积涂层形成位置的下方。另一方面，当导电层13是感光材料时，导电层13可如图3(a)所示的形成在整个布线电路板12上。由于导电层13在随后进行的电镀过程中起到一供电层的作用，所以层13应较佳地尽可能形成在布线电路板12的整个端边上，以有助在电镀过程中供电。
接着，一保护层15形成在将叠加在导电层13上的除沉积涂层形成位置14之外的部分上。虽然本处所采用的保护层15并不限于某种特殊材料，但可以根据所采用的电镀溶液的性能适当选择市售的任一种材料。在形成保护层15过程中，只要保护层15的材料为膏状且不感光，那么沉积涂层形成位置14之外的其它部分的成形以及叠加在导电层13可以通过丝网印刷或类似工艺进行(见图1(b))。当保护层15是感光材料时，保护层15形成于包含形成沉积涂层17的位置14并且叠加在导电层13上的部分(见图2(b)和3(b)〕，其后在沉积涂层形成位置14的保护层15(包括感光的导电层13)如图2(c)和3(c)所示的在预定状态下通过曝光和显影方法去除。
接着，将导电层13用作供电层进行电镀，并且如图1(d)、2(d)和3(d)所示的金属16沉积在独立导体电路图案11上未形成保护层15的部分上。此沉积金属16可根据有关技术条件从Au、Sn和类似物质中选出。
然后，留在布线电路板12上的导电层13和保护层15在预定状态下(通过加热、溶剂或碱液方式)剥离，并且所需沉积涂层17由沉积金属16形成，然后如图1(d)、2(d)和3(d)所示的曝光。当导电层13剥离时，根据当时情况沉积涂层17可能发生氧化，较佳地可采用中性溶剂，如二甲胺伏兰溶液或类似溶剂，在剥离之后进行还原或类似处理。
以下将结合一些实验进一步描述如图1-3所示的本发明的对独立导体电路进行电镀的工艺。
实验1：
制备具有由涂镍铜制成的独立导体电路图案11的陶瓷布线路板12，以及根据图1的步骤制备一样品。首先，通过将银颗粒散布在一热剥离类树脂中且搅拌而制备一导电膏体，在上述布线电路板12上采此膏体通过丝网印刷工艺(在沉积涂层形成位置14之外的其它部位上并且与独立导体电路图案11接触)形成导电层13。然后，采用丝网印刷工艺在沉积涂层形成位置14之外的其它部位上印制市售的(非感光)膏体碱剥离类抗电镀防护膜，并且叠加在导电层13上，干燥所印过的防护膜形成保护层15。
电镀锡达10μm厚，并且导电层13用作供电层，金属锡沉积在未涂有保护层15的部位上。然后，采用氢氧化钠水溶液先将留在布线电路板12上的保护层15去除，其后通过在180℃下进行10分钟热处理来去除剩下的导电层13。在上述热处理过程中，金属锡沉积涂层一定程度地氧化，并且采用二甲胺伏兰(pH7)的水溶液进行还原处理，从而完成形成锡沉积涂层17的过程。
由于在此实验中没有采用任何酸和类似物质进行侵蚀处理，所以可以获得所需的沉积涂层17，而不会对独立导体电路图案11造成任何损坏。
实验2：
除了使用铜颗粒与树脂混合和搅拌来作为导电层13的材料之外，进行与实验1中相同的步骤以形成沉积涂层17。结果，可以获得与实验1类似的所需沉积涂层17，而不会损坏独立导体电路图案11。
实验3：
制备具有由涂镍铜制成的独立导体电路图案11的陶瓷布线路板12，以及根据图2的步骤制备一样品。首先，通过将碳颗粒散布在一加热剥离树脂中并且搅拌而制备一导电膏体，在上述布线电路板12上采此膏体通过丝网印刷工艺(在沉积涂层形成位置14之外的其它部位上并且与独立导体电路图案11接触)形成导电层13。然后，采用丝网印刷工艺在沉积涂层形成位置14之外的其它部位上印制市售的感光膏体碱剥离类抗电镀防护膜，并且叠加在导电层13上，干燥印过的防护膜而形成保护层15。
然后，通过使保护层曝光和显影，在沉积涂层形成位置14上制成一50μmφ的盲孔，并且在采用导电层13作为供电层的条件下进行厚度达10μm的锡电镀而在盲孔内沉积金属锡。然后将留在布线电路板12上的保护层15先用氢氧化钠水溶液去除，其后在180℃下进行10分钟加热处理而剥离剩余的导电层13。由于构成沉积涂层的锡表面在上述加热处理过程中略微氧化，所以采用二甲伏兰胺(pH7)的水溶液进行整理处理，这样完成了沉积涂层17的形成过程。在此实验中也没有采用任何酸进行侵蚀处理，这样可获得所需的沉积涂层17而不会对独立导体电路图案11造成损坏。
实验4：
制备具有由涂镍铜制成的独立导体电路图案11的印刷布线路板12，以及根据图3的步骤制备一样品。首先，通过将碳颗粒散布在一具有感光性能和加热剥离类的树脂中，并且搅拌而制备一导电膏体，在整个布线电路板12上通过丝网印刷工艺形成导电层13。然后，采用丝网印刷工艺在除了端部之外的布线电路板12上印刷市售的感光膏体碱剥离类抗电镀防护膜，形成保护层15。
接着，将保护层15和导电层13同时曝光和显影，在形成沉积涂层的位置14上制成一50μmφ的盲孔。然后，在采用导电层13作为供电层的条件下进行厚度达10μm的锡电镀而在盲孔内沉积金属锡。然后留在布线电路板12上的保护层15和导电层13同时采用氢氧化钠水溶液去除，这样完成了沉积涂层17的形成过程。在此实验中也没有采用任何酸进行侵蚀处理，这样可获得所需的沉积涂层17而不会对独立导体电路图案11造成损坏。由于在本实验中采用碱剥离类感光导电层，所以与实验1相比可缩短剥离步骤。
实验5：
制备具有由涂镍铜制成的独立导体电路图案11的陶瓷布线路板12，以及根据图3的步骤制备一样品。首先，通过将铜颗粒散布在一溶剂剥离的感光树脂中并且搅拌而制备一导电膏体，在整个布线电路板12上通过丝网印刷工艺形成导电层13。然后，采用丝网印刷工艺在除了两端部分之外的整个布线电路板12上印刷市售的感光膏体碱剥离类抗电镀防护膜，形成保护层15。
接着，将保护层15和导电层13同时曝光和显影，在形成沉积涂层的位置14上制成一50μmφ的盲孔。然后，在采用导电层13作为供电层的条件下进行厚度达10μm的金电镀而在盲孔内沉积金。然后留在布线电路板12上的保护层15和导电层13同时采用MEK剥离，这样完成了金沉积涂层17的形成过程。在此实验中也没有采用任何酸进行侵蚀处理，这样可获得所需的沉积涂层17而不会对独立导体电路图案11造成损坏。由于在本实验中采用溶剂剥离类感光导电层，所以与实验1相比可缩短剥离步骤。
在进行上述的电镀工艺时，所需的电镀厚度需要非常均匀，并且根据本发明的另一特征，提供了一种结构以改进沉积涂层厚度中的均匀性。
参见图4至5，图中示出了一种用于使沉积涂层如上述均匀的结构，其中布线电路板22如图4(a)和5(b)所示，在顶面上设有独立导体电路图案21，且有一构成为与图案21分离的供电端子32。供电端子32部分地用于与一电源连接以在下文描述的电镀过程中提供电源，并且较佳地应当形成为端子32尽可能多的分散到一最末端边缘部分而预备与电源连接。
对于制成布线电路板22的材料，例如塑料板，用环氧树脂或聚亚酰胺环氧树脂或类似薄膜粘到一玻璃布上的塑料板，这种无机板可采用铝、氮化铝或硅、砷化镓或类似的玻璃和半导体板，但没有特别的限制。对于制成独立导体电路图案21或供电端子32的材料而言，一般地地可采用金属，如铜、镍或类似材料。
接着，如图4(b)和5(b)所示的，在布线电路板22上形成第一电绝缘保护层33，以盖住独立导体电路图案21的整个表面，只是用于形成沉积涂层的部分24和用于与电源连接的部分31除外，并且从电路图案21的涂层表面扩展到供电端子32。
对于形成第一保护层33的材料而言，虽然没有特别限制，可以采用市售的任何一种干燥薄膜、树脂膏体和类似材料，只要它们电绝缘并且不会妨碍随后进行的电镀。一般地，在采用干燥膜的情况下，薄膜显露于光下在预定部分进行热压粘结和硬化，然后，去除其它没有显露的部分，形成第一保护层33，而在树脂膏体的情况下，通过丝网印刷工艺或类似工艺将膏施涂到板上，并硬化而构成第一保护层33。
在用于在独立导体电路图案21上形成沉积涂层的部分24尺寸细微变化的情况下，较佳地选择一种感光材料以形成第一保护层33以便能够通过一照相印刷方式形成用于构成沉积涂层的精致部分24。
接着，如图4(c)和5(c)所示，在第一保护层33表面和供电端子32表面形成一导电层35，以便盖住用于与电源连接的电路图案21部分31以及在电源连接部分31和供电端子32之间导通，并且显露沉积涂层形成部分24。重要的是，导电层35不会形成在布线电路板22的显露绝缘层上的部分布线电路板22上。
而且，导电层35可以形成为盖住供电端子32的整个表面或仅盖住端子。由于导电层35在后续步骤的电镀中用作为一供电层，所以较佳的导电层35构成为在电源连接部分31和供电端子32之间尽可能宽的路线上导通以备供给电源和使布线电路板22表面内的电流密度均匀分配，这样沉积涂层厚度将更均匀。
这种导电层35由一种导电的且可用加热、溶剂或碱液中任一种方式剥离的材料制成，并且制成该层35的材料例如可以是由构成加热剥离硬化基材的树脂、构成以溶剂剥离硬化基材的树脂或构成以碱液剥离的硬化基材树脂与一种导电填充物的混合物。
对于构成导电层35的工艺，可以是一种将构成通过加热、溶剂或碱液剥离制成的硬化基材的树脂与导电填充物混合而制备的液体膏体通过丝网印刷工艺施涂并且随后硬化的成形工艺，也可以是将形成通过加热、溶剂或碱液方式可剥离的硬化基材的树脂与导电填充物混合而形成的感光、导电薄膜热压粘结，粘结后的薄膜预定部分都显露到光线下以硬化该部分，然后去除其它未显露的部分，以及类似的工艺。鉴于其极佳的生产率，采用其中施涂导电膏体且随后硬化的工艺是较佳的。
当将形成由碱液可剥离的硬化基材的酚醛树脂与导电填充物混合而制备的导电膏体时，将所施涂的膏体在50℃至150℃加热以使之硬化而形成导电层35是较佳的。当加热温度高于150℃时，发生过度硬化，并且在接下来的导电层35剥离步骤中难以用碱液剥离。另一方面，当加热温度低于50℃时，剥离性能不会发生问题，但在某些情况下硬化会不充分，而有可能在电镀时不能保证所需的导电性能。
对于导电填充物而言，虽然没有特殊的限制，但采用如铜、银或类似金属粉末将易于保证导电层35的导电性能，因而是较佳的。使用碳粉末作为导电填充物对降低导电层35的材料成本是较佳的。
而且，当导电层35形成在第一保护层33和供电端子32表面上时，使得导电层35与布线电路板22表面上的不形成任何导电电路的绝缘部分难以接触，由于导电填充物或类似形成导电层35的材料的存在，而较少在绝缘部分发生污染或类似的损坏。
接着，如图4(d)和5(d)所示的，形成由一种电绝缘且可由加热、溶剂或碱液方式剥离的材料制成的第二保护层37以盖住导电层35的整个表面，包含形成在第一保护层33上和电源连接部分31上的部分，而只暴露用于形成沉积涂层的部分24。
只要不妨碍本发明的目的，如果在形成第一保护层33上和电源连接部分31上的部分处的导电层35一定程度地暴露也是无关紧要的。而且，形成在供电端子32表面上的导电层35甚至可以由第二保护层37盖住或暴露。
第二保护层37由一种不会妨碍接下来的电镀且可由加热、溶剂或碱液方式剥离的材料制成。对于第二保护层37的材料，例如可以采用构成由加热剥离的硬化基材的树脂、构成由溶剂剥离的硬化基材的树脂和构成由碱液可剥离的硬化基材的树脂中的任一种，或者可以采用如玻璃粉末的绝缘填充物与这些树脂的混合物。
而且对于形成此第二保护层37的工艺而言，可以是一种工艺，其中单独形成由加热、溶剂或碱液方式剥离的硬化基材的液态电绝缘树脂膏体，或这些树脂与绝缘填充物的混合物通过丝网印刷工艺或类似工艺施涂，然后硬化而形成保护层37；也可以是一种工艺，其中对构成由加热、溶剂或碱液方式剥离的硬化基材的感光、电绝缘树脂薄膜进行热压粘结，粘结薄膜的预定部分暴露在光线下以使之硬化，去除未暴露部分以形成保护层37。鉴于其生产率极佳，采用施涂电绝缘膏体且随后硬化的工艺是较佳的。
而且，当电绝缘膏体中所含的树脂是形成由碱液剥离的硬化基材的酚醛树脂时，树脂的硬化基材可以通过将其浸在较低浓度的苛性钠碱溶液中而方便地剥离，而不需使用任何加热或有毒的氯溶剂，并且这种树脂是较佳的。当这种电绝缘膏体含有形成硬化的由碱液可剥离的基材的酚醛树脂时，较佳地通过在施涂后将其加热到50℃至150℃而硬化膏体。当加热温度高于150℃时，发生过度硬化，这样第二保护层37将难以在以后的剥离步骤中用碱性溶液剥离。当加热温度低于50℃时，对于剥离性能没有妨碍，但硬化可能不充分，可能发生保护层在进行电镀时不能显示其特性的情况。
接着，将电能输送到供电端子32上，此时整块板浸在一电镀池(未示)中，并且沉积涂层27都形成在用于形成沉积涂层的部分24上，如图4(e)和5(d)所示。
此时，由于形成在第一保护层33和电源连接部分31上的导电层35整个表面都由第二保护层37盖住，可防止电镀金属沉积在除了沉积涂层形成部分24之外的其它不必要部分上，厚度极均匀的沉积涂层27形成在成形部分24上。当第二保护层37没有形成在导电层35上或者当第二保护层37涂层有缺陷，也可以在电镀时暴露的导电导35表面形成一沉积涂层，但沉积涂层形成部分24上的一些部分没有获得所需的电流密度，并且形成在部分24上的沉积涂层27的厚度波动十分明显。
然后，将第二保护层37和导电层35剥离，从而如图4(f)和6(b)所示的，可以获得独立导体电路图案21，或者绝缘部分几乎不损坏且具有厚度极均匀的沉积涂层27的独立导体电路图案21。
当第二保护层37和导电层35都剥离而只留下第一保护层33时，第一保护层33可用作一防焊接保护或类似情况的永久保护层。当永久保护层不需要时，可以选择一种由加热、溶剂和碱液剥离的材料作为形成第一保护层33的材料，并且第一保护层33也可以与第二保护层37和导电层35一起剥离。第一保护层33被剥离的状态示出在图7和8中。
根据本发明中企图使沉积涂层均匀的另一实施例，提供了一种工艺，其中与图4至8所示实施例相反，在布线电路板22表面上在图9和10所示的初始阶段仅设置了独立导体电路图案21。对于用作布线电路板22的基材而言，或者对于形成独立导体电路图案21的材料而言，这些材料与图4至8中所述实施例的独立导体电路的电镀工艺中所用的相同。
接着，如图9(b)和10(b)所示，电绝缘的第一保护层33形成在布线电路板22上，以盖住独立导体电路图案21的整个表面，只是沉积涂层形成部分24和电源连接部分31除外，并且从所涂的独立导体电路图案21的表面部分扩展至位置33A，在该处将形成一供电端子，并且该端子与独立导体电路图案21分离。
用于形成第一保护层33的材料或者其成形工艺都与图4至8所述的实施例中的用于独立导体电路的电镀工艺相同。在将要形成供电端子的位置33A是在随后步骤中形成作为导电层的一个供电端子部分的导电层位置，并且当供电端子部分连接到在接下来的电镀步骤中的电源上时，用作输送电源的端子，它设置在布线电路板22的端边部分处，将使与电源的连接更容易，所以是较佳的。
接着，如图9(c)和10(c)所示，含有导电的且可由加热、溶剂和碱液方式剥离的材料的导电层35形成在第一保护层33的表面上，以盖住将要形成电源连接部分31和供电端子的位置33A，在该处电源连接部分31和位置33A之间形成连通以形成供电端子，而暴露沉积涂层形成部分24，还形成具有供电端子35a的导电层35。
用于形成这种导电层35的材料及其成形工艺也可以与图4至8所示实施例中的独立导体电路的电镀工艺中所用的相同。
由于导电层35在接下来的电镀工艺中用作一供电层，较佳地，为了使沉积涂层的厚度沉积均匀，层35形成为电源连接部分31和供电端子部分35a在尽可能宽的路线上导通，以便于供电和电流密度在布线电路板22表面中的均匀分布。
因为导电层35形成在第一保护层33表面上，保护层35难以直接接触布线电路板22的不形成导电电路或类似电路的绝缘部分，由于存在用于导电层35的导电填充物或类似物质，这样绝缘部分在被沾污时很少受到损坏。
接着，如图9(d)和10(d)所示的，形成含有电绝缘且由加热、溶剂或碱液方式剥离的材料的第二保护层37以盖住导电层35的整个表面，只是第一保护层33表面内的供电端子部分35a除外。用于形成此第二保护层37的材料和其形成工艺也可以与图4至8所示的独立导体电路的电镀工艺中的那些相同。
接着，当处于浸在电镀溶液中(未示)的状态下时，向导电层35的供电端子部分35a输送电源，沉积涂层27形成在独立导体电路图案21的沉积涂层形成部分24上，如图9(e)和11(a)所示。
由于此时，导电层35的整个表面除了供电端子部35a以外都由第二保护层37盖住，可防止电镀金属沉积在除了沉积涂层形成部分24之外的不必要部分上。在当第二保护层37没有形成在导电层35表面上时，或者当第二保护层37涂层有缺陷时，沉积涂层也形成在电镀时暴露的层35表面上，而形成一个部分，在该处沉积涂层形成部分24上不能获得所需的电流密度，形成在部分24上的沉积涂层27的厚度明显波动。
接着，将第二保护层37和导电层35剥离，从而可获得如图9(b)和11(b)所示的独立导体电路图案21或在绝缘部分难以受损且具有极佳的均匀厚度的沉积涂层27的独立导体电路图案21。
当第二保护层37和导电层35剥离，而只留下第一保护层33时，第一保护层33可以用作永久防护膜以防止焊料侵蚀。另一方面，当不需要这种永久防护膜时，可以采用一种可由加热、溶剂和碱液剥离的材料制成第一保护层33，这样第一保护层33也可以与第二保护层37和导电层35一起剥离。第一保护层33也可剥离的状态示出在图12和13中。
以下，将进一步详细地描述本发明涉及的独立导体电路电镀工艺的实验。
实验6：
首先，制备一其表面上具有独立导体电路图案21的陶瓷系列布线电路板22，其中铜涂镍，而镍涂金，并且铜制供电端子32与电路图案21分离，接着进行图4所示的步骤。此时，供电端子位于布线电路板的一端边上。
此时，如图4(b)所示的，独立导体电路图案21盖在除沉积涂层形成部分24(最小尺寸为150×150μm)和电源连接部分31之外的整个表面上，电绝缘的第一保护层33从涂覆的电路图案21扩展到形成于布线电路板22的供电端子32上。此第一保护层33由丝网印刷工艺形成图案而制成，并且一液态树脂膏体作为焊接防护膜(永久防护膜)，对此图案在150℃下进行60分钟的加热处理。
接着，如图5(c)所示的，由碱液可剥离材料制成的导电层35通过图案印刷制成在第一保护层33上，即通过含银粉的导电膏体(由Kabushiki KaishaAsahi Kagaku Kenkyusho制造的商品名“银膏体LS-520”)作为导电填充物以及构成碱液可剥离的硬化基材的酚醛树脂作为树脂、80℃下进行30分钟加热处理的丝网印刷工艺制成。此导电层35形成在第一保护层33和供电端子32的表面上，以盖住独立导体电路图案21和在电源连接部分31和供电端子32之间导通，同时使沉积涂层形成部分24暴露。
然后，如图4(d)所示的，形成由碱液可剥离材料制成的第二保护层37以盖住在第一保护层33和电源连接部分31上的导电层35部分的整个表面，而暴露沉积涂层形成部分24。
在形成此第二保护层37时，其图案通过丝网印刷工艺印制而成，即采用含有形成可由碱液剥离和电绝缘的硬化基材的酚醛树脂的电绝缘膏体(由K.K.Asahi Kagaku Kenkyusho制造的商品名为“抗电镀防护剂MR300CNo6”)印制成，此图案在80℃下进行30分钟的加热处理。
接着，在图4(e)所示的独立导体电路图案21中的沉积涂层形成部分24处电镀锡，即将整块板浸在锡电镀溶液中，然后将电源输送到端子32上，而形成含锡的沉积涂层27。此时，在可获得沉积涂层厚度为5μm的适当条件下进行电镀。
然后，将所获得的板浸在苛性钠溶液(4％)中，通过一超声清洗系统对所浸的板施加超声波来剥离第二保护层37和导电层35，这样可获得如图4(f)所示的对独立导体电路图案21进行沉积涂覆的布线电路板22。
实验7：
首先，制备一其表面上具有独立导体电路图案21的陶瓷系列布线电路板22，其中铜涂镍，而镍涂金，接着进行图9所示的步骤。
此时，如图9(b)所示的，电绝缘的第一保护层33形成在布线电路板22上，以盖住除沉积涂层形成部分24(最小尺寸为150×150μm)和电源连接部分31之外的整个独立导体电路图案21表面上，并且从涂覆的电路图案21扩展到形成有供电端子32的布线电路板22的位置33A上。
此时，用于形成供电端子的位置33A与独立导体电路图案21分离，并且位于布线电路板22的端边上。而且，第一保护层33由丝网印刷工艺形成图案而制成，并且一液态树脂膏作为焊接防护膜(永久防护膜)，对此图案在150℃下进行60分钟的加热处理。
然后，如图9(c)所示的，由碱液可剥离材料制成并具有供电端子部分35a的导电层35通过与实验6所采用的相同电绝缘膏体和相同方式制成在第一保护层33上。此导电层35形成在第一保护层33上以盖住电源连接部分31和用于形成供电端子的位置33A，并且在连接部分31和端子形成部位33A之间导通，同时使沉积涂层形成部分24暴露。
接着，如图9(d)所示的，以与实验6所述的相同电绝缘膏体和相同方式形成由碱液可剥离材料制成的第二保护层37以盖住除供电端子部分35a之外的导电层35的整个表面，而暴露沉积涂层形成部分24。
将所获得的板浸在如实验6中所采用的相同电镀锡溶液之后，将电源输送到导电层35的供电端子部分35a上而在独立导体电路图案21中的沉积涂层形成部分24上进行电镀锡，而形成沉积涂层形成部分24。此时，在可获得沉积涂层厚度为5μm的适当条件下进行电镀。
然后，通过一超声清洗系统对浸在苛性钠溶液(4％)中的板施加超声波来剥离第二保护层37和导电层35，这样可获得如图9(f)所示的对独立导体电路图案21进行沉积涂覆的布线电路板22。
实验8：
以与实验7相同的方式进行实验，只是与用于形成导电层35的导电膏体有关的加热处理状态为50℃下进行30分钟，可获得其中对独立导体电路图案21进行电镀的布线电路板22。
实验9：
以与实验7相同的方式进行实验，只是与用于形成导电层35的导电膏体有关的加热处理状态为150℃下进行30分钟，可获得其中对独立导体电路图案21进行电镀的布线电路板22。
实验10：
以与实验7相同的方式进行实验，只是与用于形成导电层35的导电膏体有关的热处理状态为170℃下进行30分钟，可获得其中对独立导体电路图案21进行电镀的布线电路板22。
实验11：
以与实验7相同的方式进行实验，只是独立导体电路图案21上的沉积涂层形成部分24的最小尺寸为50×50μm，感光干燥薄膜(抗电镀防护膜)用作形成第一保护层33的材料，以照相印刷方式制成第一保护层33，可获得其中对独立导体电路图案21进行电镀的布线电路板22。
实验12：
以与实验7相同的方式进行实验，只是独立导体电路图案21上的沉积涂层形成部分24的最小尺寸为50×50μm，构成用碱液可剥离的基材的感光干燥薄膜(抗电镀防护膜)用作形成第一保护层33的材料，以照相印刷方式制成第一保护层33，并同时可以第二保护层37和导电层35一起剥离，可获得其中对独立导体电路图案21进行电镀的布线电路板22。
实验13：
以与实验7相同的方式进行实验，只是第二保护层37可采用构成硬化基材的、由加热可剥离的一种导电膏体制成(由K.K.Asahi Kagaku Kenkyusho制造、商品名为“带掩模#503B-SH；硬化参数为：120℃，硬化时间15分钟；剥离参数：剥离温度180℃，处理时间15分钟)，即通过丝网印刷印刷图案，在120℃对此图案加热处理15分钟；通过一加热可剥离导电膏体与银粉的混合物作为其构成材料、通过丝网印刷印制其图案、在120℃下对图案进行15分钟的加热处理可制成导电层35；在180℃下进行15分钟加热处理可剥离第二保护层37和导电层35；可获得其独立导体电路图案21进行电镀的布线电路板22。
对由各实验所获得的布线电路板22进行独立导体电路图案21和绝缘部分外观和沉积涂层厚度的评价。对于独立导体电路图案的外观，通过肉眼观察独立导体电路图案21是否被侧边侵蚀而损伤进行评价，未受损的由G标出。
对于绝缘部分的外观，通过肉眼观察所进行的评价可得知绝缘部分是否由于导电层35中所含的导电填充物沾污而受损，并且留在布线电路板22表面未形成独立导体电路图案21或类似图案的绝缘部分表面上，还可得知绝缘部分是否受到导电层35的损坏而与第一保护层33一起未被剥离而留在绝缘部分上，未受损的由G标出，而局部受损的由N标出。
对于沉积涂层的厚度，通过观察截面，在10个位置处对在独立导体电路图案21表面上形成的含锡沉积涂层的厚度进行测量，可获得其平均值、最大值、最小值和最大值与最小值之间的差值(R)，这些结果示出在下表中。
虽然与图1至3的实施例相比，图4至13的前述实施例所有性能并不总是最佳的，但可以认为大体上改善了图1至3的实施例的性能。
                             表实验              6       7       8       9       10      11      12      13导电膏体          碱剥离  7       8       9       10      11      12      加热剥离绝缘膏体          碱剥离  7       8       9       10      11      12      加热剥离导电膏体的        80℃    80℃    50℃    150℃   170℃   80℃    80℃    80℃加热参数          30分钟  30分钟  30分钟  30分钟  30分钟  30分钟  30分钟  30分钟独立导体          G       G       G       G       G       G       G       G电路的外观绝缘部分          G       G       G       G       G       G       G       G的外观沉积涂层  平均值  5.06    5.05    5.01    5.05    5.07    4.98    5.05    5.07的厚度    最大值  5.12    5.11    5.10    5.12    5.13    5.02    5.15    5.13(μm)同   最小值  4.98    4.98    4.88    4.98    4.99    4.87    4.99    4.99
      差值    0.14    0.13    0.22    0.14    0.14    0.15    0.16    0.14
      结论    G       G       G       G       G       G       G       G
而且，根据本发明的另一特征，可提供一种在独立导体电路图案上进行电镀的工艺，它通过在形成于布线电路板上的独立导体电路上的所需部分进行电镀可形成一不仅厚度均匀而且沉积特性极佳的沉积涂层，而不会对形成于布线电路板表面的独立导体电路或对没有独立导体电路的绝缘部分产生任何损害。
参照图14和15，在此实施例中，也采用了在表面上设置布线电路板22的结构，并且独立导体电路图案21和供电端子32与图案21分离，并且基本上与前述实施例相同。
另一方面，在此实施例中，电绝缘的第一保护层33与一突出部分33a一起形成在布线电路板22上，该突起部分形成于沉积涂层形成部分24和电源连接部31之间，在接下来的步骤中，在形成与第一保护层33接触的部位形成导电层35或第二保护层37。
此处，在后续步骤中，用于形成导电层35或形成第二保护层37的导电膏体或类似材料向沉积涂层形成部分24膨胀时，突起部33a起到防止沉积涂层形成部分24被导电膏体或类似材料填入的作用。根据导电性、第二保护层形成的厚度、或突起部33a等之间的距离可适当调节其突起量。
对于突起部33a的形状，在此处示出的实施例中，其形状为沉积涂层形成部24和电源连接部31之间平面呈波浪形，但是对其没有特殊限制，只要其形状可有效地防止沉积涂层形成部分24被导电膏体或类似材料填入。靠近沉积涂层形成部分24形成的突起部33a可以可靠地防止膏体填入突起24而是较佳的。
对于形成突起部33a的工艺，一般地采用突起部33a在多个步骤中形成，这样在将要形成第一保护层的所有部位上第一保护层33厚度相同，其后，仅向形成突起部33a的部分输送树脂膏体或类似材料，但也可以一次制成突起部。
现在，如图14至16所示，以基本上与图4至6所述实施例中相同的方式形成沉积涂层。
由于此时突起部33a形成在沉积涂层形成部分24和电源连接部32之间，从而可有效地防止输送到涂层连接部分31上的导电膏体或类似材料膨胀到沉积涂层形成部分24上的危险发生。
沉积涂层27可以可靠地形成在其形成部位24上，并且能够有效地形成沉积性能极佳的沉积涂层27。
另一方面，如图17和18所示的，在第二保护层37和导电层35都剥离而只留下第一保护层33时，第一保护层33起到如焊接防护膜的永久防护膜的作用，而当不需要永久防护膜时，可选用任何一种加热、溶剂和碱液剥离的材料来制成第一保护层33，这样第一保护层33与可以与第二保护层37和导电层35一起剥离。
而且，图19至21所示为进行电镀所产生的沉积性能极佳的本发明另一实施例，其中与图14至18所述实施例相反，采用一种工艺，即采用具有仅在始初阶段形成的独立导体电路图案21的布线电路板22。此时，较佳地，突起部33a靠近沉积涂层形成部24并且在图示实施例中平面视图是环形的，而形状可以是获得所需目的的任一种形状，而没有特殊限制。
如图22和23所示的，也可采用一种结构，其中与图7和8类似的第一保护层33可以和第二保护层37和导电层35一起剥离。
图14至18的前述结构以及图19至23所述结构都与图4至8和图9至13相同，与图4至8和图9至13中相同的构成部件在图14至18和图19至23中以相同的标号示出，并且可实现相同的功能和效果。
在图24所示的再一个实施例中，设置成表面上具有独立导体电路图案21以及与电路图案21分离的供电端子32的布线电路板22还具有形成在电路图案21和端子32之间的突起33b而在顶面上有一凹槽，从而通过此突起33b可实现与图14至18的突起部33a相同的功能。
在图25所述的又一个实施例中，在仅带有独立导体电路图案21的布线电路板22上，顶面具有凹槽的突起33形成为其平面视图是环形的，从而，可实现与图19至23的突起部33a相同的功能。
图24和25的前述结构中的其它方面都与图4至8、14至18、图9至13以及图19至23所示的相同，在图24和25中与前述实施例相同的构成部件都以前述实施例相同的标号示出。

Claims (18)

1.一种在独立导体电路图案上进行电镀的工艺，其中通过在布线电路板的一独立导体电路图案上进行电镀可形成一沉积涂层，其特征在于，包括以下步骤：在布线电路板上由导电且可由加热、溶剂和碱液方式剥离的材料构成导电层，以便至少与独立导体电路图案上将要形成沉积涂层的部位接触；至少在将要形成沉积涂层且将叠加在导电层上的部位之外的部位上形成一可剥离的保护层；通过导电层起到供电层的作用而进行的电镀在未盖有保护层的部位上形成金属沉积涂层；将导电层剥离，将保护层留在布线电路板上。
2.如权利要求1所述的工艺，其特征在于，所形成的保护层是感光的，在将要形成沉积涂层的部位上的感光保护层通过曝光和显影而去除。
3.如权利要求1所述的工艺，其特征在于，导电层是一种感光材料。
4.如权利要求1所述的工艺，其特征在于，导电层含有导电填充物。
5.如权利要求4所述的工艺，其特征在于，导电填充物至少是从碳、铜和银的一组材料中选出的。
6.一种对形成于布线电路板上的独立导体电路图案进行电镀以形成一沉积涂层的工艺，其特征在于，包括以下步骤：
(a)在布线电路板上形成一电绝缘第一保护层以盖住除沉积涂层形成部位和电源连接部位之外的整个独立导体电路图案表面，并且到达将要输送电源的一部分板面；
(b)在第一保护层和将要输送电源的部分的表面上形成一由导电且可由加热、溶剂和碱液方式剥离的材料制成的导电层，以盖住电源连接部位和将要输送电源部位，且在电源连接部位和将要输送电源的部分之间导通，而暴露沉积涂层形成部分；
(c)形成一由导电且可由加热、溶剂和碱液剥离的材料制成的第二保护层，以盖住形成在第一保护层上的导电层部分及电源连接部位的整个表面，而只暴露沉积涂层形成部位；
(d)通过向将要输送电源的部分输送电源进行电镀而在独立导体电路图案上的沉积涂层形成部位形成一沉积涂层；以及
(e)将第二保护层和导电层剥离。
7.如权利要求6所述的工艺，其特征在于，步骤(a)包括一通过将电绝缘的第一保护层与独立导体电路图案分离而先形成供电端子的步骤，步骤(b)包括对电源连接部位和先形成的供电端子进行一可剥离材料的涂覆，且在其间导通。
8.如权利要求6所述的工艺，其特征在于，感光材料用作形成第一保护层的材料。
9.如权利要求6所述的工艺，其特征在于，构成可以由加热、溶剂和碱液剥离的基材的材料可以是用于形成第一保护层的材料。
10.如权利要求6所述的工艺，其特征在于，在步骤(b)，通过将一导电填充物与树脂混合所制备的一导电膏体施涂并且硬化所施涂的膏体而制成导电层。
11.如权利要求10所述的工艺，其特征在于，构成可由碱液剥离的硬化基材的酚醛树脂用作导电膏体中含有的树脂。
12.如权利要求10所述的工艺，其特征在于，从含碳粉、铜粉和银粉中选出的至少一种材料用作导电膏体中所含的导电填充物。
13.如权利要求6所述的工艺，其特征在于，在步骤(c)中，通过施涂一种含有树脂的电绝缘膏体且硬化所施涂的膏体而制成第二保护层。
14.如权利要求13所述的工艺，其特征在于，构成可由碱液剥离的硬化基材的酚醛树脂可用作导电膏体中所含的树脂。
15.如权利要求6所述的工艺，其特征在于，步骤(a)包括在形成第一保护层的同时，在沉积涂层形成部分和电源连接部之间形成一突起部。
16.如权利要求15所述的工艺，其特征在于，步骤(a)包括形成一突起部的步骤以包围所述沉积涂层形成部分。
17.如权利要求6所述的工艺，其特征在于，步骤(a)包括在形成第一保护层的同时，在沉积涂层形成部分和电源连接部位之间形成一凹槽。
18.如权利要求17所述的工艺，其特征在于，步骤(a)包括形成一凹槽以包围沉积涂层形成部分。
CN97191063A 1996-08-09 1997-08-07 独立导体电路电镀的方法 Expired - Fee Related CN1104832C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP21170196A JP3405640B2 (ja) 1996-08-09 1996-08-09 独立回路へのメッキ方法
JP211701/1996 1996-08-09
JP211701/96 1996-08-09
JP27910996 1996-10-22
JP279109/96 1996-10-22
JP279109/1996 1996-10-22

Publications (2)

Publication Number Publication Date
CN1198873A true CN1198873A (zh) 1998-11-11
CN1104832C CN1104832C (zh) 2003-04-02

Family

ID=26518792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97191063A Expired - Fee Related CN1104832C (zh) 1996-08-09 1997-08-07 独立导体电路电镀的方法

Country Status (5)

Country Link
US (1) US6132588A (zh)
CN (1) CN1104832C (zh)
GB (1) GB2321908B (zh)
TW (1) TW333739B (zh)
WO (1) WO1998007302A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1739323B (zh) * 2003-01-20 2012-01-25 株式会社藤仓 多层布线板及其制造方法
CN105359069A (zh) * 2013-07-03 2016-02-24 阿莫善斯有限公司 用于触屏板的触摸感应器、其制造方法及由其构成的触屏板
CN108174521A (zh) * 2017-12-26 2018-06-15 上海安费诺永亿通讯电子有限公司 一种用于天线和传输线的电子线路板制作工艺
CN111356296A (zh) * 2020-02-19 2020-06-30 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 电路板精密线路的制备方法、电路板精密线路及电路板
CN112997285A (zh) * 2019-06-19 2021-06-18 住友电工光电子器件创新株式会社 制造电子设备的方法
CN114390783A (zh) * 2020-10-20 2022-04-22 深南电路股份有限公司 线路板的制作方法及线路板

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479887B1 (en) * 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
US6428641B1 (en) 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
US6885868B1 (en) 1999-09-30 2005-04-26 Nortel Networks Limited Fair packet scheduler and scheduling method for packet data radio
US20040007386A1 (en) * 2002-07-11 2004-01-15 S & S Technology Corporation Structure of printed circuit board (PCB)
EP1381260A1 (en) * 2002-07-11 2004-01-14 Ultratera Corporation Method of plating connecting layers on a conductor pattern of a printed circuit board (PCB)
KR20040024381A (ko) * 2002-09-14 2004-03-20 엘지전자 주식회사 인쇄회로기판의 도금방법
DE10329143B4 (de) * 2003-06-27 2005-09-01 Infineon Technologies Ag Elektronisches Modul und Verfahren zur Herstellung desselben
JP4168984B2 (ja) * 2004-06-28 2008-10-22 セイコーエプソン株式会社 配線基板の形成方法
KR100992187B1 (ko) * 2008-08-28 2010-11-04 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
WO2018047551A1 (ja) * 2016-09-09 2018-03-15 富士電機株式会社 半導体装置製造方法及び半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4833553B1 (zh) * 1968-08-22 1973-10-15
JPS59143149A (ja) * 1983-02-07 1984-08-16 Nippon Telegr & Teleph Corp <Ntt> 感光性導電ペ−スト
JPS60187090A (ja) * 1984-03-07 1985-09-24 株式会社日立製作所 セラミツク基板への部分厚付け金被覆方法
JPS6163088A (ja) * 1984-09-03 1986-04-01 松下電器産業株式会社 スル−ホ−ル配線板の製造方法
US4666818A (en) * 1985-06-10 1987-05-19 The Foxboro Company Method of patterning resist for printed wiring board
JPS62226688A (ja) * 1986-03-27 1987-10-05 神東塗料株式会社 ブリツジ用導電性ペ−スト組成物
JPS62253795A (ja) * 1986-04-25 1987-11-05 Hitachi Ltd 基板上に設けた導体部にめつき層を形成する方法
JPS62296595A (ja) * 1986-06-17 1987-12-23 松下電器産業株式会社 印刷配線回路板の選択めつき方法
US4897338A (en) * 1987-08-03 1990-01-30 Allied-Signal Inc. Method for the manufacture of multilayer printed circuit boards
US4921777A (en) * 1987-08-03 1990-05-01 Allied-Signal Inc. Method for manufacture of multilayer printed circuit boards
US4988412A (en) * 1988-12-27 1991-01-29 General Electric Company Selective electrolytic desposition on conductive and non-conductive substrates
US5106461A (en) * 1989-04-04 1992-04-21 Massachusetts Institute Of Technology High-density, multi-level interconnects, flex circuits, and tape for tab
US5183552A (en) * 1989-09-14 1993-02-02 Schering Aktiengesellschaft Process for metallization of a nonconductor surface, especially on a circuit board having preexisting copper surfaces
US5252195A (en) * 1990-08-20 1993-10-12 Mitsubishi Rayon Company Ltd. Process for producing a printed wiring board
US5137618A (en) * 1991-06-07 1992-08-11 Foster Miller, Inc. Methods for manufacture of multilayer circuit boards
US5209817A (en) * 1991-08-22 1993-05-11 International Business Machines Corporation Selective plating method for forming integral via and wiring layers
JPH0575273A (ja) * 1991-09-18 1993-03-26 Toshiba Corp 回路基板
JP2680234B2 (ja) * 1992-11-12 1997-11-19 株式会社日立製作所 配線パターン形成方法
US5725807A (en) * 1993-05-17 1998-03-10 Electrochemicals Inc. Carbon containing composition for electroplating
JPH0756336A (ja) * 1993-06-07 1995-03-03 Ajinomoto Co Inc 樹脂組成物
JPH077264A (ja) * 1993-06-15 1995-01-10 Nec Toyama Ltd 印刷配線板の製造方法
US5863405A (en) * 1994-05-18 1999-01-26 Polyplastics Co., Ltd. Process for forming conductive circuit on the surface of molded article
JPH08330710A (ja) * 1995-06-05 1996-12-13 Nippon Paint Co Ltd プリント配線板電極部の金属めっき加工方法
EP0762813A1 (en) * 1995-08-25 1997-03-12 Macdermid Incorporated Method for the manufacture of printed circuit boards

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1739323B (zh) * 2003-01-20 2012-01-25 株式会社藤仓 多层布线板及其制造方法
CN105359069A (zh) * 2013-07-03 2016-02-24 阿莫善斯有限公司 用于触屏板的触摸感应器、其制造方法及由其构成的触屏板
CN108174521A (zh) * 2017-12-26 2018-06-15 上海安费诺永亿通讯电子有限公司 一种用于天线和传输线的电子线路板制作工艺
CN112997285A (zh) * 2019-06-19 2021-06-18 住友电工光电子器件创新株式会社 制造电子设备的方法
CN111356296A (zh) * 2020-02-19 2020-06-30 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 电路板精密线路的制备方法、电路板精密线路及电路板
CN114390783A (zh) * 2020-10-20 2022-04-22 深南电路股份有限公司 线路板的制作方法及线路板

Also Published As

Publication number Publication date
CN1104832C (zh) 2003-04-02
WO1998007302A1 (fr) 1998-02-19
TW333739B (en) 1998-06-11
GB2321908A (en) 1998-08-12
US6132588A (en) 2000-10-17
GB2321908B (en) 2000-08-30
GB9807238D0 (en) 1998-06-03

Similar Documents

Publication Publication Date Title
CN1104832C (zh) 独立导体电路电镀的方法
CN1182766C (zh) 经表面加工的电沉积铜箔及其制造方法和用途
CN1220250C (zh) 半导体器件的制造方法
CN1176567C (zh) 制造多层布线板的方法
CN1192694C (zh) 多层印刷布线板
CN1187806C (zh) 电路装置的制造方法
CN1842254A (zh) 双面布线印制电路板的制造方法、双面布线印制电路板及其基础原板
CN1601611A (zh) 带电路的悬浮支架基板及其制造方法
CN1575091A (zh) 布线电路板
CN1647262A (zh) 脱模层转移用薄膜及层合薄膜
CN1941339A (zh) 嵌入有半导体ic的基板及其制造方法
CN1297224A (zh) 带电路的悬挂板
CN1630454A (zh) 印刷线路板及半导体装置
CN1638073A (zh) 形成倒装芯片的凸块焊盘的方法及其结构
CN1694603A (zh) 印制电路板的电解镀金方法
CN1342035A (zh) 电路装置及其制造方法
CN1333562A (zh) 半导体模块及其制造方法
CN1667802A (zh) 电镀方法
JPH1098268A (ja) 柱状導体のめっき方法及びそれにより得られる多層プリント配線板
CN1520599A (zh) 薄膜电容器和电子电路部件
CN1946265A (zh) 制作布线电路板的工艺
CN1578597A (zh) 布线基板、布线基板的制造装置和布线基板的制造方法
CN1620224A (zh) 安装电子元件的印刷线路板、其制作方法和半导体设备
CN1809270A (zh) 电子元件安装用的薄膜载体带及柔性基板
CN1781348A (zh) 印刷电路板,制造方法及电路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee