CN1198653A - 化学蚀刻形成盲孔的多层电路板制法 - Google Patents

化学蚀刻形成盲孔的多层电路板制法 Download PDF

Info

Publication number
CN1198653A
CN1198653A CN 97111121 CN97111121A CN1198653A CN 1198653 A CN1198653 A CN 1198653A CN 97111121 CN97111121 CN 97111121 CN 97111121 A CN97111121 A CN 97111121A CN 1198653 A CN1198653 A CN 1198653A
Authority
CN
China
Prior art keywords
circuit board
copper foil
blind hole
chemical etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 97111121
Other languages
English (en)
Inventor
林定皓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUATONG COMPUTER CO Ltd
Original Assignee
HUATONG COMPUTER CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUATONG COMPUTER CO Ltd filed Critical HUATONG COMPUTER CO Ltd
Priority to CN 97111121 priority Critical patent/CN1198653A/zh
Publication of CN1198653A publication Critical patent/CN1198653A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种化学蚀刻形成盲孔的多层电路板制法其在在两上、下相邻的铜箔线路之间经覆盖干膜、蚀刻去除对应位在开口的铜层后,再通过蚀刻步骤仅将对应于开口下方的绝缘膜去除,而形成一可使下层铜箔线路外露的盲孔,其后仅需进行电镀步骤即可使该下层铜箔得以垂直连通至上层铜箔位置,构成一种无需通过贯通孔连通而可使线路达到更高密度的多层电路板制法。

Description

化学蚀刻形成盲孔的多层电路板制法
本发明涉及一种化学蚀刻形成盲孔的多层电路板制法,主要为一种可使上、下层铜箔通过垂直盲孔而相互连通的多层电路板制法,而其形成盲孔更是通过化学蚀刻方式形成的。
在现今电路板朝着高密度发展的趋势下,多层式电路板的架构即属最普遍采用的型态,亦即如图2所示,由上、下依序叠合的多数绝缘层90~94以及位于其间的内层铜箔98所构成。由于其各层材料均为以压合方式结合,各层铜箔之间呈不相通的状态,故而为使各层线路的局部或特定部位连通时,则需通过钻孔来形成上、下贯通的贯通孔95。然后再经过对通孔电镀的步骤,令各贯通孔95的内壁面及电路板的外表面形成适当厚度的电镀层97,在此图面右及左侧的贯通孔95即可分别令外层铜箔分别经位于绝缘层92、91位置的预置的搭接铜箔96而连通至内层线路上。亦即,各层线路欲相互连通至表层位置时,均需通过横向方式延伸至贯通孔95位置,再通过贯通孔向上或向下延伸至其他层或表层位置,然后,才由该其它层或表层横向延伸至所需的位置,而其线路的连接路径基本呈匚字形。
由上述现有多层电路板的各层线路间的连接方式观之,即导致各层间的连通线路必须如前述呈→匚→形连接,不仅线路布局尤为复杂,而且各层之间的连接需由相当占用空间的贯通孔完成,且随着各层线路间的连接线路增加,贯通孔数量亦呈正比关系地增加,导致电路板表面大部份区域均遭贯通孔占用,使得电路板可用区域大幅缩小,无法符合更高线路密度的要求。此外,过多的贯通孔连通导线,亦有着接点数量过多与易造成断线或接触不良的稳定性缺陷。而各层材料亦为相互叠合的设计下,各层之间对准的精确度若有偏差时,更导致各贯通孔无法对正而衍生短路或断路现象。此对于电路板品质及稳定性当有着决定性的影响,故缘于前述各种因素,传统多层电路板的设计确有稳定性不足与无法朝更高密度发展的限制,实应寻求其它解决方案。
亦即,本发明的主要目的在于提供一种化学蚀刻形成盲孔的多层电路板制法,其所形成的一种非属叠合型式的多层电路板,无传统电路板相互叠合所衍生的问题,且相邻的各层线路之间可通过化学蚀刻形成盲孔与电镀方式而直接形成向上连接的线路,形成一种无需通过贯穿的贯通孔便相互连接的方式,如此,可大幅缩减贯通孔数量并令电路板可朝更高密度发展。
本发明的技术方案在于提供一种化学蚀刻形成盲孔的多层电路板制法,其特征在于:它包括:
在硬板上形成内层铜箔线路的步骤,
覆盖绝缘膜与压合铜箔的步骤,
覆盖干膜及由干膜所形成的开口位置对前述铜箔进行蚀刻,而使绝缘膜局部位置呈外露的步骤,
通过该铜箔为遮罩,对前述开口内部的绝缘膜进行化学蚀刻,据以使开口内部的绝缘膜去除,形成可令内层铜箔线路外露的盲孔的步骤,
施以电镀,以形成附着于外表面以及各盲孔位置的电镀层的步骤,
对电镀层定义形成外层铜箔线路的步骤,
视所需的电路板层次,而重覆前述各步骤,直到形成所需的多层电路板。
本发明与已有技术相比优点和积极效果非常明显。由以上的技术方案可知本发明具有如下的各项优点:
(1)电路布局可达到更高密度:上、下相邻的铜箔线路可直接以未贯通的盲孔直接连通,无需使用额外的贯通孔连接,具有提高线路布局密度的优点。
(2)具有简化各层之间的线路复杂度的优点。
(3)具有缩短各层搭接线路的长度,具有降低导线阻抗与提升电器性能的优点。
(4)可降低因各层对准偏差所衍生的不当短路问题:由于各层线路之间以垂直盲孔直接连通,可大幅缩减贯通孔的数量,故由贯通孔衍生的问题即相形降低,达到令电路板更趋稳定的优点。
以下结合附图进一步说明本发明的具体结构特征及目的。
附图简要说明:
图1A~I是本发明的制法剖面示意图。
图2是传统多层电路板的剖面示意图。
本发明的多层电路板制法,如图1A~I的剖面图所示,首先是在图1A中,为一内层电路形成的步骤,此步骤是在一硬板10顶底面分别经压合铜箔与经干膜步骤或经电镀形成内层铜箔线路11。然后在图1B中,为在上、下表面依序覆盖绝缘膜12(可为聚醯胺树脂(POLYMIDE))与再行压合一铜箔13。在图1C的步骤中,为在该压合的铜箔13外表面再经一覆盖干膜14的曝光/显影步骤后,然后对干膜14的缺口位置下方的铜箔13进行蚀刻,而形成蚀刻开口15。此时,即令绝缘膜12呈外露状态,之后,如图1D所示,经去除覆盖在表面的干膜14后,则进行如图1E所示,藉助铜箔13做为阻挡物,以高选择比的化学蚀刻材料,对前述开口15下方的绝缘膜12进行蚀刻,而仅去除相应的绝缘膜12材料,而于触及内层铜箔线路11时即停止,故而呈现如图所示直通至内层铜箔线路11表面的盲孔16。然后,为依序进行如图1F的对必须焊接传统元件接脚的位置进行钻孔而形成贯通孔20的步骤、图1G的对各贯通孔及外表面行电镀以形成电镀层30的步骤、图1H的通过干膜31曝光/显影而使电镀层转变为外层铜箔线路的步骤以及图1I覆盖绿漆40的步骤,此即完成一四层电路板的制造,而欲形成更多层型式时,仅需重复前述步骤即可。
而在前述多层电路板的制造方法中,在图1E经化学蚀刻形成盲孔16、并在后续如图1G的电镀步骤后,即令该内层铜箔线路11垂直向上连通至外层铜箔线路,构成一种可使相邻两层线路达到最直接且最短线路的连接型态,无需通过外围的贯通孔20进行转接,此方式,对于内、外层线路之间的连接线路复杂的场合,传统方式仅能通过形成相应数量的贯通孔始能完成,而本案仅需形成上、下未贯通的盲孔即可,其最明显的优点在于:电路板上、下位置的盲孔为互不相通,因此上、下位置的盲孔可设在同一垂直线上仍不致造成相互的影响。此举,即无传统形成贯通孔时对局部空间占用过度的缺点。同理,于运用在更多层的线路上时,更有大幅节省贯通孔使用量与缩小空间的优点,即有助于电路板线路的高密度化。再者,由于各层线路之间以最直接且最短路径连接,亦有缩短线路长度、简化线路布局复杂度,使得电路板的线路更趋稳定的优点。

Claims (5)

1.一种化学蚀刻形成盲孔的多层电路板制法,其特征在于:它包括:
在硬板上形成内层铜箔线路的步骤,
覆盖绝缘膜与压合铜箔的步骤,
覆盖干膜及由干膜所形成的开口位置对前述铜箔进行蚀刻,而使绝缘膜局部位置呈外露的步骤,
通过该铜箔为遮罩,对前述开口内部的绝缘膜进行化学蚀刻,据以使开口内部的绝缘膜去除,形成可令内层铜箔线路外露的盲孔的步骤,
施以电镀,以形成附着于外表面以及各盲孔位置的电镀层的步骤,
对电镀层定义形成外层铜箔线路的步骤,
视所需的电路板层次,而重覆前述各步骤,直到形成所需的多层电路板。
2.根据权利要求1所述的化学蚀刻形成盲孔的多层电路板制法,其特征在于:其中该绝缘膜材料为聚醯胺树脂。
3.根据权利要求1所述的化学蚀刻形成盲孔的多层电路板制法,其特征在于:其中该进行电镀形成电镀层的步骤之前,可包括一钻孔形成可供插入传统元件接脚的贯通孔的步骤。
4.根据权利要求1所述的化学蚀刻形成盲孔的多层电路板制法,其特征在于:其中该形成外层铜箔线路之后,还包括一覆盖绿漆,以保护外层线路的步骤。
5.根据权利要求1或2所述的化学蚀刻形成盲孔的多层电路板制法,其特征在于:其中在进行绝缘膜蚀刻的步骤之前,还包括一去除干膜的步骤。
CN 97111121 1997-05-06 1997-05-06 化学蚀刻形成盲孔的多层电路板制法 Pending CN1198653A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 97111121 CN1198653A (zh) 1997-05-06 1997-05-06 化学蚀刻形成盲孔的多层电路板制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 97111121 CN1198653A (zh) 1997-05-06 1997-05-06 化学蚀刻形成盲孔的多层电路板制法

Publications (1)

Publication Number Publication Date
CN1198653A true CN1198653A (zh) 1998-11-11

Family

ID=5171667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 97111121 Pending CN1198653A (zh) 1997-05-06 1997-05-06 化学蚀刻形成盲孔的多层电路板制法

Country Status (1)

Country Link
CN (1) CN1198653A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100379255C (zh) * 2004-03-30 2008-04-02 东芝解决方案株式会社 图像处理装置及图像处理方法
WO2011060605A1 (zh) * 2009-11-17 2011-05-26 Wang Dingfeng 将元件脚同时焊接在顶层线路和底层线路上的双面电路板及其互连导通方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100379255C (zh) * 2004-03-30 2008-04-02 东芝解决方案株式会社 图像处理装置及图像处理方法
WO2011060605A1 (zh) * 2009-11-17 2011-05-26 Wang Dingfeng 将元件脚同时焊接在顶层线路和底层线路上的双面电路板及其互连导通方法

Similar Documents

Publication Publication Date Title
US7348677B2 (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
CN101436547B (zh) 高散热性封装基板的制作方法
CN101286454B (zh) 印制电路板的制作方法
US7240430B2 (en) Manufacturing methods for printed circuit boards
CN101060757B (zh) 用于形成无残余印刷电路板的工艺及其形成的印刷电路板
DE102005031165A1 (de) Leiterplatte mit dreidimensionalem, spiralförmigen, induktivem Bauelement und Verfahren zur Herstellung davon
US20050196898A1 (en) Process of plating through hole
CN106658958A (zh) 柔性电路板及其制作方法
US6730859B2 (en) Substrate for mounting electronic parts thereon and method of manufacturing same
CN1198653A (zh) 化学蚀刻形成盲孔的多层电路板制法
CN1198652A (zh) 喷沙形成盲孔的多层电路板制法
CN100589678C (zh) 一种挠性多层线路板的制造方法
CN107205311B (zh) 无焊垫多层电路板及其制作方法
CN103781293A (zh) Pcb的盲孔制作方法
CN2310438Y (zh) 带无孔圈导电盲孔的多层电路板
CN104519659B (zh) 一种电路板通层盲孔的制作方法及电路板
US20010004489A1 (en) Printed circuit boards with solid interconnect and method of producing the same
CN104519658B (zh) 一种电路板跳层盲孔的制作方法及电路板
TWI334761B (en) Circuit connecting process and structure thereof
CN113507791B (zh) 一种阶梯结构金手指的制作方法
DE19705003A1 (de) Bi- oder Multilayeranordnung
CN101685781B (zh) 封装基板的制作方法
CN100501952C (zh) 具有埋入被动元件的晶粒承载用封装基板及其制造方法
KR830001428B1 (ko) 중공적층 프린트 배선판의 제조방법
CN118158919A (zh) 一种印制线路板的过孔制造方法、印制线路板及其过孔

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication