CN118158919A - 一种印制线路板的过孔制造方法、印制线路板及其过孔 - Google Patents
一种印制线路板的过孔制造方法、印制线路板及其过孔 Download PDFInfo
- Publication number
- CN118158919A CN118158919A CN202410340196.2A CN202410340196A CN118158919A CN 118158919 A CN118158919 A CN 118158919A CN 202410340196 A CN202410340196 A CN 202410340196A CN 118158919 A CN118158919 A CN 118158919A
- Authority
- CN
- China
- Prior art keywords
- hole
- plating
- electroplating
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 238000009713 electroplating Methods 0.000 claims abstract description 152
- 238000007747 plating Methods 0.000 claims abstract description 122
- 239000000463 material Substances 0.000 claims abstract description 100
- 238000005553 drilling Methods 0.000 claims abstract description 78
- 239000011347 resin Substances 0.000 claims description 53
- 229920005989 resin Polymers 0.000 claims description 53
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 42
- 239000003153 chemical reaction reagent Substances 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 239000003365 glass fiber Substances 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 239000004033 plastic Substances 0.000 claims description 4
- 239000010453 quartz Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000013043 chemical agent Substances 0.000 claims description 2
- 238000000227 grinding Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 39
- 239000010410 layer Substances 0.000 description 59
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 230000009286 beneficial effect Effects 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Abstract
本发明公开了一种印制线路板的过孔制造方法、印制线路板及其过孔,应用于印制线路板设计领域。对印制线路板上的预设位置处钻孔后,确定除电镀区域之外的其余区域;然后在钻孔内侧的孔壁上除电镀区域之外的其余区域涂覆抗电镀材料。使用电镀材料在涂覆有抗电镀材料的钻孔内侧的孔壁上进行电镀,以使电镀区域覆盖上电镀层,最后对过孔内侧的孔壁进行电镀。可见,本发明提供了一种全新的过孔制造方法,用这种方法加工出来的过孔的电镀层不再是环形结构,而是一条线,这从根本上解决了过孔寄生电感和寄生电容的问题,同时,通过调整过孔里面电镀层的宽度,可以实现过孔阻抗的连续,不会出现阻抗跌落的情况,极大地改善高速信号的信号完整性。
Description
技术领域
本发明涉及印制线路板设计领域,特别是涉及一种印制线路板的过孔制造方法、印制线路板及其过孔。
背景技术
在换层过孔的高速板卡中,过孔是多层印制线路板的重要组成部分,过孔与一层印制线路板两面的走线分别连接,不同层的信号依靠过孔实现连通。一个过孔一般由两部分组成:一是中间的钻孔,二是钻孔周围的焊盘,在传统的印制线路板制造过程中,会先布局好走线以及焊盘,然后在焊盘上进行钻孔,再通过电镀工艺在孔壁上镀一层铜,再通过过孔的焊盘与走线相连,实现信号的连通。但这种方式制造出的过孔本身构造是一个立体的圆环结构,所以不可避免的会存在寄生电感和寄生电容,同时,过孔还会造成信号的反射,使得传输线的阻抗不连续。目前为了解决寄生电容可采用实心过孔,将过孔填实。
实心过孔虽然能解决寄生电容的问题,但对信号阻抗的影响极大,过孔处阻抗的跌落会更加严重,严重影响高速电路的信号的完整性。
由此可见,如何避免印制线路板过孔产生寄生电感、寄生电容以及不连续的阻抗,从而对信号造成的不利影响,是本领域技术人员亟待解决的问题。
发明内容
本发明的目的是提供一种印制线路板的过孔制造方法、印制线路板及其过孔,以解决传统方案中过孔产生寄生电感、寄生电容以及不连续的阻抗,从而导致信号完整性受影响的问题。
为解决上述技术问题,本发明提供一种印制线路板的过孔制造方法,包括:
确定印制线路板上过孔的位置并标记为预设位置;
对所述印制线路板上的所述预设位置处进行钻孔操作得到所需的钻孔;
确定所述钻孔内侧的孔壁上用于连通所述印制线路板两侧走线的电镀区域;
确定所述钻孔内侧的孔壁上除所述电镀区域之外的其余区域;
在所述钻孔内侧的孔壁上除所述电镀区域之外的其余区域涂覆抗电镀材料;
使用电镀材料在涂覆有所述抗电镀材料的所述钻孔内侧的孔壁上进行电镀,以使所述电镀区域覆盖上电镀层。
一方面,在所述使用电镀材料在涂覆有所述抗电镀材料的所述钻孔内侧的孔壁上进行电镀,以使所述电镀区域覆盖上电镀层之后,还包括:
向树脂塞孔设备中加入树脂;
将所述印制线路板置于所述树脂塞孔设备的指定位置处;
控制所述树脂塞孔设备对所述印制线路板进行抽真空操作,以对所述钻孔进行树脂塞孔处理而封闭所述钻孔;
若所述印制线路板表面存在多余的树脂,则对多余的树脂进行研磨。
另一方面,在所述使用电镀材料在涂覆有所述抗电镀材料的所述钻孔内侧的孔壁上进行电镀,以使所述电镀区域覆盖上电镀层之后,以及在对所述钻孔进行树脂塞孔处理之前,还包括:
根据所述抗电镀材料选取相对应的化学试剂;其中,所述抗电镀材料包括塑料或石英;所选择的所述化学试剂与电镀层材料、树脂、玻璃纤维不产生反应;
根据选取的所述化学试剂对所述钻孔内侧的孔壁上的所述抗电镀材料进行蚀刻。
另一方面,在所述确定印制线路板上过孔的位置并标记为预设位置之前,还包括:
在所述印制线路板上预先布局所述走线以及焊盘;其中,所述印制线路板上所述走线与所述焊盘相互连接;
确定印制线路板上过孔的位置并标记为预设位置,以及对所述印制线路板上的所述预设位置处进行钻孔操作得到所需的钻孔包括:
将所述焊盘的位置标记为所述预设位置,并在所述焊盘所在的位置处进行钻孔操作得到所需的钻孔;
在所述控制所述树脂塞孔设备对所述印制线路板进行抽真空操作,以对所述钻孔进行树脂塞孔处理而封闭所述钻孔之后,还包括:
确定出所述印制线路板上的指定区域;其中,所述指定区域具体为所述焊盘上除与所述印制线路板的所述走线重叠的区域之外的区域;
在所述印制线路板上除所述指定区域之外的区域覆盖干膜;其中,所述干膜与氢氧化钠溶液不产生化学反应;
采用氢氧化钠溶液对所述印制线路板上所述指定区域部分的焊盘进行蚀刻;其中,所述焊盘的材质与氢氧化钠溶液产生化学反应以被氢氧化钠溶液蚀刻。
另一方面,所述使用电镀材料在涂覆有所述抗电镀材料的所述钻孔内侧的孔壁上进行电镀,以使所述电镀区域覆盖上电镀层包括以下方式之一:
方式一:使用电镀材料在涂覆有所述抗电镀材料的所述钻孔内侧的孔壁上进行垂直电镀;
方式二:使用电镀材料在涂覆有所述抗电镀材料的所述钻孔内侧的孔壁上进行水平电镀;
方式三:使用电镀材料在涂覆有所述抗电镀材料的所述钻孔内侧的孔壁上进行脉冲电镀;其中,若所述印制线路板上通信信号的速率需求在预设值以上,则在所述钻孔内侧的孔壁上进行脉冲电镀。
另一方面,所述使用电镀材料在涂覆有所述抗电镀材料的所述钻孔内侧的孔壁上进行电镀,以使所述电镀区域覆盖上电镀层包括:
确定所述钻孔内侧的孔壁上所述电镀层的预设厚度;
根据所述电镀层的厚度设定电镀时间以及电流密度;
根据设定的所述电镀时间以及所述电流密度在所述钻孔内侧的孔壁上进行电镀,以使所述电镀区域覆盖上预设厚度的所述电镀层。
另一方面,所述确定所述钻孔内侧的孔壁上所述电镀层的预设厚度包括:
获取所述印制线路板上与所述钻孔对应的所述走线的厚度;
根据所述走线的厚度确定所述电镀层的预设厚度。
另一方面,所述印制线路板上钻孔的直径长度处于预设范围内;所述预设范围的最小值为6mil,所述预设范围的最大值为12mil。
为解决上述技术问题,本发明还提供一种印制线路板的过孔,过孔根据上述的印制线路板的过孔制造方法得到;
所述过孔的钻孔内侧的孔壁上的电镀区域覆盖有电镀层;所述电镀区域为所述钻孔内侧的孔壁上用于连通所述印制线路板两侧走线的区域。
为解决上述技术问题,本发明还提供一种印制线路板,包括上述的印制线路板的过孔。
本发明所提供的一种印制线路板的过孔制造方法,先确定印制线路板上过孔的位置并标记为预设位置,并对印制线路板上的预设位置处进行钻孔操作得到所需的钻孔。接着确定钻孔内侧的孔壁上用于连通印制线路板两侧走线的电镀区域;并确定钻孔内侧的孔壁上除电镀区域之外的其余区域;然后在钻孔内侧的孔壁上除电镀区域之外的其余区域涂覆抗电镀材料;能够防止后续的电镀环节在过孔孔壁除走线外的其余区域上镀上电镀层。最后使用电镀材料在涂覆有抗电镀材料的钻孔内侧的孔壁上进行电镀,以使电镀区域覆盖上电镀层。最后对过孔内侧的孔壁进行电镀。电镀完成后,在钻孔内侧的孔壁上用于连通印制线路板两侧走线的电镀区域会均匀的镀上一层电镀层。
本方案的有益效果是,提供了一种全新的过孔制造方法,用这种方法加工出来的过孔的电镀层不再是环形结构,而是一条线,这从根本上解决了过孔寄生电感和寄生电容的问题,同时,通过调整过孔里面电镀层的宽度,可以实现过孔阻抗的连续,不会出现阻抗跌落的情况,极大的改善高速信号的信号完整性。
此外,在电镀完成之后可以对钻孔进行树脂塞孔处理以完全封闭钻孔,避免孔壁直接裸露在空气中,能够避免与空气和水接触导致氧化。若印制线路板与孔内树脂之间隔一层抗电镀材料,长期使用后可能导致印制线路板使用出现问题,因此在树脂塞孔之前可先对抗电镀材料进行蚀刻。在实际工艺中,通常会先布局好走线以及焊盘,然后再在焊盘上进行钻孔,则为了进一步避免寄生电感、寄生电容以及阻抗的影响,增加信号的完整性;会在流程最后将焊盘上除通信必要的区域蚀刻掉,只留下与走线宽度一致的区域。这里提供电镀的三种具体方式,即垂直电镀、水平电镀以及脉冲电镀,可根据需求选取合适的电镀方式。例如,当对信号速率需求较大时,可采用脉冲电镀方式,得到的过孔孔铜厚度的均匀性更好,过孔阻抗一致性也更好,对信号完整性有很大提升。实际应用时可通过调节电镀时间以及电流密度对孔壁进行电镀,从而得到所需厚度的电镀层,进一步减小寄生电感、寄生电容以及阻抗的影响。具体可以根据走线的阻抗来确定电镀层的厚度,使电镀层厚度与走线的厚度一致,从而保证过孔阻抗的一致性。在具体实施中一般会限定过孔的直径长度范围,当过孔直径小于6mil时,孔内涂覆抗电镀材料的难度太大,成品良率难以控制,会增加成本;而过孔直径大于12mil时,对高速信号的完整性有很大影响,所以,高速信号的换层过孔直径一般选择在6-12mil以内。
本发明还提供了一种印制线路板及其过孔,与上述印制线路板的过孔制造方法对应,故具有与上述方法相同的有益效果。
附图说明
为了更清楚地说明本发明实施例,下面将对实施例中所需要使用的附图做简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种印制线路板的过孔制造方法的流程图;
图2为本发明实施例提供的印制线路板的过孔制造方法得到的过孔的结构示意图;
图3为印制线路板的过孔与走线的平面连接示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其他实施例,都属于本发明保护范围。
本发明的核心是提供一种印制线路板的过孔制造方法、印制线路板及其过孔,以解决传统方案中过孔产生寄生电感、寄生电容以及不连续的阻抗,从而导致信号完整性受影响的问题。
为了使本技术领域的人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。
过孔对高速信号的影响主要体现在三个方面:过孔存在寄生电容、过孔存在寄生电感、过孔使信号阻抗不连续。而这三个方面的影响是由过孔本身的构造决定的。过孔的环形构造必然带来阻抗跌落,必然引入寄生电容和寄生电感。通常情况下,印制线路板上过孔的等效阻抗要比传输线低10%—12%,从波形上来看,过孔处的阻抗会有一个比较明显的跌落。而除了对阻抗的影响,过孔带来的问题更多的是寄生电感和寄生电容,从而影响信号质量,尤其是高速信号,信号速率越高,过孔对信号的影响越大。目前,数据中心交换机的单lane(指一对差分信号)信号速率已经达到112Gbps,过孔设计对信号完整性的影响至关重要。目前的解决方案有:解决方案一:减小过孔直径,过孔越小,自身的寄生电容就越小,对于高速电路的信号完整性就越好。缺点是:第一,不能从根本上解决寄生电容的问题,只能是优化且优化的效果一般。第二,过孔越小,印制线路板加工的难度越大,印制线路板的制造成本也就越高。解决方案二::采用实心过孔,将过孔填实。这种方法能解决寄生电容的问题,但对信号阻抗的影响极大,过孔处阻抗的跌落会更加严重,严重影响高速电路的信号的完整性。
而本发明提供了一种全新的解决过孔信号完整性的方法,从根本上解决寄生电容和寄生电感的问题,并能极大的改善过孔处传输线阻抗不连续的问题,且不会带来较高的成本。具体的,本实施例提供一种印制线路板的过孔制造方法;图1为本发明实施例提供的一种印制线路板的过孔制造方法的流程图;如图1所示,该方法包括如下步骤:
S10:确定印制线路板上过孔的位置并标记为预设位置。
在实际应用中,会在印制线路板上预先布局走线以及焊盘;其中,印制线路板上走线与焊盘相互连接;然后将焊盘的位置标记为预设位置,并在焊盘所在的位置处进行钻孔操作得到所需的钻孔。
S11:对印制线路板上的预设位置处进行钻孔操作得到所需的钻孔。
在印制线路板压合完成之后就进行钻孔,这里的钻孔包括通孔、盲孔以及埋孔,通孔贯穿整个印制线路板,孔的两面都能看见;盲孔连接表层和内层,即孔的其中一面是连接底层或者顶层的,孔只能看到一面;埋孔是连接内层的孔,四层板以上才有,孔的两面都看不见。通孔,盲孔和埋孔孔径大小的选择是一样的,一般选取直径范围是:6mil≤直径≤12mil。原因是过孔直径小于6mil时,孔内涂覆抗电镀材料的难度太大,成品良率难以控制,会增加成本;而过孔直径大于12mil时,对高速信号的完整性又有很大影响,所以,高速信号的换层过孔一般选用6mil-12mil以内的过孔。
S12:确定钻孔内侧的孔壁上用于连通印制线路板两侧走线的电镀区域。
实际应用时并不限定电镀区域的形状以及宽度等。电镀区域是用于连通印制线路板两侧走线的,一般印制线路板上两侧的走线是对称的,因此电镀区域设置为呈直线状。且在确定电镀区域宽度时,先获取走线的宽度,然后根据走线宽度确定电镀区域的宽度,使两者宽度一致,电镀区域以及走线两者宽度一致能够进一步解决过孔寄生电感和寄生电容的问题,还可以实现过孔阻抗的连续,不会出现阻抗跌落的情况,从而改善高速信号的信号完整性。
S13:确定钻孔内侧的孔壁上除电镀区域之外的其余区域。
上文提到,电镀区域用于连通印制线路板两侧的走线,则需要将钻孔内侧的孔壁上除电镀区域之外的其余区域进行隔离,避免这部分区域被电镀;在隔离之前先根据电镀区域确定出这部分区域;钻孔内侧的孔壁是圆柱形,而电镀区域为长条形,需要隔离的区域即圆柱形中除长条形的电镀区域外的其余区域。
S14:在钻孔内侧的孔壁上除电镀区域之外的其余区域涂覆抗电镀材料。
在钻孔内侧的孔壁上除电镀区域之外的其余区域涂覆一层抗电镀材料,防止电镀环节在这部分区域镀上电镀层。电镀区域要镀上电镀层,用于不同层的信号连通,所以不能涂覆抗电镀材料。抗电镀材料有两个要求:一是要能与树脂和玻璃纤维很好的结合,二是不能与铜离子结合。所以抗电镀材料可以选用塑料或者石英等。
S15:使用电镀材料在涂覆有抗电镀材料的钻孔内侧的孔壁上进行电镀,以使电镀区域覆盖上电镀层。
这里正常电镀即可,可以采用垂直电镀,水平电镀或者脉冲电镀。当信号速率≥56Gbps时,建议使用脉冲电镀。采用脉冲电镀加工的过孔孔铜厚度的均匀性更好,过孔阻抗一致性也更好,对信号完整性有很大提升。一般采用铜进行电镀操作,在电镀完成后,在孔壁上的电镀区域处的会均匀的镀上一层铜。孔内镀铜的厚度由信号线的阻抗决定,如果信号线用的是0.5盎司的铜箔,那么,孔内镀铜的厚度也要做到0.5盎司,以保证信号线阻抗的连续性;同理,如果信号线用的是1盎司的铜箔,那么,孔内镀铜的厚度也要做到1盎司,以此类推,一般电镀层与走线材料相同,两者厚度相同即可。镀铜的厚度具体可以通过调节电镀时间和电流密度来进行控制。
在电镀完成之后还可以对钻孔进行树脂塞孔处理以完全封闭钻孔,避免孔壁直接裸露在空气中,能够避免与空气和水接触导致氧化。但由于本发明在钻孔内侧的孔壁上除电镀区域之外的其余区域涂覆了抗电镀材料,若印制线路板与孔内树脂之间隔一层抗电镀材料,长期使用后可能导致印制线路板使用出现问题,因此在树脂塞孔之前可先对抗电镀材料进行蚀刻。可根据选择的抗电镀材料选择相应的化学试剂以蚀刻掉抗电镀材料;化学试剂的要求如下,一是能与抗电镀材料发生化学反应;二是不能与铜,树脂和玻璃纤维发生化学反应。
上述实施例提到,在实际工艺中通常会先布局好走线以及焊盘,然后再在焊盘上进行钻孔,为了进一步避免寄生电感、寄生电容以及阻抗的影响,增加信号的完整性;会在流程最后使用氢氧化钠溶液将焊盘上除通信必要的区域蚀刻掉,只留下与走线宽度一致的区域。为了避免蚀刻多余焊盘时影响其他区域,需要先使用干膜将其他区域盖住,干膜的要求是不能与氢氧化钠溶液发生化学反应。
需要注意的是,在得到印制线路板的过孔过程中,一般先在印制线路板上预先布局走线以及焊盘,并在焊盘所在的位置处进行钻孔操作得到所需的钻孔;然后对钻孔进行涂覆抗电镀材料、电镀等操作得到最终的过孔。这里提供一个完整的过孔制造流程,包括:步骤一:对印制线路板钻孔。步骤二:钻孔内壁涂覆抗电镀材料。步骤三:钻孔内壁电镀。步骤四:蚀刻掉抗电镀材料。步骤五:树脂塞孔。步骤六:覆盖干膜。步骤七:蚀刻掉过孔表层多余的焊盘。至此,完成过孔的制造流程。图2为本发明实施例提供的印制线路板的过孔制造方法得到的过孔的结构示意图;如图2所示,包括走线1、焊盘2、钻孔3,走线1与焊盘2有重叠部分,并最终与钻孔3的边缘相连接,最终得到的过孔中,电镀区域的电镀层(靠左的粗实线)与走线1连接,且两者宽度及厚度一致。钻孔3中除电镀区域外的其他区域由于抗电镀材料的存在,并未受电镀操作影响,且抗电镀材料也被蚀刻掉,然后在钻孔3中进行了树脂塞孔处理。最后,焊盘2上除走线1之外的其他区域也被蚀刻掉,仅保留了走线1所在区域。
本发明实施例所提供的一种印制线路板的过孔制造方法,先确定印制线路板上过孔的位置并标记为预设位置,并对印制线路板上的预设位置处进行钻孔操作得到所需的钻孔。接着确定钻孔内侧的孔壁上用于连通印制线路板两侧走线的电镀区域;并确定钻孔内侧的孔壁上除电镀区域之外的其余区域;然后在钻孔内侧的孔壁上除电镀区域之外的其余区域涂覆抗电镀材料;能够防止后续的电镀环节在过孔孔壁除走线外的其余区域上镀上电镀层。最后使用电镀材料在涂覆有抗电镀材料的钻孔内侧的孔壁上进行电镀,以使电镀区域覆盖上电镀层。最后对过孔内侧的孔壁进行电镀。电镀完成后,在钻孔内侧的孔壁上用于连通印制线路板两侧走线的电镀区域会均匀的镀上一层电镀层。可见,本发明提供了一种全新的过孔制造方法,用这种方法加工出来的过孔的电镀层不再是环形结构,而是一条线,这从根本上解决了过孔寄生电感和寄生电容的问题,同时,通过调整过孔里面电镀层的宽度,可以实现过孔阻抗的连续,不会出现阻抗跌落的情况,极大的改善高速信号的信号完整性。
在实际应用中,影响阻抗是因素包括:阻抗线宽、介质厚度、阻抗介电常数、防焊厚度、铜箔厚度、差动阻抗以及共面阻抗。阻抗线宽与阻抗成反比,线宽越细,阻抗越大,线宽越粗,阻抗越低。介质厚度与阻抗成正比,介质越厚,阻抗越大,介质越薄,阻抗越低。阻抗介电常数与阻抗成反比,介电常数越高,阻抗越小,介电常数越低,阻抗越大。防焊厚度与阻抗成反比,在一定厚度范围内,防焊厚度越厚,阻抗越低,防焊厚度越薄,阻抗越大。铜箔厚度与阻抗成反比,铜厚越厚,阻抗越低,铜厚越薄,阻抗越大。差动阻抗,间距与阻抗成正比,间距越大,阻抗越大,其余影响因素则与特性阻抗相同。共面阻抗,阻抗线距导体的间距与阻抗成正比,间距越大,阻抗越大,其它影响因素则与特性阻抗相同。
实际应用中,若钻孔直接暴露在空气中,则可能会与空气和空气中的水分接触导致氧化,因此在电镀完成之后可以对钻孔进行塞孔处理以完全封闭钻孔,实际应用时可以采用树脂塞孔或者绿油塞孔。绿油塞孔工艺流程更简单,可以让板子更美观。但绿油塞孔经过固化后收缩,无法满足高饱满度要求。树脂塞孔比绿油塞孔更有优势,在孔壁镀铜之后用环氧树脂填平过孔,采用树脂塞孔工艺的印刷电路板表面无凹痕,孔可导通且不影响焊接,因此在一些层数高、板子厚度较大的产品上面备受青睐。工艺流程上更复杂,成本高,同时在制作上需要克服更多问题,但是在饱满度上更好。本实施例提供一种树脂塞孔的具体实现方案,在使用电镀材料在涂覆有抗电镀材料的钻孔内侧的孔壁上进行电镀,以使电镀区域覆盖上电镀层之后,向树脂塞孔设备中加入树脂,以便于树脂塞孔设备用树脂对钻孔进行填充。然后将印制线路板置于树脂塞孔设备的指定位置处;并控制树脂塞孔设备对印制线路板进行抽真空操作,以对钻孔进行树脂塞孔处理而封闭钻孔;此外,若印制线路板表面存在多余的树脂,还可以对多余的树脂进行研磨。本发明实施例所提方案能够避免孔壁直接裸露在空气中,能够避免与空气和水接触导致氧化。
上述实施例提到在电镀之后会对印制线路板的钻孔进行树脂塞孔,而若印制线路板与孔内树脂之间隔一层抗电镀材料,长期使用后可能导致印制线路板使用出现问题,因此在树脂塞孔之前可先对抗电镀材料进行蚀刻。本发明实施例提供一种具体的实现方案,即在使用电镀材料在涂覆有抗电镀材料的钻孔内侧的孔壁上进行电镀,以使电镀区域覆盖上电镀层之后,以及在对钻孔进行树脂塞孔处理之前,还包括:根据抗电镀材料选取相对应的化学试剂,然后根据选取的化学试剂对钻孔内侧的孔壁上的抗电镀材料进行蚀刻。其中,抗电镀材料包括塑料或石英;所选择的化学试剂与电镀层材料、树脂、玻璃纤维不产生反应。
上述实施例中提到,实际工艺中在确定印制线路板上过孔的位置并标记为预设位置之前,一般会先在印制线路板上预先布局走线以及焊盘;其中,印制线路板上走线与焊盘相互连接;因此,确定印制线路板上过孔的位置并标记为预设位置,以及对印制线路板上的预设位置处进行钻孔操作得到所需的钻孔具体包括:将焊盘的位置标记为预设位置,并在焊盘所在的位置处进行钻孔操作得到所需的钻孔。而在控制树脂塞孔设备对印制线路板进行抽真空操作,以对钻孔进行树脂塞孔处理而封闭钻孔之后,还需要将多余的焊盘蚀刻掉,只留下与走线宽度一致的区域。图3为印制线路板的过孔与走线的平面连接示意图;如图3所示,包括走线1、焊盘2、钻孔3;走线1与焊盘2有重叠部分,并最终与钻孔3的边缘相连接。在蚀刻多余焊盘2时,需要先确定出印制线路板上的指定区域;并在印制线路板上除指定区域之外的区域覆盖干膜;最后采用氢氧化钠溶液对印制线路板上指定区域部分的焊盘2进行蚀刻。指定区域具体为焊盘2上除与印制线路板的走线1重叠的区域之外的区域,即图3中焊盘2上的空白区域,除此之外,印制线路板上其他所有区域均需要覆盖干膜,包括走线1所在区域以及印制线路板的其余表面区域。其中,干膜与氢氧化钠溶液不产生化学反应;焊盘的材质与氢氧化钠溶液产生化学反应以被氢氧化钠溶液蚀刻。本发明实施例为了进一步避免过孔寄生电感、寄生电容以及阻抗的影响,增加信号的完整性;会在流程最后将焊盘上除通信必要的区域蚀刻掉,只留下与走线宽度一致的区域。
在具体实施中,并不限定电镀的方式,本发明实施例提供一些可用的电镀方式,具体地,使用电镀材料在涂覆有抗电镀材料的钻孔内侧的孔壁上进行电镀,以使电镀区域覆盖上电镀层包括以下方式之一:方式一:使用电镀材料在涂覆有抗电镀材料的钻孔内侧的孔壁上进行垂直电镀;方式二:使用电镀材料在涂覆有抗电镀材料的钻孔内侧的孔壁上进行水平电镀;方式三:使用电镀材料在涂覆有抗电镀材料的钻孔内侧的孔壁上进行脉冲电镀。实际应用时并不限定具体采用何种电镀方式,根据需求选取即可,当对信号速率需求较大时,可采用脉冲电镀方式,得到的过孔孔铜厚度的均匀性更好,过孔阻抗一致性也更好,对信号完整性有很大提升,因此,若印制线路板上通信信号的速率需求在预设值以上(预设值可以设定为56Gbps),则在钻孔内侧的孔壁上进行脉冲电镀。
本发明并不限定电镀区域上电镀层的厚度以及宽度,为了保证信号质量,可以根据走线的阻抗来确定电镀层的厚度,使电镀层厚度与走线的厚度一致。实际应用时可通过调节电镀时间以及电流密度对孔壁进行电镀,从而得到所需厚度的电镀层,进一步减小寄生电感、寄生电容以及阻抗的影响。本实施例提供一种具体的实现方案,使用电镀材料在涂覆有抗电镀材料的钻孔内侧的孔壁上进行电镀,以使电镀区域覆盖上电镀层包括:确定钻孔内侧的孔壁上电镀层的预设厚度,根据电镀层的厚度设定电镀时间以及电流密度;然后根据设定的电镀时间以及电流密度在钻孔内侧的孔壁上进行电镀,以使电镀区域覆盖上预设厚度的电镀层。而确定钻孔内侧的孔壁上电镀层的预设厚度时,可根据走线的阻抗来确定,即先获取印制线路板上与钻孔对应的走线的厚度,然后根据走线的厚度确定电镀层的预设厚度。
过孔的直径大小会对信号的质量以及制造印制线路板的成本造成影响,当过孔直径小于6mil时,孔内涂覆抗电镀材料的难度太大,成品良率难以控制,会增加成本;而过孔直径大于12mil时,对高速信号的完整性有很大影响,因此,本发明实施例限定印制线路板上钻孔的直径长度处于预设范围内;预设范围的最小值为6mil,预设范围的最大值为12mil。
在上述实施例中,对于印制线路板的过孔制造方法进行了详细描述,本发明实施例还提供一种印制线路板的过孔,根据上述实施例中的印制线路板的过孔制造方法得到。最终得到的过孔的钻孔内侧的孔壁上的电镀区域覆盖有电镀层;电镀区域为钻孔内侧的孔壁上用于连通印制线路板两侧走线的区域。
由于过孔部分的实施例与方法部分的实施例相互对应,因此过孔部分的实施例请参见方法部分的实施例的描述,这里暂不赘述。
本实施例提供的印制线路板的过孔,与上述方法对应,故具有与上述方法相同的有益效果。
为解决上述技术问题,本发明实施例还提供一种印制线路板,包括上述实施例中的印制线路板的过孔。
由于印制线路板部分的实施例与印制线路板的过孔部分的实施例相互对应,因此印制线路板部分的实施例请参见印制线路板的过孔部分的实施例的描述,这里暂不赘述。
本实施例提供的印制线路板,与上述印制线路板的过孔对应,故具有与上述印制线路板的过孔相同的有益效果。
以上对本发明所提供的一种印制线路板的过孔制造方法、印制线路板及其过孔进行了详细介绍。说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明的保护范围内。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括上述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
1.一种印制线路板的过孔制造方法,其特征在于,包括:
确定印制线路板上过孔的位置并标记为预设位置;
对所述印制线路板上的所述预设位置处进行钻孔操作得到所需的钻孔;
确定所述钻孔内侧的孔壁上用于连通所述印制线路板两侧走线的电镀区域;
确定所述钻孔内侧的孔壁上除所述电镀区域之外的其余区域;
在所述钻孔内侧的孔壁上除所述电镀区域之外的其余区域涂覆抗电镀材料;
使用电镀材料在涂覆有所述抗电镀材料的所述钻孔内侧的孔壁上进行电镀,以使所述电镀区域覆盖上电镀层。
2.根据权利要求1所述的印制线路板的过孔制造方法,其特征在于,在所述使用电镀材料在涂覆有所述抗电镀材料的所述钻孔内侧的孔壁上进行电镀,以使所述电镀区域覆盖上电镀层之后,还包括:
向树脂塞孔设备中加入树脂;
将所述印制线路板置于所述树脂塞孔设备的指定位置处;
控制所述树脂塞孔设备对所述印制线路板进行抽真空操作,以对所述钻孔进行树脂塞孔处理而封闭所述钻孔;
若所述印制线路板表面存在多余的树脂,则对多余的树脂进行研磨。
3.根据权利要求2所述的印制线路板的过孔制造方法,其特征在于,在所述使用电镀材料在涂覆有所述抗电镀材料的所述钻孔内侧的孔壁上进行电镀,以使所述电镀区域覆盖上电镀层之后,以及在对所述钻孔进行树脂塞孔处理之前,还包括:
根据所述抗电镀材料选取相对应的化学试剂;其中,所述抗电镀材料包括塑料或石英;所选择的所述化学试剂与电镀层材料、树脂、玻璃纤维不产生反应;
根据选取的所述化学试剂对所述钻孔内侧的孔壁上的所述抗电镀材料进行蚀刻。
4.根据权利要求2或3所述的印制线路板的过孔制造方法,其特征在于,在所述确定印制线路板上过孔的位置并标记为预设位置之前,还包括:
在所述印制线路板上预先布局所述走线以及焊盘;其中,所述印制线路板上所述走线与所述焊盘相互连接;
确定印制线路板上过孔的位置并标记为预设位置,以及对所述印制线路板上的所述预设位置处进行钻孔操作得到所需的钻孔包括:
将所述焊盘的位置标记为所述预设位置,并在所述焊盘所在的位置处进行钻孔操作得到所需的钻孔;
在所述控制所述树脂塞孔设备对所述印制线路板进行抽真空操作,以对所述钻孔进行树脂塞孔处理而封闭所述钻孔之后,还包括:
确定出所述印制线路板上的指定区域;其中,所述指定区域具体为所述焊盘上除与所述印制线路板的所述走线重叠的区域之外的区域;
在所述印制线路板上除所述指定区域之外的区域覆盖干膜;其中,所述干膜与氢氧化钠溶液不产生化学反应;
采用氢氧化钠溶液对所述印制线路板上所述指定区域部分的焊盘进行蚀刻;其中,所述焊盘的材质与氢氧化钠溶液产生化学反应以被氢氧化钠溶液蚀刻。
5.根据权利要求1所述的印制线路板的过孔制造方法,其特征在于,所述使用电镀材料在涂覆有所述抗电镀材料的所述钻孔内侧的孔壁上进行电镀,以使所述电镀区域覆盖上电镀层包括以下方式之一:
方式一:使用电镀材料在涂覆有所述抗电镀材料的所述钻孔内侧的孔壁上进行垂直电镀;
方式二:使用电镀材料在涂覆有所述抗电镀材料的所述钻孔内侧的孔壁上进行水平电镀;
方式三:使用电镀材料在涂覆有所述抗电镀材料的所述钻孔内侧的孔壁上进行脉冲电镀;其中,若所述印制线路板上通信信号的速率需求在预设值以上,则在所述钻孔内侧的孔壁上进行脉冲电镀。
6.根据权利要求5所述的印制线路板的过孔制造方法,其特征在于,所述使用电镀材料在涂覆有所述抗电镀材料的所述钻孔内侧的孔壁上进行电镀,以使所述电镀区域覆盖上电镀层包括:
确定所述钻孔内侧的孔壁上所述电镀层的预设厚度;
根据所述电镀层的厚度设定电镀时间以及电流密度;
根据设定的所述电镀时间以及所述电流密度在所述钻孔内侧的孔壁上进行电镀,以使所述电镀区域覆盖上预设厚度的所述电镀层。
7.根据权利要求6所述的印制线路板的过孔制造方法,其特征在于,所述确定所述钻孔内侧的孔壁上所述电镀层的预设厚度包括:
获取所述印制线路板上与所述钻孔对应的所述走线的厚度;
根据所述走线的厚度确定所述电镀层的预设厚度。
8.根据权利要求1所述的印制线路板的过孔制造方法,其特征在于,所述印制线路板上钻孔的直径长度处于预设范围内;所述预设范围的最小值为6mil,所述预设范围的最大值为12mil。
9.一种印制线路板的过孔,其特征在于,过孔具体根据如权利要求1至8任一项所述的印制线路板的过孔制造方法得到;
所述过孔的钻孔内侧的孔壁上的电镀区域覆盖有电镀层;所述电镀区域为所述钻孔内侧的孔壁上用于连通所述印制线路板两侧走线的区域。
10.一种印制线路板,其特征在于,包括权利要求9所述的印制线路板的过孔。
Publications (1)
Publication Number | Publication Date |
---|---|
CN118158919A true CN118158919A (zh) | 2024-06-07 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8581114B2 (en) | Packaged structure having magnetic component and method thereof | |
US8791372B2 (en) | Reducing impedance discontinuity in packages | |
US20050196898A1 (en) | Process of plating through hole | |
US8164004B2 (en) | Embedded circuit structure and fabricating process of the same | |
CN106961808A (zh) | 下沉式高密度互连板的制作方法 | |
CN104349587A (zh) | 一种印制电路板及其盘中孔的制作方法、以及印制电路板 | |
JP2010147461A (ja) | 印刷回路基板及びその製造方法 | |
CN106455363A (zh) | 印刷线路板制作方法和印刷线路板 | |
CN108124381A (zh) | 一种特殊盲孔的pcb板及其加工方法 | |
US7754980B2 (en) | Substrate with multilayer plated through hole and method for forming the multilayer plated through hole | |
CN105828523A (zh) | 软硬结合电路板及其制作方法 | |
JP3420126B2 (ja) | 両面プリント配線板 | |
KR20220088297A (ko) | 매립된 트레이스 층을 갖는 다층 회로 구조물을 제조하는 방법 | |
CN118158919A (zh) | 一种印制线路板的过孔制造方法、印制线路板及其过孔 | |
CN106993382A (zh) | 一种带盲孔的电路板的制作方法 | |
CN107172800B (zh) | 一种用于天线射频传输的pcb板及其制作方法 | |
CN206674299U (zh) | 一种带盲孔的电路板 | |
JPS59175796A (ja) | 多層印刷配線板の製造方法 | |
JP4219541B2 (ja) | 配線基板及び配線基板の製造方法 | |
TW200623997A (en) | Method for fabricating a multi-layer packaging substrate | |
WO2006042471A1 (fr) | Carte a circuit imprime et son procede de fabrication | |
JP2002305379A (ja) | 多層基板及びその製造方法 | |
CN112351600A (zh) | 一种高速ate测试板及制作方法 | |
CN101351091B (zh) | 线路连接工艺及其结构 | |
CN100505189C (zh) | Ic封装基板的电镀引线布设处理方法及电镀引线结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication |