CN101685781B - 封装基板的制作方法 - Google Patents
封装基板的制作方法 Download PDFInfo
- Publication number
- CN101685781B CN101685781B CN2008103046088A CN200810304608A CN101685781B CN 101685781 B CN101685781 B CN 101685781B CN 2008103046088 A CN2008103046088 A CN 2008103046088A CN 200810304608 A CN200810304608 A CN 200810304608A CN 101685781 B CN101685781 B CN 101685781B
- Authority
- CN
- China
- Prior art keywords
- layer
- several
- base plate
- copper
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
一种封装基板的制作方法,系以铜核基板为基础,开始制作增层封装基板,其结构包括一厚铜蚀刻置晶接垫、一增层线路及球侧数个电性接脚接垫。该厚铜置晶接垫与电性接脚接垫由铜核基板的两面分别蚀刻而成,而增层线路则由压合或贴合的介电层上所形成。因此,本发明封装基板的特色在于,制作厚铜蚀刻置晶接垫时能具选择性地保留位于置晶位置下方的厚铜,以有效地提供组件散热所需,同时,并可以高密度增层线路提供电子组件相连时所需绕线,使本发明在具有高密度增层线路结构下,亦可同时使芯片能与厚铜金属接垫直接结合。使用本发明封装基板的制作方法不仅可有效改善传统基板散热问题,而且能简化传统增层线路板制作流程。
Description
技术领域
本发明涉及一种封装基板的制作方法,尤指一种以铜核基板为基础,开始制作增层封装基板的制作方法,于其中,该封装基板的结构包括一厚铜蚀刻置晶接垫、一增层线路及球侧数个电性接脚接垫。
背景技术
在一般多层封装基板的制作上,其制作方式通常系由一核心基板开始,经过钻孔、电镀金属、塞孔及双面线路制作等方式,完成一双面结构的内层核心板,之后再经由一线路增层制程完成一多层封装基板。如图21所示,其系为一有核层封装基板的剖面示意图。首先,准备一核心基板60,其中,该核心基板60由一具预定厚度的芯层601及形成于此芯层601表面的线路层602所构成,且该芯层601中形成有数个电镀导通孔603,可藉以连接该芯层601表面的线路层602。
接着如图22~图25所示,对该核心基板60实施线路增层制程。首先,系于该核心基板60表面形成一第一介电层61,且该第一介电层61表面并形成有数个第一开口62,以露出该线路层602;之后,以无电电镀与电镀等方式于该第一介电层61外露的表面形成一晶种层63,并于该晶种层63上形成一图案化阻层64,且其图案化阻层64中有数个第二开口65,以露出部分欲形成图案化线路的晶种层63;接着,利用电镀方式于该第二开口65中形成一第一图案化线路层66及数个导电盲孔67,并使其第一图案化线路层66得以透过该数个导电盲孔67与该核心基板60的线路层602做电性导通,然后再进行移除该图案化阻层64与蚀刻,待完成后形成一第一线路增层结构6a。同样地,该法可于该第一线路增层结构6a的最外层表面再运用相同方式形成一第二介电层68及一第二图案化线路层69的第二线路增层结构6b,以逐步增层方式形成一多层封装基板。然而,此种制作方法有布线密度低、层数多及流程复杂等缺点。
另外,亦有利用厚铜金属板当核心材料的方法,可于经过蚀刻及塞孔等方式完成一内层核心板后,再经由一线路增层制程以完成一多层封装基板。如图26~图28所示,其系为另一有核层封装基板的剖面示意图。首先,准备一核心基板70,该核心基板70系由一具预定厚度的金属层利用蚀刻与树脂塞孔701以及钻孔与电镀通孔702等方式形成的单层铜核心基板70;之后,利用上述线路增层方式,于该核心基板70表面形成一第一介电层71及一第一图案化线路层72,藉此构成一具第一线路增层结构7a。该法亦与上述方法相同,系可再利用一次线路增层方式于该第一线路增层结构7a的最外层表面形成一第二介电层73及一第二图案化线路层74,藉此构成一具第二线路增层结构7b,以逐步增层方式形成一多层封装基板。然而,此种制作方法不仅其铜核心基板制作不易,且亦与上述方法相同,具有布线密度低及流程复杂等缺点。故,一般已用者系无法符合使用者于实际使用时所需。
发明内容
本发明所要解决的技术问题是,针对现有技术的不足,提供一种可有效改善传统基板散热问题、及简化传统增层线路板制作流程的封装基板的制作方法。
为达以上目的,本发明所采用的技术方案为:一种封装基板的制作方法,至少包含下列步骤:
(A)提供一铜核基板;
(B)分别于该铜核基板的第一面上形成一第一阻层,以及于该铜核基板的第二面上形成一完全覆盖状的第二阻层,于其中,该第一阻层上形成数个第一开口,并显露其下该铜核基板的第一面;
(C)移除该数个第一开口下方的部分厚铜,并形成数个第一凹槽于该铜核基板的第一面上;
(D)移除该第一阻层及该第二阻层,并形成具有数个置晶接垫的铜核基板;
(E)于该铜核基板的第一凹槽上形成一第一介电层及一第一金属层,并显露该铜核基板第一面上用以定义置晶位置的数个置晶接垫;
(F)分别于该铜核基板的第一面上形成一完全覆盖状的第三阻层,以及于该铜核基板的第二面上形成一第四阻层,于其中,该第四阻层上形成有数个第二开口,并显露其下该铜核基板的第二面;
(G)于数个第二开口表面形成数个第二凹槽,并显露该数个第二开口下方的第一介电层;
(H)移除该第三阻层及该第四阻层,并形成具数个柱状电性接脚接垫的铜核基板;
(I)于数个第二凹槽内形成一第一电性阻绝层,并显露数个电性接脚接垫;
(J)于该第一金属层与该第一介电层上形成数个第三开口,并显露数个电性接脚接垫;
(K)于该铜核基板的第二面上形成一第五阻层;
(L)于数个第三开口中、第一金属层、第一介电层及数个置晶接垫上形成一第二金属层;
(M)移除该第五阻层;
(N)分别于该第二金属层上形成一第六阻层,以及于该铜核基板的第二面上形成一完全覆盖状的第七阻层,于其中,该第六阻层上并形成数个第四开口,并显露其下的第二金属层;
(O)移除该第四开口下方的第二金属层及第一金属层;
(P)移除该第六阻层及该第七阻层,并形成一第一线路层,至此,完成一具有数个电性接脚接垫及厚铜蚀刻置晶接垫的增层线路基板;
(Q)于该增层线路基板上进行一置晶侧线路层与电性接脚接垫的制作,于其中,在该第一线路层表面形成一第一防焊层,且该第一防焊层上并形成数个第五开口,以显露线路增层结构作为电性连接垫的部分,最后,分别于数个第五开口上形成一第一阻障层,以及于数个电性接脚接垫上形成一第二阻障层,至此,完成一具有完整图案化的置晶侧线路层与电性接脚接垫的封装基板。
与现有技术相比,本发明所具有的有益效果为:本发明以铜核基板为基础,开始制作增层封装基板,其结构包括一厚铜蚀刻置晶接垫、一增层线路及球侧数个电性接脚接垫。该厚铜置晶接垫与电性接脚接垫由铜核基板的两面分别蚀刻而成,而增层线路则由压合或贴合的介电层上所形成。因此,本发明封装基板的特色在于,制作厚铜蚀刻置晶接垫时能具选择性地保留位于置晶位置下方的厚铜,以有效地提供组件散热所需,同时,并可以高密度增层线路提供电子组件相连时所需绕线,使本发明在具有高密度增层线路结构下,亦可同时使芯片能与厚铜金属接垫直接结合。使用本发明高散热性封装基板的制作方法不仅可有效改善传统基板散热问题,而且能简化传统增层线路板制作流程。
附图说明
图1,系本发明的制作流程示意图。
图2,系本发明一实施例的封装基板(一)剖面示意图
图3,系本发明一实施例的封装基板(二)剖面示意图。
图4,系本发明一实施例的封装基板(三)剖面示意图。
图5,系本发明一实施例的封装基板(四)剖面示意图。
图6,系本发明一实施例的封装基板(五)剖面示意图。
图7,系本发明一实施例的封装基板(六)剖面示意图。
图8,系本发明一实施例的封装基板(七)剖面示意图。
图9,系本发明一实施例的封装基板(八)剖面示意图。
图10,系本发明一实施例的封装基板(九)剖面示意图。
图11,系本发明一实施例的封装基板(十)剖面示意图。
图12,系本发明一实施例的封装基板(十一)剖面示意图。
图13,系本发明一实施例的封装基板(十二)剖面示意图。
图14,系本发明一实施例的封装基板(十三)剖面示意图。
图15,系本发明一实施例的封装基板(十四)剖面示意图。
图16,系本发明一实施例的封装基板(十五)剖面示意图。
图17,系本发明一实施例的封装基板(十六)剖面示意图。
图18,系本发明一实施例的封装基板(十七)剖面示意图。
图19,系本发明一实施例的封装基板(十八)剖面示意图。
图20,系本发明一实施例的封装基板(十九)剖面示意图。
图21,系已用有核层封装基板的剖面示意图。
图22,系已用实施线路增层(一)剖面示意图。
图23,系已用实施线路增层(二)剖面示意图。
图24,系已用实施线路增层(三)剖面示意图。
图25,系已用实施线路增层(四)剖面示意图。
图26,系另一已用有核层封装基板的剖面示意图。
图27,系另一已用的第一线路增层结构剖面示意图。
图28,系另一已用的第二线路增层结构剖面示意图。
标号说明:
步骤(A)~(Q) 11~27
增层线路基板 3
封装基板 5
铜核基板 30a
具置接晶垫之铜核基板 30b
具电性接脚接垫之铜核基板 30c
第一、二阻层 31、32
第一开口 33
第一凹槽 34
置接晶垫 35
第一介电层 36
第一金属层 37
第三、四阻层 38、39
第二开口 40
第二凹槽 41
电性接脚接垫 42
第一电性阻绝层 43
第三开口 44
第五阻层 45
第二金属层 46
第六、七阻层 47、48
第四开口 49
第一线路层 50
第一防焊层 51
第五开口 52
第一、二阻障层 53、54
第一、二线路增层结构 6a、6b
第一、二线路增层结构 7a、7b
核心基板 60
芯层 601
线路层 602
电镀导通孔 603
第一介电层 61
第一开口 62
该晶种层 63
图案化阻层 64
第二开口 65
第一图案化线路层 66
导电盲孔 67
第二介电层 68
第二图案化线路层 69
核心基板 70
树脂塞孔 701
电镀通孔 702
第一介电层 71
第一图案化线路层 72
第二介电层 73
第二图案化线路层 74
具体实施方式
请参阅图1所示,系为本发明的制作流程示意图。如图所示:本发明系一种高散热性封装基板的制作方法,其至少包括下列步骤:
(A)提供铜核基板11:提供一铜核基板;
(B)形成第一、二阻层及数个第一开口12:分别于该铜核基板的第一面上形成一第一阻层,以及于该铜核基板的第二面上形成一完全覆盖状的第二阻层,于其中,并以曝光及显影方式在该第一阻层上形成数个第一开口,以显露其下该铜核基板的第一面;
(C)形成数个第一凹槽13:以蚀刻方式移除该数个第一开口下方的部分厚铜,并形成数个第一凹槽于该铜核基板的第一面上;
(D)形成具有数个置晶接垫的铜核基板14:以剥离方式移除该第一阻层及该第二阻层,形成具有数个置晶接垫的铜核基板;
(E)形成第一介电层及第一金属层15:于该铜核基板的第一凹槽上直接压合一第一介电层及一第一金属层,并显露该铜核基板第一面上用以定义置晶位置的数个置晶接垫,于其中,该铜核基板的第一凹槽上亦可先采取贴合该第一介电层后,再形成该第一金属层;
(F)形成第三、四阻层及数个第二开口16:分别于该铜核基板的第一面上形成一完全覆盖状的第三阻层,以及于该铜核基板的第二面上形成一第四阻层,于其中,并以曝光及显影方式在该第四阻层上形成数个第二开口,以显露其下该铜核基板的第二面;
(G)形成数个第二凹槽17:以蚀刻方式于数个第二开口表面形成数个第二凹槽,并显露该数个第二开口下方的第一介电层;
(H)形成具数个柱状接脚的铜核基板18:以剥离方式移除该第三阻层及该第四阻层,并形成具数个柱状电性接脚接垫的铜核基板;
(I)形成第一电性阻绝层19:以直接压合、印刷或喷涂方式于数个第二凹槽内形成一第一电性阻绝层,并显露球侧数个电性接脚接垫;
(J)形成数个第三开口20:以激光钻孔方式于该第一金属层与该第一介电层上形成数个第三开口,并显露球侧数个电性接脚接垫,其中,数个第三开口可先做开铜窗(Conformal Mask)后,再经由激光钻孔方式形成,亦或系以直接激光钻孔(LASER Direct)方式形成;
(K)形成第五阻层21:于该铜核基板的第二面上形成一第五阻层;
(L)形成第二金属层22:以无电电镀与电镀方式于数个第三开口中、第一金属层、第一介电层及数个置晶接垫上形成一第二金属层;
(M)移除第五阻层23:以剥离方式移除该第五阻层;
(N)形成第六、七阻层及数个第四开口24:分别于该第二金属层上形成一第六阻层,以及于该铜核基板的第二面上形成一完全覆盖状的第七阻层,于其中,并以曝光及显影方式在该第六阻层上形成数个第四开口,以显露其下的第二金属层;
(O)移除显露第一、二金属层25:以蚀刻方式移除该第四开口下方的第二金属层及第一金属层;
(P)完成具有数个球侧电性接脚接垫及厚铜蚀刻置晶接垫的增层线路基板26:以剥离方式移除该第六阻层及该第七阻层,并形成一第一线路层。至此,完成一具有数个球侧电性接脚接垫及厚铜蚀刻置晶接垫的增层线路基板,并直接进行步骤(Q);以及
(Q)进行置晶侧线路层与球侧电性接脚接垫的制作27:于该增层线路基板上进行一置晶侧线路层与球侧电性接脚接垫的制作,于其中,在该第一线路层表面形成一第一防焊层,并以曝光及显影方式于该第一防焊层上形成数个第五开口,以显露线路增层结构作为电性连接垫的部分,最后,分别于数个第五开口上形成一第一阻障层,以及于数个电性接脚接垫上形成一第二阻障层。至此,完成一具有完整图案化的置晶侧线路层与球侧电性接脚接垫的封装基板,其中,该第一防焊层系以印刷、旋转涂布或喷涂所为的高感旋光性液态光阻;该第一、二阻障层可为电镀镍金、无电镀镍钯金、电镀银或电镀锡中择其一。
于其中,上述该第一~七阻层系以贴合、印刷或旋转涂布所为的干膜或湿膜高感旋光性光阻;该第一介电层及该第一电性阻绝层可为防焊绿漆、环氧树脂绝缘膜(Ajinomoto Build-up Film,ABF)、苯环丁烯(Benzocyclo-buthene,BCB)、双马来亚酰胺-三氮杂苯树脂(Bismaleimide Triazine,BT)、环氧树脂板(FR4、FR5)、聚酰亚胺(Polyimide,PI)、聚四氟乙烯(Poly(tetra-floroethylene),PTFE)或环氧树脂及玻璃纤维所组成之一者。
请参阅图2~图17所示,分别为本发明一实施例的封装基板(一)剖面示意图、本发明一实施例的封装基板(二)剖面示意图、本发明一实施例的封装基板(三)剖面示意图、本发明一实施例的封装基板(四)剖面示意图、本发明一实施例的封装基板(五)剖面示意图、本发明一实施例的封装基板(六)剖面示意图、本发明一实施例的封装基板(七)剖面示意图、本发明一实施例的封装基板(八)剖面示意图、本发明一实施例的封装基板(九)剖面示意图、本发明一实施例的封装基板(十)剖面示意图、本发明一实施例的封装基板(十一)剖面示意图、本发明一实施例的封装基板(十二)剖面示意图、本发明一实施例的封装基板(十三)剖面示意图、本发明一实施例的封装基板(十四)剖面示意图、本发明一实施例的封装基板(十五)剖面示意图、及本发明一实施例的封装基板(十六)剖面示意图。如图所示:本发明于一较佳实施例中,系先提供一铜核基板30a,并分别于该铜核基板30a的第一面上贴合一高感旋光性高分子材料的第一阻层31,以及于该铜核基板30a的第二面上贴合一高感旋光性高分子材料的第二阻层32,并以曝光及显影方式在该第一阻层31上形成数个第一开口33,以显露其下该铜核基板30a的第一面,而其第二面上的第二阻层32则为完全覆盖状。接着以蚀刻方式移除数个第一开口33下方的部分厚铜,以形成数个第一凹槽34于该铜核基板30a的第一面上,之后移除该第一、二阻层(31、32),形成具有数个置晶接垫35的铜核基板30b。其中,该铜核基板为一不含介电层材料的厚铜板;该第一、二阻层31、32为干膜光阻层。
接着,于具有数个置晶接垫35的铜核基板30b第一面上压合一第一介电层36及一第一金属层37,并显露该铜核基板30b第一面上用以定义置晶位置的数个置晶接垫35,随后分别于该铜核基板30b的第一面上贴合一高感旋光性高分子材料的第三阻层38,以及于该铜核基板30b的第二面上贴合一高感旋光性高分子材料的第四阻层39,并以曝光及显影方式于该第四阻层39上形成数个第二开口40,以显露其下该铜核基板30b的第二面,而其第一面上的第三阻层38则为完全覆盖状。接着以蚀刻方式制作一第二凹槽41,并移除该第三、四阻层,形成具有数个柱状电性接脚接垫42的铜核基板30c,随后,印刷一第一电性阻绝层43于该第一凹槽41中,以显露出球侧数个电性接脚接垫42。之后再以激光钻孔方式于该第一金属层37与该第一介电层36上形成数个第三开口44,接着并于该铜核基板30c的第二面上贴合一高感旋光性高分子材料的第五阻层45,并以无电电镀与电镀方式于数个第三开口44中、第一金属层37、第一介电层36及数个置晶接垫35上形成一第二金属层46,之后移除该第五阻层45。其中,该第一、二金属层(37、46)皆为铜;该第一电性阻绝层43为防焊绿漆。
接着,分别于该第二金属层46上贴合一高感旋光性高分子材料的第六阻层47,以及于该铜核基板30c的第二面上贴合一高感旋光性高分子材料的第七阻层48,并以曝光及显影方式于该第六阻层47上形成数个第四开口49,以显露其下的第二金属层46。最后系以蚀刻方式移除该第四开口49下的第一、二金属层(37、46),并再移除该第六、七阻层(47、48),以形成一第一线路层50。至此,完成一具有数个球侧电性接脚接垫及厚铜蚀刻置晶接垫的增层线路基板3。
请参阅图18~图20所示,系分别为本发明一实施例的封装基板(十七)剖面示意图、本发明一实施例的封装基板(十八)剖面示意图及本发明一实施例的封装基板(十九)剖面示意图。如图所示:在本发明较佳实施例中,系接着进行置晶侧线路层与球侧电性接脚接垫的制作。首先于该第一线路层50表面涂覆一层绝缘保护用的第一防焊层51,并以曝光及显影方式于该第一防焊层51上形成数个第五开口52,以显露线路增层结构作为电性连接垫。最后,分别于数个第五开口52上形成一第一阻障层53,以及于球侧数个电性接脚接垫42上形成一第二阻障层54。至此,完成一具高散热性的封装基板5,其中,该第一、二阻障层53、54皆为镍金层。
由上述可知,本发明系从铜核基板为基础,开始制作的增层封装基板,其结构包括一厚铜蚀刻置晶接垫、一增层线路及球侧数个电性接脚接垫。于其中,厚铜置晶接垫与电性接脚接垫由铜核基板的两面分别蚀刻而成,而增层线路则由压合或贴合的介电层上所形成。该增层线路由置晶接垫位置的边缘向四周延伸,以提供电子组件相连时所需绕线,并以数个电镀盲孔与电性接脚接垫导通连接,其中,由于该电性接脚接垫可保留置晶接垫位置下方的厚铜,以提供置晶接垫的稳定结构及良好散热效果。因此,本发明封装基板的特色系在于,制作厚铜蚀刻置晶接垫时能具选择性地保留位于置晶位置下方的厚铜,以有效地提供组件散热所需,同时,并可以高密度增层线路提供电子组件相连时所需的绕线,使本发明在具有高密度增层线路结构下,亦可同时使芯片能与厚铜金属接垫直接结合。藉此,使用本发明高散热性封装基板的制作方法,系可有效达到改善传统基板散热问题、及简化传统增层线路板制作流程的目的。
综上所述,本发明为一种高散热性封装基板的制作方法,可有效改善已用的种种缺点,利用制作厚铜蚀刻置晶接垫时所选择性地保留位于置晶位置下方的厚铜,可使芯片能与厚铜金属接垫直接结合,以有效地提供组件散热所需,同时并可以其高密度增层线路提供电子组件相连时所需绕线,因此可有效达到改善传统基板散热问题、及简化传统增层线路板制作流程的目的,进而使本发明的产生能更进步、更实用、更符合使用者所须,确已符合发明专利申请要件,爰依法提出专利申请。
Claims (13)
1.一种封装基板的制作方法,其特征在于至少包含下列步骤:
(A)提供一铜核基板;
(B)分别于该铜核基板的第一面上形成一第一阻层,以及于该铜核基板的第二面上形成一完全覆盖状的第二阻层,于其中,该第一阻层上形成数个第一开口,并显露其下该铜核基板的第一面;
(C)移除该数个第一开口下方的部分厚铜,并形成数个第一凹槽于该铜核基板的第一面上;
(D)移除该第一阻层及该第二阻层,并形成具有数个置晶接垫的铜核基板;
(E)于该铜核基板的第一凹槽上形成一第一介电层及一第一金属层,并显露该铜核基板第一面上用以定义置晶位置的数个置晶接垫;
(F)分别于该铜核基板的第一面上形成一完全覆盖状的第三阻层,以及于该铜核基板的第二面上形成一第四阻层,于其中,该第四阻层上形成有数个第二开口,并显露其下该铜核基板的第二面;
(G)于数个第二开口表面形成数个第二凹槽,并显露该数个第二开口下方的第一介电层;
(H)移除该第三阻层及该第四阻层,并形成具数个柱状电性接脚接垫的铜核基板;
(I)于数个第二凹槽内形成一第一电性阻绝层,并显露数个电性接脚接垫;
(J)于该第一金属层与该第一介电层上形成数个第三开口,并显露数个电性接脚接垫;
(K)于该铜核基板的第二面上形成一第五阻层;
(L)于数个第三开口中、第一金属层、第一介电层及数个置晶接垫上形成一第二金属层;
(M)移除该第五阻层;
(N)分别于该第二金属层上形成一第六阻层,以及于该铜核基板的第二面上形成一完全覆盖状的第七阻层,于其中,该第六阻层上并形成数个第四开口,并显露其下的第二金属层;
(O)移除该第四开口下方的第二金属层及第一金属层;
(P)移除该第六阻层及该第七阻层,并形成一第一线路层,至此,完成一具有数个电性接脚接垫及厚铜蚀刻置晶接垫的增层线路基板;
(Q)于该增层线路基板上进行一置晶侧线路层与电性接脚接垫的制作,于其中,在该第一线路层表面形成一第一防焊层,且该第一防焊层上并形成数个第五开口,以显露线路增层结构作为电性连接垫的部分,最后,分别于数个第五开口上形成一第一阻障层,以及于数个电性接脚接垫上形成一第二阻障层,至此,完成一具有完整图案化的置晶侧线路层与电性接脚接垫的封装基板。
2.根据权利要求1所述的封装基板的制作方法,其特征在于,该铜核基板为一不含介电层材料的铜板。
3.根据权利要求1所述的封装基板的制作方法,其特征在于,该第一~七阻层是以贴合、印刷或旋转涂布所形成的干膜或湿膜的高感旋光性光阻。
4.根据权利要求1所述的封装基板的制作方法,其特征在于,数个第一、二、四及五开口以曝光及显影方式形成。
5.根据权利要求1所述的封装基板的制作方法,其特征在于,该步骤(C)形成数个第一凹槽、该步骤(G)形成数个第二凹槽、及步骤(O)移除该第一、二金属层的方法为蚀刻。
6.根据权利要求1所述的封装基板的制作方法,其特征在于,该第一~七阻层的移除方法为剥离。
7.根据权利要求1所述的封装基板的制作方法,其特征在于,该步骤(E)以直接压合该第一介电层及该第一金属层于其上,或系采取贴合该第一介电层后,再形成该第一金属层。
8.根据权利要求1所述的封装基板的制作方法,其特征在于,该第一介电层及该第一电性阻绝层为防焊绿漆、环氧树脂绝缘膜、苯环丁烯、双马来亚酰胺-三氮杂苯树脂、环氧树脂板、聚酰亚胺或聚四氟乙烯。
9.根据权利要求1所述的封装基板的制作方法,其特征在于,该第一电性阻绝层的形成方式为直接压合、印刷或喷涂。
10.根据权利要求1所述的封装基板的制作方法,其特征在于,数个第三开口以直接激光钻孔方式形成。
11.根据权利要求1所述的封装基板的制作方法,其特征在于,该第二金属层的形成方式为无电电镀与电镀。
12.根据权利要求1所述的封装基板的制作方法,其特征在于,该第一防焊层是以印刷、旋转涂布或喷涂所形成的高感旋光性液态光阻。
13.根据权利要求1所述的封装基板的制作方法,其特征在于,该第一、二阻障层为电镀镍金、无电镀镍钯金、电镀银或电镀锡其中之一。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008103046088A CN101685781B (zh) | 2008-09-23 | 2008-09-23 | 封装基板的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008103046088A CN101685781B (zh) | 2008-09-23 | 2008-09-23 | 封装基板的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101685781A CN101685781A (zh) | 2010-03-31 |
CN101685781B true CN101685781B (zh) | 2011-04-27 |
Family
ID=42048854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008103046088A Expired - Fee Related CN101685781B (zh) | 2008-09-23 | 2008-09-23 | 封装基板的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101685781B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI641095B (zh) * | 2017-08-30 | 2018-11-11 | 欣興電子股份有限公司 | 散熱基板的結構及製造方法與封裝結構與方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1294412A (zh) * | 1999-10-29 | 2001-05-09 | 华通电脑股份有限公司 | 具散热功能封装用塑胶基板及其制造方法 |
US6294731B1 (en) * | 1999-03-16 | 2001-09-25 | Performance Interconnect, Inc. | Apparatus for multichip packaging |
-
2008
- 2008-09-23 CN CN2008103046088A patent/CN101685781B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6294731B1 (en) * | 1999-03-16 | 2001-09-25 | Performance Interconnect, Inc. | Apparatus for multichip packaging |
CN1294412A (zh) * | 1999-10-29 | 2001-05-09 | 华通电脑股份有限公司 | 具散热功能封装用塑胶基板及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101685781A (zh) | 2010-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101436547B (zh) | 高散热性封装基板的制作方法 | |
CN101677066B (zh) | 增层线路板的制作方法 | |
US7682972B2 (en) | Advanced multilayer coreless support structures and method for their fabrication | |
TWI324033B (en) | Method for fabricating a flip-chip substrate | |
CN101553094B (zh) | 具埋藏式金属导通柱的线路板制作方法 | |
JP5213094B2 (ja) | 導電バイアを誘電体層に埋め込む方法およびプロセス | |
CN100372103C (zh) | 倒装球栅阵列封装基板及其制作工艺 | |
KR100728754B1 (ko) | 범프를 이용한 인쇄회로기판 및 그 제조방법 | |
US20090241332A1 (en) | Circuitized substrate and method of making same | |
CN101193502A (zh) | 电路板结构及其制作方法 | |
CN101272661B (zh) | 多层印刷布线板及其制造方法 | |
CN101677067B (zh) | 铜核层多层封装基板的制作方法 | |
CN101316475A (zh) | 线路板的立体图案化结构及其工艺 | |
CN101527266B (zh) | 增层线路板的制作方法 | |
CN101436639B (zh) | 发光二极管封装基板的制作方法 | |
KR100704920B1 (ko) | 범프기판을 이용한 인쇄회로기판 및 제조방법 | |
JP3592129B2 (ja) | 多層配線基板の製造方法 | |
CN101685781B (zh) | 封装基板的制作方法 | |
CN101677068B (zh) | 铜核层多层封装基板的制作方法 | |
JP4240597B2 (ja) | 多層配線基板とその製造方法 | |
TWI247363B (en) | A substrate structure having solid micro vias and manufacture method thereof | |
JP3628313B2 (ja) | 印刷配線板およびその製造方法 | |
JPH0786749A (ja) | 印刷配線板の製造方法 | |
CN101295698A (zh) | 倒装基板的结构及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110427 Termination date: 20160923 |