CN101060757B - 用于形成无残余印刷电路板的工艺及其形成的印刷电路板 - Google Patents

用于形成无残余印刷电路板的工艺及其形成的印刷电路板 Download PDF

Info

Publication number
CN101060757B
CN101060757B CN200710096433.1A CN200710096433A CN101060757B CN 101060757 B CN101060757 B CN 101060757B CN 200710096433 A CN200710096433 A CN 200710096433A CN 101060757 B CN101060757 B CN 101060757B
Authority
CN
China
Prior art keywords
hole
copper
layer
circuit board
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710096433.1A
Other languages
English (en)
Other versions
CN101060757A (zh
Inventor
S·L·布赫沃特尔
R·A·巴德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101060757A publication Critical patent/CN101060757A/zh
Application granted granted Critical
Publication of CN101060757B publication Critical patent/CN101060757B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0242—Cutting around hole, e.g. for disconnecting land or Plated Through-Hole [PTH] or for partly removing a PTH
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Abstract

一种在印刷电路板中的通孔上镀铜的工艺，以及用此工艺形成的印刷电路板。所述工艺包括：提供具有在垂直方向上由绝缘体隔离的至少两个铜互连线的印刷电路板；在所述印刷电路板中在垂直方向上提供通孔，以使所述互连线在所述通孔中提供铜接合区；在所述通孔的内表面上施加籽晶层；利用激光器从所述通孔的所述内表面除去所述籽晶层的最外部分；在所述籽晶层上施加铜。

Description

用于形成无残余印刷电路板的工艺及其形成的印刷电路板
技术领域
本发明涉及通过用激光切除除去籽晶层的选择部分来形成印刷电路板的工艺，并涉及由此工艺形成的印刷电路板。
背景技术
印刷电路板(PCB)广泛用于固定和电连接选择的电子元件。印刷电路板由被多层绝缘介质材料隔离的铜电互连构成。在水平的xy平面内，在每个独立层上构图铜互连线并连接这些层以形成一个合成体。然后在合成体的从顶部到底部的垂直z方向上钻出通孔，这些通孔穿过合成体的每层，还穿过每层上的电连接所需的铜接合衬垫。然后将籽晶层，接着将一个或多个铜层施加给所钻通孔的内表面。
图1示出了制造PCB的常规方法，它包括以下步骤：1)用环氧预浸玻璃布(预浸材料)两侧上的铜互连线设计并制备预浸材料的子叠层，子叠层与许多需要的信号、电源和地层汇集并在升高的温度和压力下连接在一起，如图1(a)所示；2)机械钻出穿过PCB12的通孔10，如图1(b)(通孔的内表面特征没有示出)所示；3)在PCB的表面上和通孔的内表面上施加籽晶层14，如图1(c)所示；4)给籽晶层14施加无电镀铜的薄“电镀基层”16，如图1(d)所示；5)在PCB的外表面上施加并构图光致抗蚀剂18，如图1(e)所示；6)使用电镀基层作为电公用层电镀铜20，如图1(f)所示；以及7)清除光致抗蚀剂18并通过蚀刻除去暴露的电镀基层，如图1(g)所示。
在清除光致抗蚀剂之后，蚀刻掉被光致抗蚀剂保护的薄铜层，以在PCB外表面上形成铜互连图形，并留下电镀的通孔，这些通孔在通孔的绝大多数(如果不是全部的话)内表面上具有导电铜层。由此，无论PCB中的哪两个铜互连层与通孔相连，铜都存在于整个通孔中，即，从PCB的顶部到底部，还有公知对信号完整性有不良影响的通孔处的额外的铜30(铜残余)。
设计PCB通过电镀的通孔将用于任何预浸材料层的任何一个铜互连线连接到另一个预浸材料层的另一个铜互连线。然而，因为是在组装多层结构之后形成了电镀通孔，所以如上所述会在电镀通孔的顶部和/或底部出现无关的铜残余30。这些无关的铜残余30限制了尤其在高频下的铜互连的电性能，并因此，经常需要除去它们。用于除去铜残余的典型工艺包括重钻或“回钻”电镀通孔以除去无关的和多余的铜，以提供如图2中所示的回钻的PCB。
回钻工艺耗时、昂贵而且要使PCB经过不必要的损伤，这会影响产品的产量。首先，此工艺很耗时，因为每个通孔必须只能小心地钻到从孔到孔变化的限制深度。第二，回钻留下了残余30的一部分32，作为与钻孔深度相关的允许容差部分。第三，有些PCB被回钻损坏而不得不丢弃。
发明内容
本发明涉及在印刷电路板中的通孔上镀铜的工艺。所述工艺包括提供具有在垂直方向上由绝缘体隔离的至少两个铜互连线的印刷电路板。所述印刷电路板还包括垂直方向上的通孔，以使所述互连线在所述通孔中提供铜接合区。然后在所述通孔的内表面上施加籽晶层。然后用激光从所述通孔的内表面除去籽晶层的最外部分。所述工艺还包括在籽晶层上施加铜。
本发明还涉及一种印刷电路板。所述印刷电路板包括在垂直方向上由绝缘体隔离的至少两个嵌入的铜互连线。同样，所述至少两个互连线的每个与公用通孔相交。所述印刷电路板还包括置于通孔的内表面上的内籽晶层，从互连线中的一个到另一个。接近印刷电路板的外平面的通孔的绝缘体直径基本上等于所述至少两个互连线之间的通孔的绝缘体直径。所述印刷电路板还包括接近所述外平面的所述通孔的最外表面，其基本上由绝缘表面构成。
在作为选择的实施例中，一种印刷电路板包括至少一个嵌入的铜互连线和至少一个置于外绝缘层中的外铜互连线。同样，所述嵌入的铜互连线和所述外互连线的每个与公用通孔相交。所述印刷电路板还包括置于所述公用通孔中的内籽晶层，从所述嵌入的互连线到所述外互连线，和相对的外绝缘层。两个外绝缘层的所述通孔的绝缘体直径基本上等于所述嵌入的和外部的两个互连线之间的所述通孔的绝缘体直径。同样，所述印刷电路板包括接近相对的外绝缘层的所述通孔的最外表面，其基本上由绝缘表面构成。
在另一个实施例中，一种印刷电路板包括至少一个嵌入的铜互连线和至少一个置于外绝缘层中的外铜互连线。同样，所述嵌入的铜互连线和所述外互连线与公用通孔相交。所述印刷电路板包括置于所述公用通孔中的内籽晶层，从所述嵌入的互连线到所述外互连线，和相对的外绝缘层。所述相对的外绝缘层的所述通孔的绝缘体直径基本上大于所述嵌入的互连线和外互连线之间的所述通孔的绝缘体直径。同样，所述印刷电路板包括接近相对的外绝缘层的所述通孔的最外表面，其基本上由绝缘表面构成。
本发明还涉及在印刷电路板中的通孔上镀铜的工艺。所述工艺包括提供具有在垂直方向上由绝缘体隔离的至少两个铜互连线的印刷电路板。所述印刷电路板还包括在垂直方向上的通孔，以使所述至少两个互连线在所述通孔中提供铜接合区。然后除去所述通孔的圆周区域周围的外绝缘层的一部分，并给所述通孔的内表面施加籽晶层。然后用激光从所述通孔的所述内表面除去所述籽晶层的最外部分；以及在所述籽晶层上施加铜。
附图说明
当结合附图阅读时，在本发明的下列详细描述的思想基础上，本发明的这些和其它特征将变得明显，所述附图包括：
图1(a)至1(g)为用于制造PCB的常规工艺的示意图；
图2为具有通过机械回钻除去的部分铜残余的PCB的示意图；
图3(a)至3(c)为本发明的工艺的示意图；
图4(a)至4(c)为本发明的另一种工艺的示意图；以及
图5为本发明的PCB的示意图。
具体实施方式
本发明涉及铜电镀印刷电路板中的通孔的工艺。此工艺包括提供具有在垂直方向上被绝缘体隔离的至少两个铜互连线的印刷电路板(PCB)，并在PCB中在垂直方向上提供通孔，以使互连线在通孔中提供铜接合区。然后给通孔的内表面施加籽晶层。然后用激光从通孔的内表面除去籽晶层的最外部分。然后给籽晶层施加铜。术语垂直方向指穿过PCB的横截面方向，即，从PCB的顶部外平面到PCB的相对的(底部)外平面。
施加铜的步骤可以包括无电镀工艺，以在通孔的内表面上形成第一铜层。无电镀铜首先淀积在剩下的籽晶层上，由此留下通孔的基本上由绝缘表面组成的最外表面的部分。然后可以通过电镀在第一铜层上施加第二铜层。施加铜的工艺还可以包括通过暴露通常在PCB修整期间除去的切口区域中的面板边缘处的内平面来提供用于掩埋过孔电镀的电接触。
本领域内的一般技术人员应该理解，本发明的工艺包括通孔的至少一侧的激光工艺，由此最小化PCB的至少一侧上的铜残余。作为选择，此工艺包括同时在通孔的顶部和底部区域进行激光工艺，由此最小化PCB这两侧上的铜残余。从通孔除去的籽晶层的最外部分从印刷电路板的外平面延伸到至少两个互连线的其中一个的铜接合区，并从PCB的相对的外平面延伸到位于通孔中的另一个互连线的铜接合区。
在此工艺的许多应用中，从通孔除去的籽晶层的最外部分从印刷电路板的外平面延伸到至少两个铜互连线的其中一个的铜接合区。在其它应用中，从通孔除去的籽晶层的最外部分从PCB的外平面延伸到至少两个铜互连线的其中一个的铜接合区，并从印刷电路板的相对的外平面延伸到位于通孔中的另一个互连线的铜接合区。术语“最外”指离PCB板外表面最近的区域。结果，术语“籽晶层的最外部分”指籽晶层离PCB板的外表面最近的部分。
本工艺的一个优点是最小化或完全消除了通孔的常规铜电镀期间形成的许多铜残余。由此，本工艺提供了消除最多(如果不是全部的话)铜残余的设计契机，并因此消除或最小化了对通孔回钻的需求。
本工艺依靠从一个或多个通孔内表面的最外部分激光切除淀积的籽晶层，如图3(a)至3(c)所示。可以在本工艺中使用的一类激光器为具有反折射透镜42的激光器40。在例如通过浸涂淀积籽晶层44之后，使用激光器40从通孔45的内表面除去籽晶层的最外部分48，如图3(b)所示。通孔内表面中的铜接合区46作为用激光除去籽晶层44的有效蚀刻停止。一旦用激光除去籽晶层44的最外部分48，铜电镀工艺就可以继续。然而，因为从通孔45的最外部分48除去了籽晶层44，所以通过无电镀工艺在这些区域中很少或者没有淀积铜50，并由此，还将不会在这些区域中电镀铜52，如图3(c)所示。结果，本发明的工艺消除了用于在被激光接触的通孔的这些区域中回钻铜残余的需求。
应该理解，本发明的工艺可与常规回钻工艺结合使用，以提供无铜残余的理想PCB。本发明不需要排除常规回钻工艺的使用。例如，本发明的工艺仍可以包括通过回钻除去铜残余的形成，而且本发明的工艺可用于最小化所需回钻的量。
在另一个实例中，本发明的工艺可以包括在施加籽晶层之前除去通孔圆周区域周围的一部分外绝缘层。除去外绝缘层可以通过回钻通孔的最外部分来实现，以有效扩大通孔的外圆周。
在另一个实施例中，本工艺包括提供具有在垂直方向上被绝缘体隔离的至少两个铜互连线的PCB，并在PCB中提供垂直方向上的通孔，以使至少两个互连线在通孔中提供铜接合区。然后除去通孔圆周区域周围的一部分外绝缘层，并给通孔的内表面施加籽晶层。可以通过回钻除去外绝缘层以形成凹入的通孔。然后用激光从通孔内表面除去籽晶层的最外部分，并给籽晶层施加铜。如果内部接合衬垫位于深入通孔的地方，其中在通孔外表面处没有更大直径开口的情况下将很难从内表面选择性除去催化剂，此工艺很有用。
再次，施加铜可以包括无电镀工艺，以在通孔的内表面上形成第一铜层，接着在第一铜层上施加第二铜层。
在本发明的另一个实施例中，工艺包括两个不同的激光切除步骤，如图4(a)至4(c)所示。第一激光步骤用于在淀积籽晶层64之前将通孔60的直径增加到内部铜接合衬垫62，如图4(a)和4(b)所示。籽晶层的缺乏消除了在第一激光切除步骤期间散射籽晶粒子的可能性，其可能在不需要的区域中导致无电镀镀覆。可以在此步骤中使用例如CO2激光器的高功率激光器70。在施加籽晶层64之后，使用第二激光切除步骤，如上所述，选择性地从通孔的内表面到内部接合衬垫除去籽晶层64的最外部分66，如图4(c)所示。如果内部接合衬垫位于通孔内部较深的地方，其中在通孔外表面处没有更大直径开口的情况下将很难从内表面选择性除去催化剂，此工艺很有用。
这些新工艺较使用回钻的现有工艺具有许多优点。首先，因为内部互连线的接合衬垫提供了用于激光切除的就地蚀刻停止，所以此工艺比回钻操作更精确而且没有多余的铜残余，并具有更高的总产量和更低的成本。第二，因为在制造程序中它出现较早，所以由此步骤导致的任何产量问题的代价就更低。第三，激光切除工具现在非常快而且是完全可编程的，这就允许生产能力比回钻更快。第四，此工艺使用所谓的掩埋过孔，能够有效制造互连内部平面的过孔。
本发明还涉及一种PCB，包括被绝缘层81在垂直方向上隔离的至少两个嵌入的铜互连线80和80’，以使两个互连线的每个与公用通孔82相交。此PCB还包括位于两个互连线80和80’之间的通孔的内表面上的籽晶层84，如图5所示。接近PCB外平面的通孔的绝缘体直径基本上等于两个互连线80和80’之间的通孔82的绝缘体直径，以及通孔的最外内表面87接近PCB的外平面85。最外内表面87基本上由绝缘表面构成。换句话说，通孔的最外表面将具有微量的籽晶层，并因此在这些区域中将不会形成后面的铜层90和92。这些结构与通过回钻制造的结构有所不同，这是因为，在回钻的情况下，回钻部分的通孔直径基本上大于嵌入的铜互连线80和80’之间的直径。
此外，因为可以在PCB两侧上实施此工艺(如图5中所示)，所以接近印刷电路板的相对外平面88的通孔的绝缘体直径基本上等于两个互连线80和80’之间的通孔的绝缘体直径。同样，接近印刷电路板的相对外平面88的通孔的最外内表面87’基本上由绝缘表面构成。
PCB还可以包括籽晶层84上的第一铜层90，该铜层通常是通过无电镀工艺形成的铜层，如图5所示。第一铜层90之后通常是第二铜层92，它通常是通过电镀工艺形成的铜层。
本发明还涉及包括至少一个嵌入铜互连线和两个互相相对的外绝缘层的PCB。每个外绝缘层包括置于外绝缘层中的外互连线。同样，嵌入的互连线和外互连线相交于公用通孔。内籽晶层设置在公用通孔中，从嵌入互连线到两个外互连线中的一个。通孔的绝缘体直径基本上到处相等，以及接近印刷电路板的两个外绝缘层中的一个的通孔的最外表面基本上由绝缘表面构成。
再次，PCB还可以包括内籽晶层上的第一铜层，该铜层通常是通过无电镀工艺形成的铜层。第一铜层后通常是第一铜层上的第二铜层，它通常是通过电镀工艺形成的铜层。结果，PCB包括嵌入互连线和两个外互连线的仅其中一个之间的铜接触。
本发明同样涉及一种PCB，包括至少两个内绝缘层和嵌入内绝缘层中的多个铜互连线、和包括至少两个铜接合区的多个通孔，以使至少两个铜接合区的每个与多个嵌入铜互连线的至少两个相连。PCB还包括置于铜接合区之间的铜导体，以使铜导体包括无电镀施加铜的第一铜层和电镀铜的第二铜层、和两个外绝缘层，以使外绝缘层的通孔的绝缘体直径基本上等于嵌入互连线之间的通孔的绝缘体直径。PCB还包括与基本上由绝缘表面构成的每个外绝缘层相连的通孔的内表面。此PCB由图5表示。
本发明同样涉及包括至少一个嵌入铜互连线和至于外绝缘层中的至少一个外铜互连线的PCB。嵌入的互连线和外互连线相交于公用通孔。公用通孔包括从嵌入互连线延伸到外互连线的内籽晶层。PCB包括相交于公用通孔的相对的外绝缘层。然而，相对外绝缘层的通孔的绝缘体直径基本上大于嵌入互连线和外互连线之间的通孔的绝缘体直径。PCB同样包括接近印刷电路板的相对外绝缘层的最外表面。此最外表面与公用通孔相交，而且基本上由绝缘表面构成。
与如上所述的其它PCB一样，PCB还可以包括内籽晶层上的第一铜层。通常，第一铜层是无电镀施加的铜层。然后可以给第一铜层施加第二铜层。通常，第二铜层是电镀的铜层。
PCB还可以包括从嵌入铜互连线到相对外绝缘层的通孔。在此情况下，通孔将在嵌入铜互连线和相对的外绝缘层之间的部分中具有更大的绝缘体直径，在通孔的该部分上没有铜。

Claims (20)

1.一种在印刷电路板中的通孔上镀铜的方法，包括以下步骤：
提供具有在垂直方向上由绝缘体隔离的至少两个铜互连线的印刷电路板；
在所述印刷电路板中在垂直方向上提供通孔，以使所述互连线在所述通孔中提供铜接合区；
在所述通孔的内表面上施加籽晶层；
利用激光器从所述通孔的所述内表面除去所述籽晶层的最外部分，从所述通孔除去的所述籽晶层的所述最外部分从所述印刷电路板的外平面延伸到所述至少两个互连线中的一个的所述铜接合区；
在所述籽晶层上施加铜。
2.根据权利要求1的方法，其中所述施加铜的步骤包括无电镀方法，以在所述通孔的所述内表面上形成第一铜层，并在所述第一铜层上施加第二铜层。
3.根据权利要求1的方法，其中所述激光器包括反折射透镜。
4.根据权利要求1的方法，其中从所述通孔除去的所述籽晶层的所述最外部分从所述印刷电路板的外平面延伸到所述互连线中的一个的所述铜接合区，并从所述印刷电路板的相对外平面延伸到位于所述通孔中的另一互连线的铜接合区。
5.根据权利要求1的方法，还包括除去所述印刷电路板的外边缘部分，以在切口区域暴露所述两个互连线中的至少一个，由此允许形成到这些嵌入铜线的用于电镀所述通孔的电接触。
6.根据权利要求1的方法，还包括在所述施加籽晶层的步骤之前，利用高功率激光器除去所述通孔的圆周区域周围的外绝缘层的一部分，直到所述铜接合区。
7.根据权利要求6的方法，其中所述高功率激光器为CO2激光器。
8.一种印刷电路板，包括：
至少两个嵌入的铜互连线，在垂直方向上由绝缘体隔离，其中所述至少两个互连线的每个与公用通孔相交；
内籽晶层，设置在所述通孔的内表面上，从所述互连线中的一个到另一个，其中接近所述印刷电路板的外平面的所述通孔的绝缘体直径等于所述至少两个互连线之间的所述通孔的绝缘体直径；以及
接近所述印刷电路板的所述外平面的所述通孔的最外表面由绝缘表面构成。
9.根据权利要求8的电路板，还包括所述内籽晶层上的第一铜层，其中所述第一铜层是无电镀施加的铜层，以及所述第一铜层上的第二铜层，其中所述第二铜层为电镀的铜层。
10.根据权利要求9的电路板，其中接近所述印刷电路板的所述外平面的所述通孔的所述最外表面包括这样的量的籽晶层，所述量使随后的铜层不能被形成。
11.根据权利要求9的电路板，其中接近所述印刷电路板的相对外平面的所述通孔的所述绝缘体直径等于所述至少两个互连线之间的所述通孔的绝缘体直径，以及接近所述印刷电路板的所述相对外平面的所述通孔的最外表面由绝缘表面构成。
12.一种印刷电路板，包括：
至少一个嵌入的铜互连线和两个互相相对的外绝缘层，其中所述外绝缘层的每个包括设置在所述外绝缘层中的外互连线，以及所述嵌入的互连线和所述外互连线与公用通孔相交；
内籽晶层，设置在所述公用通孔中，从所述嵌入的互连线到所述两个外互连线中的一个，其中所述通孔的绝缘体直径到处相等，以及接近所述印刷电路板的所述两个外绝缘层中的一个的所述通孔的最外表面基本上由绝缘表面构成。
13.根据权利要求12的电路板，还包括所述内籽晶层上的第一铜层，其中所述第一铜层是无电镀施加的铜层，以及所述第一铜层上的第二铜层，其中所述第二铜层为电镀的铜层。
14.一种印刷电路板，包括：
至少两个内绝缘层和嵌入所述内绝缘层中的多个铜互连线；
多个通孔，包括至少两个铜接合区，其中所述至少两个铜接合区的每个与所述多个嵌入的铜互连线的至少两个相连；
铜导体，设置在所述铜接合区之间，其中所述铜导体包括无电镀施加的铜的第一铜层和电镀的铜的第二铜层，以及
两个外绝缘层，其中所述通孔在所述外绝缘层中的部分的绝缘体直径等于所述通孔在所述嵌入的互连线之间的部分的绝缘体直径；以及
所述通孔的内表面，与由绝缘表面构成的每个外绝缘层相连。
15.一种在印刷电路板中的通孔上镀铜的方法，包括以下步骤：
提供具有在垂直方向上由绝缘体隔离的至少两个铜互连线的印刷电路板；
在所述印刷电路板中在垂直方向上提供通孔，以使所述至少两个互连线在所述通孔中提供铜接合区；
除去所述通孔的圆周区域周围的外绝缘层的一部分；
在所述通孔的内表面上施加籽晶层；
利用激光器从所述通孔的所述内表面除去所述籽晶层的最外部分，从所述通孔除去的所述籽晶层的所述最外部分从所述印刷电路板的外平面延伸到所述至少两个互连线中的一个的所述铜接合区；以及
在所述籽晶层上施加铜。
16.根据权利要求15的方法，其中所述施加铜的步骤包括无电镀方法以在所述通孔的所述内表面上形成第一铜层，并在所述第一铜层上施加第二铜层。
17.根据权利要求15的方法，其中通过高功率激光器或通过回钻除去所述外绝缘层。
18.一种印刷电路板，包括：
至少一个嵌入的铜互连线和至少一个设置在外绝缘层中的外铜互连线，其中所述嵌入的互连线和所述外互连线与公用通孔相交；
内籽晶层，设置在所述公用通孔中，从所述嵌入的互连线到所述外互连线；
相对的外绝缘层，其中所述相对的外绝缘层的所述通孔的绝缘体直径大于所述嵌入的互连线和外互连线之间的所述通孔的绝缘体直径；以及
接近所述印刷电路板的相对的外绝缘层的所述通孔的最外表面由绝缘表面构成。
19.根据权利要求18的电路板，还包括所述内籽晶层上的第一铜层，其中所述第一铜层是无电镀施加的铜层，以及所述第一铜层上的第二铜层，其中所述第二铜层为电镀的铜层。
20.根据权利要求18的电路板，还包括从所述嵌入的铜互连线到所述相对的外绝缘层的通孔，所述通孔在所述嵌入的铜互连线和所述相对的外绝缘层之间的部分中具有更大的绝缘体直径，在所述通孔的所述部分上没有铜。
CN200710096433.1A 2006-04-18 2007-04-17 用于形成无残余印刷电路板的工艺及其形成的印刷电路板 Active CN101060757B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/405,405 US7404251B2 (en) 2006-04-18 2006-04-18 Manufacture of printed circuit boards with stubless plated through-holes
US11/405,405 2006-04-18

Publications (2)

Publication Number Publication Date
CN101060757A CN101060757A (zh) 2007-10-24
CN101060757B true CN101060757B (zh) 2012-02-15

Family

ID=38618404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710096433.1A Active CN101060757B (zh) 2006-04-18 2007-04-17 用于形成无残余印刷电路板的工艺及其形成的印刷电路板

Country Status (2)

Country Link
US (3) US7404251B2 (zh)
CN (1) CN101060757B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI389205B (zh) * 2005-03-04 2013-03-11 Sanmina Sci Corp 使用抗鍍層分隔介層結構
US9781830B2 (en) 2005-03-04 2017-10-03 Sanmina Corporation Simultaneous and selective wide gap partitioning of via structures using plating resist
US7977583B2 (en) * 2007-12-13 2011-07-12 Teradyne, Inc. Shielded cable interface module and method of fabrication
JP5217636B2 (ja) * 2008-05-29 2013-06-19 富士通株式会社 プリント板の製造方法、および該製造方法により得られるプリント板、ならびにプリント板の製造装置
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
US8230592B2 (en) * 2008-08-19 2012-07-31 International Business Machines Corporation Method for via stub elimination
US8431831B2 (en) * 2008-10-08 2013-04-30 Oracle America, Inc. Bond strength and interconnection in a via
KR20100125805A (ko) * 2009-05-21 2010-12-01 삼성전기주식회사 방열기판 및 그 제조방법
US8410376B2 (en) * 2009-08-28 2013-04-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US7994045B1 (en) 2009-09-08 2011-08-09 Amkor Technology, Inc. Bumped chip package fabrication method and structure
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
WO2011126646A2 (en) * 2010-03-31 2011-10-13 Flextronics Ap, Llc Improved backdrilling of multilayer printed circuit boards
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
US9673162B2 (en) 2012-09-13 2017-06-06 Nxp Usa, Inc. High power semiconductor package subsystems
KR20140057861A (ko) * 2012-11-05 2014-05-14 삼성전기주식회사 인쇄회로기판 제조 방법
JP6171829B2 (ja) * 2013-01-30 2017-08-02 株式会社デンソー Ｂｇａ型部品実装用の多層基板の製造方法
US9781844B2 (en) * 2013-03-15 2017-10-03 Sanmina Corporation Simultaneous and selective wide gap partitioning of via structures using plating resist
US9271387B2 (en) * 2013-08-22 2016-02-23 Boardtek Electronics Corporation Circuit board structure manufacturing method
CN103433969B (zh) * 2013-08-28 2015-09-30 华为技术有限公司 印刷电路板的钻孔方法和装置
CN104427788B (zh) * 2013-09-10 2017-10-24 上海空间电源研究所 电源控制器用多层功率印制电路板的过孔设置方法及结构
US9565748B2 (en) 2013-10-28 2017-02-07 Flextronics Ap, Llc Nano-copper solder for filling thermal vias
CN106134301B (zh) * 2014-01-22 2019-11-26 桑米纳公司 在印刷电路板中形成镀制通孔的方法
US10750623B2 (en) 2017-05-12 2020-08-18 International Business Machines Corporation Forming conductive vias using healing layer
US10561020B2 (en) 2017-08-03 2020-02-11 International Business Machines Corporation Pin array including segmented pins for forming selectively plated through holes
CN109996399A (zh) * 2017-12-29 2019-07-09 北大方正集团有限公司 背钻方法及印刷电路板
US10973131B2 (en) 2018-07-03 2021-04-06 International Business Machines Corporation Method of manufacturing printed circuit boards
US11858437B2 (en) 2018-10-31 2024-01-02 Lear Corporation Electrical assembly
JP7237572B2 (ja) * 2018-12-27 2023-03-13 京セラ株式会社 印刷配線板の製造方法及び複合印刷配線板の製造方法
EP4056000A1 (en) * 2019-11-06 2022-09-14 Ttm Technologies Inc. Systems and methods for removing undesired metal within vias from printed circuit boards
JP7409031B2 (ja) * 2019-11-18 2024-01-09 Ｔｏｐｐａｎホールディングス株式会社 ガラスコア多層配線基板及びその製造方法
US11050172B2 (en) 2019-11-22 2021-06-29 International Business Machines Corporation Insertable stubless interconnect
CN113518515B (zh) * 2021-03-15 2023-09-08 江西宇睿电子科技有限公司 断节金属化边制作方法和电路板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212769B1 (en) * 1999-06-29 2001-04-10 International Business Machines Corporation Process for manufacturing a printed wiring board
US6391210B2 (en) * 1999-04-01 2002-05-21 International Business Machines Corporation Process for manufacturing a multi-layer circuit board

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3596202A (en) * 1969-03-28 1971-07-27 Bell Telephone Labor Inc Carbon dioxide laser operating upon a vibrational-rotational transition
US4975142A (en) * 1989-11-07 1990-12-04 General Electric Company Fabrication method for printed circuit board
JPH0828583B2 (ja) * 1992-12-23 1996-03-21 インターナショナル・ビジネス・マシーンズ・コーポレイション 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ
NL9400261A (nl) * 1994-02-22 1995-10-02 Hollandse Signaalapparaten Bv Werkwijze voor het vervaardigen van een multilayer microwave board alsmede op deze wijze verkregen boards.
KR100294237B1 (ko) * 1998-04-14 2001-09-17 윤종용 카타디옵트릭 대물렌즈를 구비한 광픽업
US7211512B1 (en) * 2000-01-18 2007-05-01 Micron Technology, Inc. Selective electroless-plated copper metallization
US6630743B2 (en) * 2001-02-27 2003-10-07 International Business Machines Corporation Copper plated PTH barrels and methods for fabricating
JP2003215858A (ja) * 2001-10-19 2003-07-30 Ricoh Co Ltd 画像形成方法及びこの方法を用いた画像形成装置
CN101547562A (zh) * 2003-09-19 2009-09-30 通道系统集团公司 闭合反钻系统
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
JP2005150263A (ja) * 2003-11-13 2005-06-09 Nitto Denko Corp 両面配線回路基板
JP4259311B2 (ja) * 2003-12-19 2009-04-30 株式会社日立製作所 多層配線基板
TWI246379B (en) * 2004-05-12 2005-12-21 Advanced Semiconductor Eng Method for forming printed circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391210B2 (en) * 1999-04-01 2002-05-21 International Business Machines Corporation Process for manufacturing a multi-layer circuit board
US6212769B1 (en) * 1999-06-29 2001-04-10 International Business Machines Corporation Process for manufacturing a printed wiring board

Also Published As

Publication number Publication date
US8404981B2 (en) 2013-03-26
US20130223030A1 (en) 2013-08-29
US7404251B2 (en) 2008-07-29
US8963020B2 (en) 2015-02-24
US20070246252A1 (en) 2007-10-25
US20080277154A1 (en) 2008-11-13
CN101060757A (zh) 2007-10-24

Similar Documents

Publication Publication Date Title
CN101060757B (zh) 用于形成无残余印刷电路板的工艺及其形成的印刷电路板
US7168957B2 (en) Via providing multiple electrically conductive paths
US7402758B2 (en) Telescoping blind via in three-layer core
CN1551708B (zh) 多层布线板
JP2006041463A (ja) 導電性コラムの製造方法及び導電性コラムを有する回路板
KR101063367B1 (ko) 개선된 전송선 무결성 및 증가된 라우팅 밀도를 갖는 다층 회로 기판 및 방법
CN101027948A (zh) 电子模块及其制造方法
JP2005183952A (ja) 導電孔を有したプリント回路ボードの製造方法及びボード
WO2011046479A1 (en) Printed circuit board
US20090233461A1 (en) Method of Manufacturing a Printed Circuit Board
EP0668713B1 (en) Method for the manufacturing of a multilayer microwave board and boards obtained on the basis of this method
US5142775A (en) Bondable via
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
CN102348328A (zh) 芯片埋入方法和芯片埋入式电路板
CN104284514A (zh) 印刷电路板及其制造方法
JP4256603B2 (ja) 積層配線板の製造方法
CN105744718A (zh) 散热pcb及其加工方法
CN111565524B (zh) 一种电路板及其制备工艺
TWI272886B (en) Substrate with multi-layer PTH and method for forming the multi-layer PTH
JP2006210748A (ja) ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法
TW200922429A (en) Structure and manufacturing method of (with embedded component) multilayer circuit board
CN109803494B (zh) 电路板及其制造方法
US8601683B2 (en) Method for electrical interconnection between printed wiring board layers using through holes with solid core conductive material
CN115066985A (zh) 布线基板
US6441319B1 (en) Inserted components for via connection of signal tracks to achieve continuous impedance matching in multi-layer substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant