CN111565524B - 一种电路板及其制备工艺 - Google Patents

一种电路板及其制备工艺 Download PDF

Info

Publication number
CN111565524B
CN111565524B CN202010476488.0A CN202010476488A CN111565524B CN 111565524 B CN111565524 B CN 111565524B CN 202010476488 A CN202010476488 A CN 202010476488A CN 111565524 B CN111565524 B CN 111565524B
Authority
CN
China
Prior art keywords
plate
crimping
core
laminated plate
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010476488.0A
Other languages
English (en)
Other versions
CN111565524A (zh
Inventor
李世伟
蔡利东
汤海林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New H3C Technologies Co Ltd Hefei Branch
Original Assignee
New H3C Technologies Co Ltd Hefei Branch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New H3C Technologies Co Ltd Hefei Branch filed Critical New H3C Technologies Co Ltd Hefei Branch
Priority to CN202010476488.0A priority Critical patent/CN111565524B/zh
Publication of CN111565524A publication Critical patent/CN111565524A/zh
Application granted granted Critical
Publication of CN111565524B publication Critical patent/CN111565524B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377Protective layers
    • H05K2203/1394Covering open PTHs, e.g. by dry film resist or by metal disc

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本申请提供了一种电路板及其制备工艺,涉及通信设备领域。该工艺,包括:压合形成第一压合板;在第一压合板的压接区域制备压接孔,其中,压接孔的焊盘位于第一压合板的第一表面;由第一压合板压合形成第二压合板,其中,第一压合板的第一表面依次压合有第一绝缘层和第一芯板,在第一绝缘层上设置有露出压接区域的开窗;在第二压合板的第一芯板上制备外层图形;去除第一芯板上与压接区域对应的部分。通过上述工艺,能够电路板的良品率。

Description

一种电路板及其制备工艺
技术领域
本申请涉及通信设备领域,尤其涉及一种电路板及其制备工艺。
背景技术
随着电子设备小型化的需求提升,电路板上需要布设的器件密度也逐渐增加,因此,需要更合理的设计电路板以实现器件的高密度设置。
由于电路板是通过多块芯板压合并经过电镀、背钻和刻蚀等工序后形成,在每一块芯板上可以布设有相关的线路图形,形成电路板中具有电路功能的线路层,比如,可以包括用于信号传输的信号层,用于进行供电的电源层以及用于接地的接地层。对于线路层而言,可以通过盲孔进行换层连接,这样一来,便可以在层数一定的电路板中更多的实现电路功能。
然而,在现有制备压接盲孔的过程中,由于该压接盲孔要压接器件,无法对该压接盲孔进行绝缘塞孔,因此,在压合后制备外层图形时所进行的刻蚀工序中,刻蚀液体会流入到该压接盲孔,导致压接盲孔的焊盘或金属壁被腐蚀,从而出现压接盲孔的损坏,电路板的良品率下降的问题。
发明内容
第一方面,本申请提供了一种电路板制备工艺,包括:
压合形成第一压合板;
在第一压合板的压接区域制备压接孔,其中,压接孔的焊盘位于第一压合板的第一表面;
由第一压合板压合形成第二压合板,其中,第一压合板的第一表面依次压合有第一绝缘层和第一芯板,在第一绝缘层上设置有露出压接区域的开窗;
在第二压合板的第一芯板上制备外层图形;
去除第一芯板上与压接区域对应的部分。
可选的,第一芯板包括基材、覆盖基材的外侧面的第一导体层和覆盖基材的内侧面的第二导体层;
其中,内侧面为第一芯板靠近第一压合板的侧面,外侧面为第一芯板远离第一压合板的侧面。
可选的,第一芯板的第二导体层上设置有与压接区域对应的镂空区域。
可选的,由第一压合板压合形成第二压合板,包括:
在第一压合板的第一表面依次压合第一绝缘层和第一芯板;
在第一压合板的第二表面依次压合第二绝缘层和第二芯板,其中,第一压合板的第二表面为与第一压合板的第一表面相对设置的表面;
其中,内侧面为第一芯板靠近第一压合板的侧面,外侧面为第一芯板远离第一压合板的侧面。
可选的,在由第一压合板压合形成第二压合板之后,还包括:
在第二压合板的非压接区域制备从第二压合板的第一表面延伸至第二压合板的第二表面的过孔。
可选的,在压合形成第一压合板之后,还包括:
在第一压合板的非压接区域制备第一导电孔;
在由第一压合板压合形成第二压合板之后,还包括:
在第二压合板的非压接区域制备从第二压合板的第一表面延伸至第一压合板的第一表面的第二导电孔,其中,第一导电孔和第二导电孔电性连接。
第二方面,本申请提供了一种电路板,经由上述第一方面的工艺制备。
根据本申请提供的一种电路板及其制备工艺,通过在压接区域的外侧压合覆盖压接孔的芯板,在制备电路板的外层图形时,通过该芯板对压接区域未进行塞孔操作的压接孔进行保护,避免在进行刻蚀的过程中破坏压接孔,提升电路板的良品率。
附图说明
为了更加清楚地说明本申请实施例或者现有技术中的技术方案,下面将对本申请实施例或者现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,还可以根据本申请实施例的这些附图获得其他的附图。
图1为本申请所涉及的一种电路板制备工艺的流程图;
图2为本申请所涉及的一种电路板制备工艺的流程中,钻设压接孔后的第一压合板的结构示意图;
图3为本申请所涉及的一种电路板制备工艺的流程中,形成电路图形后的第一压合板的结构示意图;
图4为本申请所涉及的一种电路板制备工艺的流程中,形成的一种第二压合板的结构示意图;
图5为本申请所涉及的一种电路板制备工艺的流程中,形成的另一种第二压合板的结构示意图;
图6为本申请所涉及的一种电路板制备工艺的流程中,制备的一种电路板的结构示意图;
图7为本申请所涉及的一种电路板制备工艺的流程中,制备图6中电路板时在非压接区域钻设通孔后的电路板的结构示意图;
图8为本申请所涉及的另一种电路板制备工艺流程中,制备的电路板的结构示意图;
图9为本申请所涉及的另一种电路板制备工艺流程中,制备的一种电路板的结构示意图。
具体实施方式
在本申请实施例使用的术语仅仅是出于描述特定实施例的目的,而非限制本申请实施例。本申请实施例和权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其它含义。本文中使用的术语“和/或”是指包含一个或多个相关联的列出项目的任何或所有可能组合。
本申请提供了一种电路板制备工艺,如图1所示,包括:
S100、压合形成第一压合板。
S102、在第一压合板的压接区域制备压接孔。
在制备电路板的过程中,由多块芯板压合形成,芯板包括基材以及位于基材上的导体层形成。基材为绝缘材料,例如环氧树脂,导体层为导电材料,例如采用铜形成的铜箔。在相邻的两块芯板之间,通过绝缘材料提供粘合力,该绝缘材料可以为环氧树脂。在多块芯板上,预先形成有线路图形,以在电路板上形成具有电路功能的线路层,该线路图形根据实际的需求出发,可以包括用于信号传输的信号层,用于进行供电的电源层以及用于接地的接地层,对于具体每一块芯板上所设置的线路图形,并非本申请的重点,在此不做限制。
为了在电路板上形成盲孔和埋孔,需要进行多次的压合、钻孔等操作,其中,在电路板上盲孔可以作为压接孔使用。该压接孔可以用于压接器件,该器件可以包括芯片、连接器等,器件的引脚会深入到压接孔中,以实现器件和电路板内层的线路层的连接。根据压接孔所连接的引脚功能的不同,压接孔可以是电源孔、接地孔或者信号孔,本申请所制备的压接孔可以根据实际的需要适用不同功能,在此不做限制。
在通过多块芯板压合形成的第一压合板10上,可以根据实际的功能需求分为压接区域2和非压接区域3,如图2所示,其中,压接区域2指在形成电路板后需要安装压接器件的区域,非压接区域3指不需要安装压接器件的区域。但在非压接区域3可以设置表贴器件和功能电路等。
在制备压接孔时,在第一压合板10上,压接区域2钻设形成通孔20和通孔21,在非压接区域3钻设形成通孔30。此后,在第一压合板1上电镀金属,在通孔20、通孔21和通孔30中形成金属壁,该金属可以为铜,但不限于此。
之后,需要根据功能的不同,对通孔进行不同的处理,针对不压接器件的孔进行塞孔处理,即,通过绝缘材料将通孔堵住,而对于压接器件的孔,则不进行此工序。如图2所示的第一压合板10中,需要对通孔20和通孔30进行塞孔处理。
在完成塞孔操作后,针对一些孔可能需要进行背钻,背钻的作用在于将未起到作用的金属壁钻除,避免高速信号在经过过孔时产生信号失真,在图2所示的第一压合板10中,可以通孔20和通孔21中的部分金属壁钻除。需要说明的是,背钻并非是必须的工序,如果最终形成的过孔需要连接第一压合板10的顶面和底面,则无需进行背钻,例如,图2所示的通孔30中的金属壁。
在完成背钻工序后,需要在第一压合板10的表面制备线路图形,这里所说的表面包括设置有压接区域2的第一表面T1(也可以称为压接面)以及未设置压接区域2的第二表面B1(也可以称为非压接面),第一表面T1和第二表面B1为相对设置的表面,比如,第一表面T1可以为第一压合板10的顶面,第二表面B1为第一压合板10的底面。
在制备的工序中,可以包括涂覆光刻胶、曝光、显影、刻蚀等工序,但具体制备的工序为常用技术,在此不再展开描述,最终,形成如图3所示的具有预设线路图形的第一压合板10,其中,通孔20可以形成位于第一表面T1中压接区域2的接地孔22,接地孔22的金属壁220连接第一压合板10中的接地线221,通孔21形成位于第一表面T1中压接区域2的压接孔23,通孔30形成位于第一表面T1非压接区域3的信号孔31,并且,压接孔23的焊盘230位于第一压合板10的第一表面T1,通过位于第一压接板10内的信号线4电性连接压接孔23的金属壁231和信号孔31的金属壁310,在最终形成电路板后,可以将压接区域2的压接孔23中的信号引出到非压接区域3。
需要说明的是,压接孔23、信号孔31和接地孔22仅为举例描述,这些过孔也可以形成以用于实现其他功能。
S104、由第一压合板压合形成第二压合板。
由于第一压合板10仅为电路板中部分,因此,在制备第一压合板10后,需要在第一压合板10两面分别压合其他的板。如图4所示,在第一压合板10的第一表面T1压合第一绝缘层11和第一芯板12,并在第二表面B1上压合第二绝缘层13和第二芯板14。可选的,在第二芯板14外侧可以压合其他功能的压合板,例如,第三绝缘层15和第三压合板16,并且,还可以在第三压合板15的外侧可以进一步压合第四绝缘层17和第三芯板18,以避免在制备外层图形的时候,对第三压合板15上的压接孔造成影响。最终,通过上述的压合过程,形成第二压合板5。
需要说明的是,针对电路板而言,内侧指靠近电路板的中心层的一侧,外侧指远离电路板的中心层的一侧。因此,针对压合的第一芯板12而言,内侧面为第一芯板12靠近第一压合板10的侧面,外侧面为第一芯板12远离第一压合板10的侧面。第一芯板12包括基材120,覆盖基材120的外侧面的第一导体层121和覆盖基材120的内侧面的第二导体层122。当然,在形成的电路板中,第一芯板12上可能需要形成电路图形,因此,需要第一芯板12上设置第一导体层121和第二导体层122。但是,当不需要在第一芯板12的内侧面形成电路图形,压合的第一芯板12上也可以不设置第二导体层122,或者当不需要在第一芯板12的外侧面形成电路图形时,压合的第一芯板12也可以不设置第一导体层121。对于第二芯板14和第三芯板16也可以和第一芯板12的结构类似,对此不作过多描述。
另外,第一绝缘层11为环氧树脂形成的半固化片,其存在一定的流动性,由于压接区域2的压接孔23并未进行塞孔,因此,在压合时,部分第一绝缘层11可能流入到压接孔23中,从而导致压接孔23失效。
因此,可选的,当第一压合板10的第一表面T1设置有插接压接器件的压接孔23时,在第一绝缘层11中需要为压接区域2进行开窗。开窗是指将第一绝缘层11中与压接区域2所对应的部分去除,以使压接区域2与第一芯板12之间的部分流出间隙110。这样的处理可以避免具有流动性的第一绝缘层11流入到压接孔23中,进一步提高形成的电路板的良品率。
由于向第一压合板10压合第一绝缘层11和第一芯板12时,需要附加一定的按压力,以保证第一绝缘层11和第一芯板12能够稳固地与第一压合板10结合。那么,当第一绝缘层11针对第一压合板10的压接区域2进行开窗时,压接区域2上的电路图形可能会与第二导体层122接触,从而磨损压接区域2上的电路图形。
为了避免压合过程对压接区域2上的电路图形造成损坏,进一步地,如图5所示,第一芯板12的第二导体层122上设置有与压接区域2对应的镂空区域123,其中,该镂空区域123可以与第一绝缘层11上的开窗的尺寸保持一致。
另外,针对第三压合板15而言,其上所需要进行的工序以及与其他板之间的压合方式等可以与第一压合板10的情况类似,在此不再重复描述。
S106、在第一芯板上制备外层图形。
在形成第二压合板5后,需要在第一芯板12上制备外层图形,该外层图形的制备可以根据电路板的实际需要进行,在此不展开描述。
由于第一芯板12具有由绝缘材料形成的基材120,因此,在进行外层图形的制备过程中,电镀和刻蚀被基材120拦截在了第一芯板12的外侧面,这样一来,电镀和刻蚀过程中的电镀液和刻蚀液不会流入到被遮挡的压接孔23中,对压接孔23进行保护。具体制备外侧图形的过程与现有的电路图形的制备过程相似,在此不再展开描述。
S108、去除第一芯板上与压接区域对应的部分。
在第一芯板12上制备外层图形后,需要使压接区域2外露,以实现其压接器件的功能。此时,可以通过控深铣或者激光切割的方式将这一部分去除掉,最终形成如图6所示的电路板6。
根据本申请提供的一种电路板制备工艺,通过在压接区域的外侧压合覆盖压接孔的芯板,在制备电路板的外层图形时,通过该芯板对压接区域未进行塞孔操作的压接孔进行保护,避免在进行刻蚀的过程中破坏压接孔,提升电路板的良品率。
可选的,步骤S104、由第一压合板压合形成第二压合板,包括:
S1040、在第一压合板的第一表面依次压合第一绝缘层和第一芯板。
S1042、在第一压合板的第二表面依次压合第二绝缘层和第二芯板。
此处需要说明的是,第二表面B1所压合的结构可以仅包括第二绝缘层13,第一压合板10和第三压合板15进行绝缘隔离。也可以如图4所示,包含第二芯板14,压合第二芯板14的作用在于,可以通过第二芯板14上所设置的导体层140对第一压合板10和第三压合板15之间进行接地屏蔽,从而提升电路板的信号传输效果。举例来说,在第三压合板15上同样可以是同第一压合板10形成相似的压接区域,从而实现电路板上器件的对插,此时第一压合板10上的信号传输和第三压合板15上的信号传输之间可能存在串扰,此时,第二芯板14两侧的导体层140进行接地便可以吸收这部分干扰。
可选的,在由第一压合板压合形成第二压合板之后,还包括:
S105A、在第二压合板的非压接区域制备从第二压合板的第一表面延伸至第二压合板的第二表面的过孔。
可以在压合形成如图7所示的第二压合板5后,在非压接区域3钻设通孔32,该通孔32从第二压合板4的第一表面T2延伸到第二表面B2。并且,钻设的通孔32可以钻除第一压合板10中的接地线221,从而使接地线221在通孔32中露出。
此后,通过电镀和刻蚀等处理,可以在通孔32中形成金属壁330连接接地线221,并且,还可以通过第二压合板5中的接地线221将压接区域2中的接地孔22引出到接地层7,从而实现压接区域2内的屏蔽。如图6所示,在最终的电路板6中,通孔32形成接地孔33。
可选的,在步骤S100压合形成第一压合板之后,还包括:
S101、在第一压合板的非压接区域制备第一导电孔。
在非压接区域3,由通孔30形成第一导电孔34,由于该第一导电孔34后续会被第一芯板12A覆盖,因此,需要进行塞孔处理,以避免压合过程中所造成的损坏。
在步骤S104由所述第一压合板压合形成第二压合板之后,还包括:
S105B、在第二压合板的非压接区域制备从第二压合板的第一表面延伸至第一压合板的第一表面的第二导电孔。
为了将第一导电孔34的信号传输到第一芯板12A的外侧面,在形成第二压合板后,通过控深钻货激光在第一芯板12A上形成通孔。此时,将第一导电孔34的引出方式可以至少包括以下两种,具体的引出方式,可以基于电路板的实际空间进行选择。
方式1:
通孔延伸至第一压合板10A的第一表面(也可以理解为时第一压合板10A的外侧面),这样一来,便可以使得第一压合板10A中的第一导电孔34露出。其中,在第一压合板10A上,需要保留第一导电孔34在第一压合板10A表面的焊盘37A。该焊盘37A的尺寸要大于第一导电孔34的孔径尺寸,因为在加工深V孔时,可能需要进行激光打孔的工序,焊盘37A的金属可以避免激光将电路板打穿,从而避免电路板的损坏。
此后,经过电镀和刻蚀等工序制备外层图形,在此过程中,通孔中形成金属壁35A,该金属壁35A电性连接到之前在第一压合板10A表面保留的焊盘37A,并进一步地电性连接到第一导电孔34的金属壁340,从而形成盘中孔形式的第二导电孔36A,最终如图8所示的电路板6A。
方式2:
通孔延伸至第一压合板10B的第一表面,在第一表面上预制有引出线341将第一导电孔34的引出到偏离第一导电孔34一些距离的位置,并可以在引出线341的末端形成一焊盘342。
此后,经过电镀和刻蚀等工序制备外层图形,在此过程中,通孔中形成金属壁350B,该金属壁350B电性连接到引出线341末端的焊盘342,从而形成偏位孔形式的第二导电孔36B,最终形成如图9所示的电路板6B。
针对此处所描述的方式,对于压合的其他压合板,也可以采用相同或不同的方式进行设置,在此不再展开描述。
与上述一种电路板制备工艺相对应,本申请还提供了一种电路板,如图4、7所示,经由上述的工艺流程制备。
根据本申请提供的一种电路板,通过在压接区域的外侧压合覆盖压接孔的芯板,在制备电路板的外层图形时,通过该芯板对压接区域未进行塞孔操作的压接孔进行保护,避免在进行刻蚀的过程中破坏压接孔,提升电路板的良品率。
以上所述仅为本申请的实施例而已,并不用于限制本申请。对于本领域技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本申请的权利要求范围之内。

Claims (5)

1.一种电路板制备工艺,其特征在于,包括:
压合形成第一压合板;
在所述第一压合板的压接区域制备压接孔,其中,所述压接孔的焊盘位于所述第一压合板的第一表面;
由所述第一压合板压合形成第二压合板,其中,所述第一压合板的第一表面依次压合有第一绝缘层和第一芯板,在所述第一绝缘层上设置有露出所述压接区域的开窗;
在所述第二压合板的所述第一芯板上制备外层图形;
去除所述第一芯板上与所述压接区域对应的部分;
所述第一芯板包括基材、覆盖所述基材的外侧面的第一导体层和覆盖所述基材的内侧面的第二导体层;
其中,所述内侧面为所述第一芯板靠近所述第一压合板的侧面,所述外侧面为所述第一芯板远离所述第一压合板的侧面;
所述第一芯板的第二导体层上设置有与所述压接区域对应的镂空区域。
2.根据权利要求1所述的工艺,其特征在于,所述由所述第一压合板压合形成第二压合板,包括:
在所述第一压合板的第一表面依次压合第一绝缘层和第一芯板;
在所述第一压合板的第二表面依次压合第二绝缘层和第二芯板,其中,所述第一压合板的第二表面为与所述第一压合板的第一表面相对设置的表面;
其中,所述内侧面为所述第一芯板靠近所述第一压合板的侧面,所述外侧面为所述第一芯板远离所述第一压合板的侧面。
3.根据权利要求2所述的工艺,其特征在于,在所述由所述第一压合板压合形成第二压合板之后,还包括:
在所述第二压合板的非压接区域制备从所述第二压合板的第一表面延伸至所述第二压合板的第二表面的过孔。
4.根据权利要求2所述的工艺,其特征在于,在所述压合形成第一压合板之后,还包括:
在所述第一压合板的非压接区域制备第一导电孔;
在所述由所述第一压合板压合形成第二压合板之后,还包括:
在所述第二压合板的非压接区域制备从所述第二压合板的第一表面延伸至所述第一压合板的第一表面的第二导电孔,其中,所述第一导电孔和所述第二导电孔电性连接。
5.一种电路板,其特征在于,经由权利要求1-4任一项工艺制备。
CN202010476488.0A 2020-05-29 2020-05-29 一种电路板及其制备工艺 Active CN111565524B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010476488.0A CN111565524B (zh) 2020-05-29 2020-05-29 一种电路板及其制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010476488.0A CN111565524B (zh) 2020-05-29 2020-05-29 一种电路板及其制备工艺

Publications (2)

Publication Number Publication Date
CN111565524A CN111565524A (zh) 2020-08-21
CN111565524B true CN111565524B (zh) 2022-08-30

Family

ID=72075069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010476488.0A Active CN111565524B (zh) 2020-05-29 2020-05-29 一种电路板及其制备工艺

Country Status (1)

Country Link
CN (1) CN111565524B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112770494A (zh) * 2020-12-05 2021-05-07 深圳市强达电路有限公司 一种断头式压接孔印制电路背板
CN112739014A (zh) * 2020-12-05 2021-04-30 深圳市强达电路有限公司 一种断头式压接孔印制电路背板的制造方法
CN113179588B (zh) * 2021-04-30 2022-06-21 生益电子股份有限公司 Pcb的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3838800B2 (ja) * 1998-12-15 2006-10-25 富士通株式会社 多層プリント配線板製造方法
CN104902701B (zh) * 2014-03-05 2019-03-05 深南电路有限公司 一种电路板加工方法和具有单面孔环的电路板
CN109104824A (zh) * 2018-08-31 2018-12-28 广东成德电子科技股份有限公司 一种刚挠结合电路板的制作方法
CN110798993A (zh) * 2019-11-13 2020-02-14 生益电子股份有限公司 一种pcb上双面压接盲孔的制作方法

Also Published As

Publication number Publication date
CN111565524A (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
CN111565524B (zh) 一种电路板及其制备工艺
KR102443287B1 (ko) 스냅-rf 상호연결
JP2005044779A (ja) 複数の多層基板を相互接合するための接合技術
TW201711534A (zh) 柔性線路板及其製作方法
CN108834335B (zh) 一种pcb的制作方法和pcb
US20150282317A1 (en) Edge contacts of circuit boards, and related apparatus and methods
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
CN104244582A (zh) 埋入式高密度互连印刷电路板及其制作方法
US6802120B2 (en) Method of manufacturing a printed wiring board having a non-through mounting hole
KR100722739B1 (ko) 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법
CN105282969A (zh) 印刷电路板及其制造方法
KR20150138059A (ko) 배선 기판
CN109803494B (zh) 电路板及其制造方法
CN115513724A (zh) 高速信号转接板及制作方法
JP2006344887A (ja) プリント配線板およびその製造方法
CN112533349B (zh) 电路板及其制作方法
CN113543485A (zh) 一种印制电路板的制造方法以及印制电路板
KR100573494B1 (ko) 동축 라인이 내장된 인쇄 회로 기판 제조 방법
CN102348324B (zh) 布线图案之间具有馈通导体的电子模块
CN107026666B (zh) 无线通信组件
CN111465170A (zh) 电路板、插拔模块和电路板的制备工艺
CN114731763A (zh) 内埋电路板及其制造方法
JPH01183196A (ja) 多層印刷配線板装置の製造方法
TWI773565B (zh) 設有阻抗敏感電子元件的多層電路板及其製造方法
CN112752390B (zh) 多层电路板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant