CN1198190C - 时钟倍增电路 - Google Patents

时钟倍增电路 Download PDF

Info

Publication number
CN1198190C
CN1198190C CN03133042.8A CN03133042A CN1198190C CN 1198190 C CN1198190 C CN 1198190C CN 03133042 A CN03133042 A CN 03133042A CN 1198190 C CN1198190 C CN 1198190C
Authority
CN
China
Prior art keywords
clock
multiplication
ring oscillator
output
reference clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN03133042.8A
Other languages
English (en)
Other versions
CN1479186A (zh
Inventor
阿万典久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1479186A publication Critical patent/CN1479186A/zh
Application granted granted Critical
Publication of CN1198190C publication Critical patent/CN1198190C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

提供一种不使用模拟器件而根据参考时钟产生具有稳定频率的倍增时钟的时钟倍增电路。上述时钟倍增电路包括：一环形振荡器，在大于倍增时钟频率的频率进行振荡；一参考时钟计数器，通过环形振荡器的输出时钟来对参考时钟的采样输出进行计数，以获得参考时钟的半周期的计数值；一倍增时钟计数器，在将通过用所获得的参考时钟的半周期的计数值除以外部给出的倍增因数而获得的值定义为倍增计数值的情况中，每次倍增时钟计数器对环形振荡器的输出时钟计数倍增计数值时，对倍增时钟输出进行反相；以及一开锁检测电路；其中，每次倍增时钟计数器计数倍增计数值时，就产生一个计数结束脉冲，并且在参考时钟的周期内计数结束脉冲未被检测到时，开锁检测电路确定一个开锁的检测，以及根据开锁的检测来重新启动环形振荡器。

Description

时钟倍增电路
技术领域
本发明涉及一种用于产生其频率是参考时钟倍数的时钟倍增电路。
背景技术
在现有技术中，结合VCO(压控振荡器)的PLL(锁相环路)被用来获得其频率是参考时钟倍数的时钟信号。图5示出了使用PLL的那种常规时钟倍增电路的方框图。
在图5中，数字501表示参考时钟，502表示倍增时钟输出，511表示相位比较器，512表示电荷泵，513表示低通滤波器，514表示VCO，515表示分频器，以及516表示波形整形电路。
输入到相位比较器511的参考时钟501与分频器的输出进行比较，该分频器将VCO514的输出N倍分频。根据相位差输出由电荷泵512和低通滤波器513产生的控制电压被提供给VCO514。控制电压对VCO514装置进行控制，以便通过PLL对于环路控制振荡N倍参考时钟501的频率。波形整形电路516执行波形整形，以使VCO514的输出波形的占空比为1/2。
然而，常规时钟倍增电路具有两个主要的问题。第一问题是：在常规时钟倍增电路中，低通滤波器需要一个大的时间常数来稳定期望的倍增频率。当低通滤波器被内置在LSI中时，和模拟器件一样需要更大值的电阻或电容。由于模拟器件面积的增加或电容或电阻的变化引起的芯片尺寸的增加，不锁定相位PLL就能够振荡一个信号。
第二个问题是：需要一个锁定时间来获得一个稳定的振荡频率。图6示出了在输出频率的操作开始时，使用PLL的常规时钟倍增电路的输出频率中的转变。如图6所示，在获得一个稳定的振荡频率之前，使用常规PLL的时钟倍增电路伴随着操作时间和电流消耗的浪费。
发明内容
鉴于上述情况提出本发明，旨在提供一种时钟倍增电路，为了获得一个稳定的频率，不使用PLL所需的模拟器件就产生由倍增参考时钟的频率而获得的时钟。
为了解决这些问题，根据本发明的第一方面的时钟倍增电路是一种根据参考时钟输出具有外部给出的倍增因数的频率的倍增时钟的时钟倍增电路，其特征在于包括：一环形振荡器，在大于所述倍增时钟的频率进行振荡；一参考时钟计数器，通过环形振荡器的输出时钟来对参考时钟的采样输出进行计数，以获得参考时钟的半周期的计数值；一倍增时钟计数器，在将通过用所述参考时钟的半周期的计数值除以所述倍增因数而获得的值定义为倍增计数值的情况中，每次所述倍增时钟计数器对所述环形振荡器的输出时钟计数所述倍增计数值时，对所述倍增时钟输出进行反相；以及一开锁检测电路；其中，每次所述倍增时钟计数器计数所述倍增计数值时，就产生一个计数结束脉冲，并且在所述参考时钟的周期内所述计数结束脉冲未被检测到时，所述开锁检测电路确定一个开锁的检测，以及根据所述开锁的检测来重新启动所述环形振荡器。
使用这种结构，通过消除模拟器件和在对倍增计数值进行计数的电路中产生倍增时钟，提供一种没有反馈回路的时钟倍增电路，从而获得不受PLL中的观察到的瞬时响应拘束的输出。另外，在参考时钟的周期内未检测到计数结束脉冲的情况下通过确定开锁的检测，能够检测到由于环形振荡器关闭而未获得倍增时钟的情况。通过根据开锁的检测的确定重新启动环形振荡器，能够自动地复位时钟倍增电路的操作。
通过从自由运行的环形振荡器的输出时钟获得参考时钟的半周期的计数值，以及通过对自由运行的环形振荡器的输出时钟的倍增计数值进行计数来产生一个倍增时钟。因此，即使在环形振荡器的振荡频率由于源电压或温度的变化而改变的情况下，能够自动地执行根据变化的校正。
根据本发明的第二方面的时钟倍增电路是一种根据第一方面的时钟倍增电路，其特征在于环形振荡器包括奇数倒相级。
利用这种结构，环形振荡器包括奇数级，以致不必使用在VCO使用的情况下所需要的振荡频率控制电压范围(动态范围)。这就容易地减小了电路的电压。
根据本发明第三方面的时钟倍增电路是一种根据第一或第二方面的时钟倍增电路，其特征在于：与所述参考时钟的每半个周期的反相同步，所述倍增时钟计数器开始对倍增计数值进行计数。
利用这种结构，与参考时钟的每半个周期的反相同步，产生倍增时钟的计数被启动。因此不使用相位比较器就能够对准倍增时钟的相位和参考时钟的相位。
附图说明
图1示出了根据本发明一实施例的时钟倍增电路的结构方框图；
图2示出了连接了奇数倒相级的环形振荡器的结构示例的电路图；
图3示出了连接了奇数倒相级的环形振荡器的操作的时序图；
图4示出了根据本发明一实施例的时钟倍增电路的操作的时序图；
图5示出了使用PLL的现有技术时钟倍增电路的结构的方框图；
图6示出了在输出频率的操作开始时，使用PLL的现有技术时钟倍增电路的输出频率中的转变。
具体实施方式
参考附图将描述本发明的一个实施例。
图1示出了根据本发明一实施例的时钟倍增电路的结构方框图。在图1中，数字101表示参考时钟，102表示倍增时钟输出，103表示倍增因数输入，104表示开锁检测输出，111表示环形振荡器，112表示参考时钟计数器，113表示倍增因数设置电路，114表示倍增时钟计数器，115表示开锁检测电路，以及116表示复位电路。
环形振荡器111是一种对具有充分大于参考时钟和倍增时钟的频率的时钟进行振荡的电路。环形振荡器111不需要高精度，以致通过连接奇数倒相级就能够被容易地实现。图2示出了连接了奇数倒相级的环形振荡器的结构示例的电路图。在图2中，数字201表示复位信号，202表示复位脉冲S4，211和212到215表示倒相级，216表示开始脉冲应用电路，以及217表示或电路。
图3示出了图2所示的环形振荡器111的操作的时序图。如图3所示，反相器211的输出被固定为低，使得当复位信号被输入时暂停环形振荡器的操作。
当复位信号201驱动为低时，在由奇数倒相级的延迟时间确定的振荡频率，环形振荡器111开始它的操作。如果在奇数倒相级的输入/输出已经达到一个中间电势的情况下假定振荡器暂停，返回脉冲S4经由或电路218被提供给起始脉冲应用电路216，以重新启动环形振荡器111。
图4示出了上述结构的时钟倍增电路的操作的时序图。将参考图1到4来描述本发明的时钟倍增电路的操作。为了简化描述，假定环形振荡器111的振荡频率f1大约是20MHz，参考时钟101的频率f0是1MHz，倍增时钟102的频率f2是2MHz，倍增因数N等于2。
在参考时钟计数器112中，通过使用环形振荡器111的输出时钟来对参考时钟101进行采样，并且对高达参考时钟101的反相的采样脉冲进行计数，以获得等于10的参考时钟101的半周期的采样值M。
在采样操作中，为了避免不测事件，与环形振荡器111的输出时钟同步抓住参考时钟101的变化点。例如，在环形振荡器111的输出时钟的下降边抓住参考时钟101的变化点，并且在它的上升边对参考时钟计数器112进行操作。
倍增因数设置电路113根据等于10的参考时钟101的半周期的采样值M以及由倍增因数的输入给出的倍增因数N＝2，计算倍增计数值M/N＝5。在任何时候将倍增计数值M/N的最后值输入到倍增时钟计数器114。
倍增时钟计数器114用环形振荡器111的输出时钟f1对参考时钟101进行采样，以便抓住参考时钟101被反相处的变化点，并且从变化点开始计算输出时钟f1，并在每次计算达到倍增计数值M/N时反相输出，从而产生具有是参考时钟半周期的1/N的半周期的倍增时钟102，即，频率f2是参考时钟的频率f1的N倍。
在采样操作中，与参考时钟计数器112的情况相同，为了避免不测事件，与环形振荡器111的输出时钟同步抓住参考时钟101的变化点。例如，在环形振荡器111的输出时钟下降沿抓住参考时钟101的变化点，并且在它的上升沿操作倍增时钟计数器114。
将参考时钟101的每个周期中输出的脉冲S1提供给开锁检测电路115。从倍增时钟计数器114，将计数结束脉冲S2提供给开锁检测电路115，其中所述计数结束脉冲S2表示计数完成直到倍增计数值M/N。在每个参考时钟没有产生计数结束脉冲的情况下，这种情况被检测为开锁。
开锁检测电路115包括，例如，由脉冲S1设置和由计数结束脉冲S2复位的触发器。在当输出脉冲时设置触发器的情况中，这种现象被容易地检测为开锁。
响应开锁检测电路115的输出中的变化，复位电路116产生一个复位脉冲S4，并将该复位脉冲S4提供给环形振荡器111，以重新启动环形振荡器111。在由于环形振荡器的关闭而导致开锁的情况下，能够复位时钟倍增电路。
在上面的操作中，参考时钟计数器112使用环形振荡器111的输出时钟，以抓住参考时钟101的变化点，以便获取半周期采样值M。倍增时钟计数器114使用环形振荡器111的相同输出时钟，以计数直到倍增计数值M/N。即使在环形振荡器111的振荡频率变化的情况中，也会自动执行根据变化的校正。
将参考图4来描述这种操作。在时间t1，获得采样值M＝10。倍增计数值M/N＝5被计算。以环形振荡器的输出时钟f1的每五个脉冲对倍增时钟102(f2)进行反相。在时间t2，环形振荡器111的振荡频率f1改变并且获得采样值M＝7。因此倍增计数值M/N＝3被计算。以环形振荡器的输出时钟f1的每三个脉冲对倍增时钟102(f2)进行反相。最后半周期示出了包括相位误差的波形。
倍增时钟计数器114从参考时钟101的变化点开始，对环形振荡器的输出时钟f1进行计数，从而将所产生的倍增时钟102的相位与参考时钟101的相位进行对准。这种方法不是一种直接相位同步，以致每个倍增时钟脉冲的精度低于PLL的精度。然而，能够对准每个参考时钟周期的时间，并容易地产生一相位同步N-倍倍增时钟。
如上所述，根据本发明，通过在对倍增计数值进行计数的电路中产生一倍增时钟，去除了电路中的模拟器件。这就减小了电路中LSI芯片的大小，并且提供了不需要反馈环路的时钟倍增电路，从而获得一不受PLL中观察到的瞬时反应拘束的输出。
根据本发明，参考时钟的半周期的计数值是通过使用自由运行环形振荡器的输出时钟而获得的。倍增时钟是通过使用环形振荡器的相同输出时钟对倍增计数值进行计数而产生的。因此，即使在环形振荡器的振荡频率由于源电压或温度的变化而改变的情况下，也会自动地执行根据变化的校正。
根据本发明，环形振荡器包括奇数倒相级。所得电路设计比使用模拟器件的电路要容易，因此不必使用在使用VCO的情况中所需的振荡频率控制电压范围(动态范围)。这就容易地减小了电路的电压。
根据本发明，与参考时钟的每半周期的反相同步，启动产生一个倍增时钟的计数。因此能够不使用相位比较器就可以将倍增时钟的相位与参考时钟的相位对准。
根据本发明，通过在参考时钟的周期内未检测到计数结束脉冲的情况下确定一个解锁的检测，能够检测到由于环形振荡器关闭而未获得倍增时钟的这种情况。通过根据一个解锁的检测的确定来重新启动环形振荡器，能够自动地复位时钟倍增电路的操作。

Claims (3)

1.一种时钟倍增电路，其根据参考时钟输出具有外部给出的倍增因数的频率的倍增时钟，包括：
一环形振荡器，在大于所述倍增时钟频率的频率进行振荡；
一参考时钟计数器，通过环形振荡器的输出时钟来对参考时钟的采样输出进行计数，以获得参考时钟的半周期的计数值；
一倍增时钟计数器，在将通过用所述参考时钟的半周期的计数值除以所述倍增因数而获得的值定义为倍增计数值的情况中，每次所述倍增时钟计数器对所述环形振荡器的输出时钟计数所述倍增计数值时，对所述倍增时钟输出进行反相；以及
一开锁检测电路；
其中，每次所述倍增时钟计数器计数所述倍增计数值时，就产生一个计数结束脉冲，并且在所述参考时钟的周期内所述计数结束脉冲未被检测到时，所述开锁检测电路确定一个开锁的检测，以及根据所述开锁的检测来重新启动所述环形振荡器。
2.根据权利要求1所述的时钟倍增电路，其中所述环形振荡器包括奇数倒相级。
3.根据权利要求1或2的任一项所述的时钟倍增电路，其中，与所述参考时钟的每半个周期的反相同步，所述倍增时钟计数器开始对倍增计数值进行计数。
CN03133042.8A 2002-07-23 2003-07-23 时钟倍增电路 Expired - Fee Related CN1198190C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP214268/2002 2002-07-23
JP2002214268A JP3995552B2 (ja) 2002-07-23 2002-07-23 クロック逓倍回路

Publications (2)

Publication Number Publication Date
CN1479186A CN1479186A (zh) 2004-03-03
CN1198190C true CN1198190C (zh) 2005-04-20

Family

ID=31936639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03133042.8A Expired - Fee Related CN1198190C (zh) 2002-07-23 2003-07-23 时钟倍增电路

Country Status (3)

Country Link
US (1) US6876236B2 (zh)
JP (1) JP3995552B2 (zh)
CN (1) CN1198190C (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AUPQ056099A0 (en) * 1999-05-25 1999-06-17 Silverbrook Research Pty Ltd A method and apparatus (pprint01)
TWI245178B (en) * 2004-01-16 2005-12-11 Realtek Semiconductor Corp Clock generation method and apparatus
JP2006060699A (ja) * 2004-08-23 2006-03-02 Toshiba Corp 信号処理装置
US7132863B2 (en) * 2005-04-04 2006-11-07 Freescale Semiconductor, Inc. Digital clock frequency doubler
US7394299B2 (en) * 2005-10-06 2008-07-01 Freescale Semiconductor, Inc. Digital clock frequency multiplier
US7577231B2 (en) * 2007-03-16 2009-08-18 International Business Machines Corporation Clock multiplier structure for fixed speed testing of integrated circuits
EP2455830A1 (de) * 2010-11-23 2012-05-23 Siemens Aktiengesellschaft Verfahren zur Erfassung von Eingangssignaländerungen
KR101756944B1 (ko) * 2011-07-01 2017-07-12 페어차일드코리아반도체 주식회사 클록 신호 생성 회로 및 이를 포함하는 전력 공급 장치
CN103595378B (zh) * 2013-11-14 2016-01-13 上海质尊溯源电子科技有限公司 一种超低功耗高性能的上电复位电路
JP6300371B2 (ja) * 2014-11-20 2018-03-28 ミネベアミツミ株式会社 モータ駆動制御装置およびモータ駆動制御方法
KR20170022457A (ko) * 2015-08-20 2017-03-02 에스케이하이닉스 주식회사 주기신호생성회로 및 이를 포함하는 반도체시스템
US9960771B2 (en) * 2016-03-31 2018-05-01 Wave Computing, Inc. Hum generation using representative circuitry
US10461723B2 (en) * 2017-11-30 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Full range realignment ring oscillator

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5038117A (en) * 1990-01-23 1991-08-06 Hewlett-Packard Company Multiple-modulator fractional-N divider
JPH06188898A (ja) 1992-12-16 1994-07-08 Fujitsu Ltd クロック逓倍方式
US5561692A (en) * 1993-12-09 1996-10-01 Northern Telecom Limited Clock phase shifting method and apparatus
US5553100A (en) * 1994-04-01 1996-09-03 National Semiconductor Corporation Fully digital data separator and frequency multiplier
JP3986572B2 (ja) * 1995-03-23 2007-10-03 株式会社デンソー 周波数逓倍装置
KR0176092B1 (ko) * 1995-12-20 1999-04-01 양승택 클럭 입력신호의 주파수 체배장치
US5719510A (en) * 1996-03-27 1998-02-17 Intel Corporation Software configurable digital clock generator
US5786715A (en) * 1996-06-21 1998-07-28 Sun Microsystems, Inc. Programmable digital frequency multiplier
US6130566A (en) * 1996-10-30 2000-10-10 Yokomizo; Akira Digital wave shaping circuit, frequency multiplying circuit, and external synchronizing method, and external synchronizing circuit
ES2124667B1 (es) * 1996-12-16 1999-06-16 Telefonica Nacional Espana Co Circuito integrado multiplicador de frecuencia.
US5815043A (en) * 1997-02-13 1998-09-29 Apple Computer, Inc. Frequency controlled ring oscillator having by passable stages
US5854576A (en) * 1997-04-21 1998-12-29 Ati Technologies Method and apparatus for a finely adjustable clock circuit
JPH10322174A (ja) * 1997-05-21 1998-12-04 Oki Micro Design Miyazaki:Kk 周波数逓倍回路
JP3110377B2 (ja) * 1998-04-28 2000-11-20 日本電気アイシーマイコンシステム株式会社 逓倍回路
DE19946494A1 (de) * 1999-09-28 2001-05-03 Infineon Technologies Ag Empfänger für verschiedene Frequenzbänder
JP2001127598A (ja) * 1999-10-29 2001-05-11 Oki Micro Design Co Ltd 周波数逓倍回路
US6329850B1 (en) * 1999-12-27 2001-12-11 Texas Instruments Incorporated Precision frequency and phase synthesis
US6509800B2 (en) * 2001-04-03 2003-01-21 Agilent Technologies, Inc. Polyphase noise-shaping fractional-N frequency synthesizer

Also Published As

Publication number Publication date
JP3995552B2 (ja) 2007-10-24
US6876236B2 (en) 2005-04-05
US20040135601A1 (en) 2004-07-15
CN1479186A (zh) 2004-03-03
JP2004056663A (ja) 2004-02-19

Similar Documents

Publication Publication Date Title
CN1198190C (zh) 时钟倍增电路
US5530383A (en) Method and apparatus for a frequency detection circuit for use in a phase locked loop
JP2013223066A (ja) Ｐｌｌ回路
EP2436119A1 (en) Phase lock loop with a multiphase oscillator
WO2009141856A1 (ja) 物理量検出回路、物理量センサ装置、および物理量検出方法
CN101183869B (zh) 一种数字锁相环
CN102361456A (zh) 一种时钟相位对齐调整电路
JP5601292B2 (ja) デジタル位相同期回路および物理量検出センサ
WO2017053640A1 (en) Fast-locking frequency synthesizer
CN104391464A (zh) 一种基于fpga的硬件等效同步采样装置
JP4459923B2 (ja) Ｐｌｌシンセサイザ
US20200111470A1 (en) Fundamental frequency detection using peak detectors with frequency-controlled decay time
CN1287526C (zh) Pll电路和降pll电路噪声的装置
US6346833B1 (en) Frequency multiplier circuit
JP2007142791A (ja) 周波数シンセサイザ
CN113193868A (zh) 锁相检测装置和锁相检测方法、锁相环
Wu et al. Stability analysis of MEMS gyroscope drive loop based on CPPLL
KR100209739B1 (ko) 주파수 발생장치
CN1099763C (zh) 频率合成器
US11289062B2 (en) Fundamental frequency detection using peak detectors with frequency-controlled decay time
CN1710813A (zh) Smt任意倍增电路
JP2010199822A (ja) 検波回路、物理量センサ装置
CN215186702U (zh) 锁相检测装置、锁相环
BRPI0709654A2 (pt) processador digital
CN104702277A (zh) 锁相环电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee