CN1193814A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1193814A
CN1193814A CN98100729A CN98100729A CN1193814A CN 1193814 A CN1193814 A CN 1193814A CN 98100729 A CN98100729 A CN 98100729A CN 98100729 A CN98100729 A CN 98100729A CN 1193814 A CN1193814 A CN 1193814A
Authority
CN
China
Prior art keywords
wiring layer
contact hole
semiconductor substrate
leads
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98100729A
Other languages
English (en)
Other versions
CN1100348C (zh
Inventor
高桥寿史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1193814A publication Critical patent/CN1193814A/zh
Application granted granted Critical
Publication of CN1100348C publication Critical patent/CN1100348C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供制造半导体器件的方法,其特征在于,通到半导体衬底(1)的第一接触孔(8)和通到第一布线层(4)的第二接触孔(9,9A)是同时在第三步骤中形成的,通到半导体衬底(1)的第三接触孔(18)和通到第二布线层(11)的第四接触孔(19,19A)是同时在第六步骤中形成的。上述方法减少了制造半导体器件所使用的掩模的数量,并使成品率提高,在栅极上形成接触孔的可设计性提高。

Description

半导体器件及其制造方法
本发明涉及半导体器件及其制造方法，特别涉及具有多层布线结构的半导体器件及其制造方法。
图1A到1F是半导体器件的截面图，描述制造半导体器件例如SRAM的常规方法的各个步骤。
如图1A所示，厚度在200nm到500nm范围内的二氧化硅膜2形成在半导体衬底1上。该二氧化硅膜2确定欲形成的半导体器件所占的区域。然后，二氧化硅膜作为栅氧化膜3以4nm到10nm范围内的厚度形成在器件形成区域内的半导体衬底1上。然后，在该制品上淀积总厚度范围为50nm到300nm的多晶硅膜和折射硅化物膜。此多层结构将制成栅电极或第一布线层。此后，再在该多层结构上淀积厚度为50nm到200nm的氮化硅膜5。
已构图的光刻胶(未示出)形成在氮化硅膜5上，并用该已构图的光刻胶作为掩模腐蚀氮化硅膜5。接着，多晶硅膜和折射硅化物膜的多层结构被腐蚀，从而形成栅电极4。然后，在氮化硅膜5和栅电极4的周围形成氮化硅制成的侧壁6。此后，第一层间绝缘膜7就完全淀积在该制品上。图1A表示这样形成的中间产品。
然后，如图1B所示，已构图的光刻胶10B形成在第一层间绝缘膜7上，接着通过各向异性腐蚀形成共用接触孔8。这样形成的共用接触孔8通到栅电极4，和半导体衬底1。
去掉光刻胶10B之后，多晶硅或SIPOS膜11作为第二布线层以厚度为20nm到100nm形成在该制品上。SIPOS是“半绝缘多晶硅”的缩写，指一般用化学汽化淀积(CVD)合成的SiH4和N2O的混合物。SIPOS一般用于形成高电阻的负载元件。形成多晶硅或SIPOS膜11之后，构图的光刻胶12B形成在多晶硅或SIPOS膜11上，如图1C所示。
接下来，用构图的光刻胶12B作为掩模对多晶硅或SIPOS膜11进行各向异性腐蚀，从而形成电阻层14和VCC布线层13，如图1D所示。电阻层14覆盖第一接触孔8的内表面，由此与栅电极4和半导体衬底1接触。VCC布线层13位于栅电极4的上面。
去掉构图的光刻胶12B之后，第二层间绝缘膜16淀积在该制品上。然后，如图1D所示，构图的光刻胶17B形成在第二层间绝缘膜16上，接着以构图的光刻胶17B作为掩模，对第一和第二层间绝缘膜7和16以及氮化硅膜5进行各向异性腐蚀，从而形成第二接触孔19B。如图1D所示，第二接触孔19B通到栅电极14。
去掉构图光刻胶17B之后，另一构图光刻胶17C形成在第二层间绝缘膜16上。然后，通过用构图光刻胶17C作为掩模进行各向异性腐蚀部分去掉第一和第二层间绝缘膜16和17，以形成第三接触孔18，如图1E所示。形成在半导体衬底1中的扩散层(未示出)暴露于如此形成的第三接触孔18。用于形成第三接触孔18的腐蚀是通过对氮化硅膜5和6的足够高的选择比率进行的。因此，即使第三接触孔18叠加在栅电极4上，也可以在栅电极4和形成在第三接触孔18中的后面提到的接触塞之间防止短路，因为栅电极4完全被氮化硅膜5和6覆盖。
再如图1F所示，去掉光刻胶17C之后，第二接触孔19B和第三接触孔18用钨填充，以在其中形成钨塞20。然后，已构图的铝布线层21作为第三布线层形成在第二层间绝缘膜16上，并与钨塞20接触，如图1F所示。
在上述制造半导体器件的方法中，用于防止在接触塞20和栅电极4之间短路而在栅电极4上形成氮化硅膜5，是为了对着栅电极4以自定位方式形成位于扩散层之上的接触塞20。因而，通到栅电极4的第二接触孔19B必须独立于通到扩散层上方的衬底1的第三接触孔18而形成。这就要求增加掩模的数量，因而导致制造成本的增加和制造成品率的降低。
另一半导体器件布局已由S.Horiba等人提出的，名称为“用于稳定低压工作的带有不稳定抑制技术的对称交叉(Symmetric Diagonal)驱动器晶体管SRAM”，该论文公开于1996学术讨论会VLSI技术摘要，第144布-145页。已提出的用于低压SRAM工作的对称交叉驱动器晶体管(SDDT)单元展示了高标准公差。这种对称单元布局就是所谓的实质上抑制一对单元晶体管特性中的不平衡性。
鉴于制造半导体器件的常规方法的上述问题，本发明的目的是提供制造半导体器件的方法，该方法能避免所使用的掩模数量的增加，因而在接触孔以自定位形式形成时，通过同时形成通到栅电极的接触孔和通到扩散层的接触孔而使制造成品率提高。本发明的另一目的是提供用该方法制造的半导体器件。
所提供的制造半导体器件的方法包括下列步骤：(a)在半导体衬底上形成第一布线层，此第一布线层由绝缘膜包围覆盖；(b)在步骤(a)所得到的制品上形成第一层间绝缘膜；(c)形成通到半导体衬底的接触孔；(d)在步骤(c)所得的制品上形成第二布线层；(e)在步骤(d)所得制品上形成第二层间绝缘膜；(f)形成通到第二布线层的另一接触孔；(g)再形成通到半导体衬底的另一接触孔，(h)在每个接触孔中形成接触塞；和(i)在第二层间绝缘膜上形成第三布线层，从而与接触塞接触，其特征在于，通到半导体衬底的第一接触孔和通到第一布线层的第二接触孔是同时在步骤(c)中形成的，而通到半导体衬底的第三接触孔和通到第二布线层的第四接触孔是同时在步骤(f)中形成的。
最好是，所形成的第二布线层具有在第一层间绝缘膜上延伸的延伸部分，第四接触孔通到该延伸部分。例如，第二布线层可以是由多晶硅或半绝缘多晶硅制成。
最好是，第三和第四接触孔是通过对绝缘膜以等于或高于10的选择率的各向异性腐蚀而形成的。最好所形成的第二布线层具有第一部分，与第一布线层和半导体衬底接触的第二部分，以及与第一布线层接触的第三部分，并使第二部分具有比第一和第三部分高的电阻。最后，第二部分可以是非掺杂的，或者是以比第一和第三部分的掺杂剂量低的剂量注入的。
第一接触孔可以设计成通到半导体衬底和通到第一布线层。
所述半导体器件包括(a)半导体衬底，(b)形成在半导体衬底上并完全被绝缘膜覆盖的第一布线层，(c)形成在半导体衬底和第一布线层之上的第一层间绝缘膜，所形成的第一层间绝缘膜带有通到半导体衬底的第一接触孔和通到第一布线层的第二接触孔，(d)形成在第一接触孔的内表面上的第二布线层，(e)形成在第一层间绝缘膜上的第二层间绝缘膜，并形成有通到半导体衬底的第三接触孔和通到第一布线层的第四接触孔，和(f)形成在第二层间绝缘膜上的第三布线层，其与半导体衬底通过第三接触孔形成电接触，并通过第四接触孔与第二布线层电接触，其特征在于，第二布线层还形成在第二接触孔的内表面上，并与第一布线层接触。
最好是，第二布线层形成有在第一层间绝缘层上延伸的延伸部分，所形成的第四接触孔通到第二布线层的延伸部分。
在根据本发明的半导体器件中，完全被绝缘膜覆盖的第一布线层与第二布线层电连接，第二布线层又与第三布线层电连接。因此，不再需要将第三布线层与完全被绝缘膜覆盖的第一布线层之间电连接。这就使第三布线层与半导体衬底和第二布线层二者的电接触成为可能，因而避免了用于制造半导体器件的掩模数量的增加，而制造成品率提高。
图1A到1F是半导体器件的截面图，表示制造这种半导体器件的常规方法的各个步骤。
图2A到2F也是半导体器件的截面图，表示根据本发明的第一实施例制造这种半导体器件的方法的各个步骤。
图3A到3F也是半导体器件的截面图，表示根据本发明的第二实施例制造这种半导体器件的方法的各个步骤。
下面通过优选实施例描述本发明，在优选实施例中，本发明被用于具有作为负载元件的电阻器的SRAM单元。
图2A到2F表示根据第一实施例制造的半导体器件。
如图2A所示，厚度在200nm到500nm范围内的厚二氧化硅膜2形成在半导体衬底1上。该二氧化硅膜2确定为形成半导体器件而包围的器件形成区域。然后，将制成栅氧化膜3的二氧化硅膜以厚度范围为4nm到10nm形成在器件形成区域中的半导体衬底上。此后，包括多晶硅膜和折射硅化物膜的多层结构以总厚度为50nm到300nm形成在该制品之上。此多层结构将制成栅电极或第一布线层。再在此多层结构上淀积厚度为50nm到200nm的氮化硅膜5。
在氮化硅膜5上形成已构图的光刻胶(未示出)，然后用该构图的光刻胶作为掩模对氮化硅膜5进行腐蚀。接着，多晶硅膜和折射硅化膜的多层结构被腐蚀从而形成栅电极4，作为第一布线层。去掉构图光刻胶后，氮化硅制成的侧壁6形成在氮化硅膜5和栅电极4的周围。然后第一层间绝缘膜7完全淀积在该制品上。图2A表示如此形成的中间成品。
再如图2B所示，已构图的光刻膜10形成在第一层间绝缘膜7上，接着通过各向异性腐蚀从而同时形成共用的或第一接触孔8和第二接触孔9。用于形成第一和第二接触孔8和9的腐蚀是通过在氮化硅膜5，6和二氧化硅膜之间足够小的选择比率进行的。结果，第二接触孔9通到栅电极4。共用的或第一接触孔8通到栅电极4和半导体衬底1。
去掉光刻胶10之后，多晶硅或SIPOS膜11作为第二布线层以厚度20nm到100nm淀积在该制品上。然后，用于形成负载层14，VCC布线层13和接触焊盘15的构图光刻胶12形成在多晶硅或SIPOS膜11上上，如图2C所示。
然后用构图光刻胶2作掩模对多晶硅或SIPOS膜11进行各向异性腐蚀，从而形成作为第一部分的VCC布线层13，作为第二部分的负载层14，和作为第三部分的接触焊盘15，如图2D所示。负载层14覆盖第一接触孔8的内表面，由此形成与栅电极4和半导体衬底1的接触。VCC布线层13位于栅电极4之上。接触焊盘15覆盖第二接触孔9的内表面，由此形成与栅电极4或第一布线层接触。负载层14是非掺杂的，或者是用在1×1012cm-2到1×1014cm-2范围内的相对较低剂量的磷离子注入。而VCC布线层13和接触焊盘15用5×1014cm-2到6×1016cm-2范围的较高剂量的磷掺杂。结果，负载层14的电阻比VCC布线层13和接触焊盘5的电阻高。
去掉构图光刻胶12后，第二层间绝缘膜16淀积在该制品之上，如图2D所示。然后构图光刻胶17形成在第二层间绝缘膜16上，并用构图光刻胶17作掩模各向异性腐蚀第一和第二层间绝缘膜7和16，从而形成第三接触孔18和第四接触孔19。各向异性腐蚀是通过对氮化硅膜5以相等于或大于10的选择比率进行的。如图2E所示，第三接触孔18通到形成在半导体衬底1中的扩散层(未示出)上的半导体衬底1，而第四接触孔19通到栅电极4或第一布线层。
再如图2F所示，去掉光刻胶17后，用钨填充第三和第四接触孔18和19，以在其中形成钨塞20。然后作为第三布线层的构图铝布线层21形成在第二层间绝缘膜16上，并与钨塞20接触，如图2F所示。
在这样制造的半导体器件中，当共用的第一接触孔8形成时，同时也形成第二接触孔9从而通到栅电极4。当VCC布线层13形成时，同时在栅电极4的上方形成接触焊盘15。另外，在第三接触孔18形成时，同时第四接触孔19形成在接触焊盘15上方。因此，上述第一实施例使用同时在栅电极上形成接触孔和在形成在半导体衬底中的扩散层上形成接触孔成为可能。这就使制造半导体器件使用的掩模的数量与接触孔不是同时形成而是分开形成的情况相比减少了。结果，制造半导体器件的制造成品率提高。
图3A到3F表示根据第二实施例制造的半导体器件。根据第二实施例的半导体器件不同于根据第一实施例的上述半导体器件，在第二实施例中，接触焊盘15A形成有在第一层间绝缘层7上延伸的延伸部分15B。第四接触孔19A被形成通到接触焊盘15A的延伸部分15B。铝布线层21通过接触塞20和接触焊盘15A的延伸部分15B与栅电极4电连接。
上述第二实施例使用于制造半导体器件的掩模的数量与接触孔不是同时形成而是分开形成的情况相比减少了，这与第一实施例相同。另外，由于接触焊盘15A形成有延伸部分15B，所以在形成第四接触孔19A处，在延伸部分15B的长度内可以变化。这就使设计半导体器件的可设计性提高。
通过对优选实施例的描述，本发明具有两个主要优点。一个是，掩模数量减少了，因而制造成本降低，制造成品率提高了。这是因为栅电极上的接触孔是与扩散层上的接触孔同时形成的。另一个是，借助于与VCC布线层同时形成的接触焊盘的延伸部分而使在栅电极上形成接触孔更可设计性得到保证。

Claims (13)

1.一种制造半导体器件的方法，包括下列步骤：
(a)在半导体衬底上形成第一布线层(4)，所述第一布线层(4)被绝缘膜(5，6)围绕覆盖；
(b)在步骤(a)中所得制品上形成第一层间绝缘膜(7)；
(c)形成通到所述半导体衬底(1)的接触孔；
(d)在步骤(c)所得制品上形成第二布线层(11)；
(e)在步骤(d)所得制品上形成第二层间绝缘膜(16)；
(f)形成通到所述第二布线层(11)的另一接触孔；
(g)再形成通到所述半导体衬底(1)的另一接触孔；
(h)在每个所述接触孔中形成接触塞(20)；以及
(i)在所述第二层间绝缘膜(16)上形成第三布线层(21)，并与所述接触塞(20)接触，
其特征在于，通到所述半导体衬底(1)的第一接触孔(8)和通到所述第一布线层(4)的第二接触孔(9，9A)是同时在所述步骤
(c)中形成的，通到所述半导体衬底(1)的第三接触孔(18)和通到所述第二布线层(11)的第四接触孔(19，19A)是同时在所述步骤(f)中形成的。
2.如权利要求1的方法，其特征在于，所形成的所述第二布线层(11)具有在所述第一层间绝缘膜(7)上延伸的延伸部分(15B)，所述第四接触孔(19A)通到所述延伸部分(15B)。
3.如权利要求1或2的方法，其中所述第二布线层(11)是由多晶硅或半绝缘多晶硅制成。
4.如权利要求1或2的方法，其中所述第三和第四接触孔(18，19，19A)是通过用对所述绝缘膜(5，6)等于或大于10的选择比率的各向异性腐蚀形成的。
5.如权利要求1或2的方法，其中形成的所述第二布线层(11)具有第一部分(13)，与所述第一布线层(4)和所述半导体衬底(1)接触的第二部分(14)，以及与所述第一布线层(11)接触的第三部分(15，15A)，而所述第二部分(14)的电阻比所述第一和第三部分(13，15，15A)的电阻高。
6.如权利要求5的方法，其中形成的所述第二部分(14)是非掺杂的，或者以比所述第一和第三部分(13，15，15A)低的剂量注入的。
7.如权利要求1或2的方法，其中形成的所述第一接触孔(8)通到所述半导体衬底(1)，以及通到所述第一布线层(4)。
8.一种半导体器件包括：
(a)半导体衬底(1)；
(b)形成在所述半导体衬底(1)上并完全被绝缘膜(5，6)覆盖的第一布线层(4)；
(c)形成在所述半导体衬底(1)和所述第一布线层(4)上的第一层间绝缘膜(7)，所述第一层间绝缘膜(7)形成有通到所述半导体衬底(1)的第一接触孔(8)和通过所述第一布线层(4)的第二接触孔(9，9A)；
(d)形成在所述第一接触孔(8)的内表面上的第二布线层(11)；
(e)形成在所述第一层间绝缘膜(7)上的第二层间绝缘膜(16)，其形成有通到所述半导体衬底(1)的第三接触孔(18)和通到所述第一布线层(4)的第四接触孔(19，19A)；和
(f)形成在所述第二层间绝缘膜(16)上的第三布线层(21)，其通过所述第三接触孔(18)与所述半导体衬底(1)电性接触，通过所述所述第四接触孔(19，19A)与所述第二布线层(11)电性接触，
其特征在于，所述第二布线层(11)还形成在所述第二接触孔(9，9A)的内表面上，并与所述第一布线层(4)接触。
9.如权利要求8的半导体器件，其中所述第二布线层(11)形成有在所述第一层间绝缘层(16)上延伸的延伸部分(15B)，所形成的第四接触孔(19A)通到所述第二布线层(15A)的所述延伸部分(15B)。
10.如权利要求8或9的半导体器件，其中所述第一接触孔(8)还通到所述第一布线层(4)。
11.如权利要求8或9的半导体器件，其中所述第二布线层(11)是由多晶硅或半绝缘多晶硅制成。
12.如权利要求8或9的半导体器件，其中所形成的所述第二布线层(11)具有第一部分(13)，与所述第一布线层(4)和所述半导体衬底(1)接触的第二部分(14)，以及与所述第一布线层(4)接触的第三部分(15)，而所述第二部分(14)的电阻比所述第一和第三部分(13，15)的电阻高。
13.如权利要求12的半导体器件，其中所述第二部分(14)是非掺杂的，或者是以比所述第一和第三部分(13，15)低的剂量注入的。
CN98100729A 1997-03-14 1998-03-12 半导体器件及其制造方法 Expired - Fee Related CN1100348C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP060752/97 1997-03-14
JP060752/1997 1997-03-14
JP09060752A JP3120750B2 (ja) 1997-03-14 1997-03-14 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1193814A true CN1193814A (zh) 1998-09-23
CN1100348C CN1100348C (zh) 2003-01-29

Family

ID=13151327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98100729A Expired - Fee Related CN1100348C (zh) 1997-03-14 1998-03-12 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US6258708B1 (zh)
JP (1) JP3120750B2 (zh)
KR (1) KR100265271B1 (zh)
CN (1) CN1100348C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10239843B4 (de) * 2002-08-29 2008-12-18 Promos Technologies, Inc. Verfahren zur Ausbildung eines Kontaktes
JP4786126B2 (ja) * 2003-06-04 2011-10-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5108941A (en) * 1986-12-05 1992-04-28 Texas Instrument Incorporated Method of making metal-to-polysilicon capacitor
US4753709A (en) * 1987-02-05 1988-06-28 Texas Instuments Incorporated Method for etching contact vias in a semiconductor device
DE69031543T2 (de) * 1989-02-17 1998-04-09 Matsushita Electronics Corp Verfahren zum Herstellen einer Halbleitervorrichtung
US5010039A (en) * 1989-05-15 1991-04-23 Ku San Mei Method of forming contacts to a semiconductor device
JPH03147364A (ja) 1989-11-01 1991-06-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4996167A (en) * 1990-06-29 1991-02-26 At&T Bell Laboratories Method of making electrical contacts to gate structures in integrated circuits
JPH04179269A (ja) 1990-11-14 1992-06-25 Nec Corp 半導体記憶装置
KR950009741B1 (ko) * 1991-10-10 1995-08-26 금성일렉트론주식회사 반도체 메모리 셀의 제조방법 및 그 구조
JPH06140396A (ja) * 1992-10-23 1994-05-20 Yamaha Corp 半導体装置とその製法
JPH06163535A (ja) 1992-11-26 1994-06-10 Rohm Co Ltd 半導体装置およびその製造方法
JPH07115130A (ja) * 1993-10-14 1995-05-02 Toshiba Corp 半導体装置の製造方法
JPH07142597A (ja) * 1993-11-12 1995-06-02 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JP3022744B2 (ja) * 1995-02-21 2000-03-21 日本電気株式会社 半導体装置及びその製造方法
JPH08316430A (ja) * 1995-05-15 1996-11-29 Mitsubishi Electric Corp 半導体メモリとその製造方法、スタックドキャパシタ
US5943598A (en) * 1995-10-19 1999-08-24 Stmicroelectronics, Inc. Integrated circuit with planarized dielectric layer between successive polysilicon layers
US5563088A (en) * 1996-02-02 1996-10-08 Vanguard International Semiconductor Corporation Method for fabricating a stacked capacitor in a DRAM cell
US5792703A (en) * 1996-03-20 1998-08-11 International Business Machines Corporation Self-aligned contact wiring process for SI devices
GB2322733A (en) * 1997-02-27 1998-09-02 Nec Corp Polysilicon electrodes for DRAM cells

Also Published As

Publication number Publication date
KR100265271B1 (ko) 2000-09-15
JP3120750B2 (ja) 2000-12-25
US6258708B1 (en) 2001-07-10
JPH10256396A (ja) 1998-09-25
CN1100348C (zh) 2003-01-29
KR19980080254A (ko) 1998-11-25

Similar Documents

Publication Publication Date Title
US5466971A (en) Semiconductor device having a multilayer interconnection layer
US4676866A (en) Process to increase tin thickness
US4746219A (en) Local interconnect
US5010032A (en) Process for making CMOS device with both P+ and N+ gates including refractory metal silicide and nitride interconnects
US6369430B1 (en) Method of preventing two neighboring contacts from a short-circuit caused by a void between them and device having the same
US4657628A (en) Process for patterning local interconnects
US6451664B1 (en) Method of making a MIM capacitor with self-passivating plates
JP2006511965A (ja) 高密度不揮発性メモリを製作するための改良された方法
US6611061B2 (en) Tantalum-aluminum-nitrogen material for semiconductor devices
US5285102A (en) Method of forming a planarized insulation layer
KR100306202B1 (ko) 반도체장치 및 그의 제조방법
CN1230780A (zh) 改进的多晶硅－硅化物
CN1050448C (zh) 具有高集成度布线结构的半导体器件及其制造方法
US20030157788A1 (en) Method of suppressing void formation in a metal line
KR0138308B1 (ko) 층간접촉구조 및 그 방법
CN1100348C (zh) 半导体器件及其制造方法
KR0161379B1 (ko) 반도체 소자의 다층배선 및 그 제조방법
US6133628A (en) Metal layer interconnects with improved performance characteristics
US6011289A (en) Metal oxide stack for flash memory application
KR100231669B1 (ko) 층간 절연막에 형성된 기체절연층을 갖는 반도체장치및그제조방법
CN1049765C (zh) 在集成电路上互连的接触及其制造方法
CN1155758A (zh) 形成半导体器件金属引线的方法
US20040150108A1 (en) Low resistance barrier for a microelectronic component and method for fabricating the same
US20220320329A1 (en) Semiconductor device
KR960004078B1 (ko) 금속박막 적층구조를 사용한 콘택 형성방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030425

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20030425

Address after: Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030129

Termination date: 20140312