CN1186818C - 具有腔体的金属丝熔丝结构 - Google Patents
具有腔体的金属丝熔丝结构 Download PDFInfo
- Publication number
- CN1186818C CN1186818C CNB991265726A CN99126572A CN1186818C CN 1186818 C CN1186818 C CN 1186818C CN B991265726 A CNB991265726 A CN B991265726A CN 99126572 A CN99126572 A CN 99126572A CN 1186818 C CN1186818 C CN 1186818C
- Authority
- CN
- China
- Prior art keywords
- fuse
- mentioned
- layer
- cavity
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052751 metal Inorganic materials 0.000 title description 6
- 239000002184 metal Substances 0.000 title description 6
- 239000000463 material Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 24
- 238000005516 engineering process Methods 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000002950 deficient Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 230000002776 aggregation Effects 0.000 claims description 3
- 238000004220 aggregation Methods 0.000 claims description 3
- 238000003860 storage Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 58
- 239000000758 substrate Substances 0.000 description 15
- 230000006378 damage Effects 0.000 description 14
- 229910016570 AlCu Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000008676 import Effects 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000002346 layers by function Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005755 formation reaction Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 241000931526 Acer campestre Species 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 208000002925 dental caries Diseases 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052752 metalloid Inorganic materials 0.000 description 1
- 150000002738 metalloids Chemical class 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000008832 photodamage Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
- Fuses (AREA)
Abstract
一种集成电路具有主要器件和通过至少一个熔丝选择地代替主要器件的冗余器件。熔丝包括具有至少一个熔丝链区的第1层，位于第1层上面的第2层，和在熔丝链区上面的的第2层中腔体。
Description
技术领域
本发明一般涉及制造集成电路。特别是，本发明涉及在集成电路中利用熔丝链增加电路密度和/或减少衬底损伤的改进技术。
背景技术
半导体集成电路(IC)及其制造技术是众所周知的。在典型的集成电路中，在硅衬底上可以制造大量的半导体器件。为了达到所要求的功能，通常提供多个导体将所选器件耦连在一起。
在某些集成电路中，导电链耦合到制造后可以利用激光或电力切断或烧断的熔丝。在动态随机存取存储器(DRAM)电路中，例如，在制造期间可以利用熔丝保护某些晶体管栅叠层不意外带电。一旦IC制造基本完成，可以熔断或切断熔丝使DRAM电路运行，好象保护电路从没存在。此外，可以利用熔丝链重新布置导线，从而修改电路的功能。
激光熔丝链通常是利用激光能量能够迅速熔开的金属丝。激光能量使链材料部分蒸发和部分熔化。通常，熔丝链是薄的并且由铝或多晶硅构成，或它可以由和芯片导体相同的金属构成。工作时，预定弧(光点)的短脉冲激光能量撞击在链上。
电熔丝链包括利用电力能够熔开的金属丝，该电力引起部分链材料蒸发，熔化或相反，形成电中断或“断开”。通常，由金属导体(例如，铝)或多晶硅形成电熔丝链。在操作中，利用短脉冲电力，使熔丝断开。
因为不需要熔断每个链，重要的是确保相邻的熔丝不被反射光或热能所熔断。现在利用两种方法保证仅仅熔断所要求的熔丝和不意外熔断相邻的熔丝。第一种方法简单的把熔丝隔离二个或三个光点直径距离。第二种方法在相邻的熔丝之间设置金属壁。这两种方法都导致大的熔丝间距，显著地占用了芯片面积。
在熔丝链是由和芯片导体相同的材料构成、变得更厚、由包括耐熔金属(钨和各种硅化物)层的复合层构成、或由高反射金属(铜/铝)构成等情况下，利用激光熔断熔丝变成更难。
增加逻辑芯片的速度要求是使用这些熔丝链材料的驱动力。通常，可以利用熔丝设置DRAM电路冗余阵列元件的使能位和地址位。
图1表示具有主存储阵列102的典型动态随机存取存储器集成电路。为了易于替换主存储阵列102中的有缺陷的主阵列元件，提供如图所示的冗余阵列104。熔丝阵列106中的多个熔丝通过熔丝锁存阵列108和熔丝解码电路110耦合到冗余阵列104。为了替换有缺陷的主存储器元件，可以熔断或切断熔丝阵列106中的单个熔丝，根据解码电路按照需要设置其值为“1”或“0”。
在运行期间，通常把熔丝阵列106的各熔丝的值在加电时载入熔丝锁存阵列108。然后在运行时利用熔丝解码电路110解码这些数值，因此易于用冗余阵列104的特定冗余元件替换特定的有缺陷的主存储阵列元件。现有技术中利用冗余阵列元件替代有缺陷的主存储器阵列元件的技术是众所周知的，为了简洁起见，下面不进行详细的讨论。
如上所述，利用激光束或电力可以选择地烧断或切断熔丝阵列106中的熔丝链。一旦烧断，熔丝则从高导电状态变到高阻(即不导电)状态。烧断的熔丝阻止电流通过，表示电通路处于开路状态。参看图2A，熔丝阵列元件106的熔丝链202，204，206，208表示它们处于没烧断(即导电状态)状态。如图2B所示，利用激光束或电力切断或烧断一个熔丝链204，从而禁止电流通过。
已经发现，利用激光束设置，切断或烧断熔丝链，可能使熔丝链下面的区域或相邻熔丝链易受激光的损伤，主要由于在熔丝设置工作期间吸收激光能量。因为可能受激光损伤，通常在熔丝链下面的区域不设置半导体器件(例如，晶体管)，在常规系统中远离熔丝。
即使在熔丝链或其它邻近的熔丝链的下面没有有源器件，衬底本身也可能受到激光引起的某种程度的损伤。这是因为作为典型衬底材料的硅容易吸收激光能量，特别是短波激光能量。因为这种原因，在常规系统中利用诸如红外激光等相对长波激光进行设置熔丝操作。
即使红外激光有助于使下面衬底受激光损伤最小，利用具有相对长波的激光包含了某些不希望的危害。例如，红外激光相对长的波长在设置熔丝操作期间在衬底上形成相对大的斑点，它限制其后相互之间设置熔丝链的距离。具有例如大约1微米波长的红外激光，在衬底上产生的光点可能是大约2倍波长或大约2到2.5微米宽。
下面参看图3A和3B来说明相对长波激光的缺点。图3A是包括熔丝链202，204，206，208的熔丝阵列106的一部分的横截面图。如图3A所示，熔丝链202，204，206，208由钝化层302密封。衬底304位于熔丝链下面，如图所示。应当注意，为了易于说明，高度简化图3A所示的内容，熔丝阵列106可以包括其它常规层和/或众所周知的部件。
如图3B所示，利用激光束熔断或切断了图3A所示的熔丝链204。代替熔丝链204存在有一个空位310，它的直径C大约是所利用的激光束波长的2倍。激光光点的直径C关于相邻熔丝链之间的最小熔丝间距312具有较低的限制。如果对于给定激光波长使熔丝相互之间太接近，则可能意外地熔断或切断相邻的熔丝链，易于损坏IC。
利用较短波长的激光，便会减少激光光点的直径C并且伴随着减少熔丝间距。但是，较短波长的激光显著地增加常规系统中下面衬底损伤的可能性，因为硅衬底更容易从短波激光吸收激光能量。如果利用短波激光设置常规系统熔丝阵列106的熔丝链，则可能导致区域320中过大的衬底损伤，可能引起集成电路缺陷和故障。
鉴于上述情况，通常要求提高制造具有激光和或电熔丝链的集成电路的技术。特别是通常要求改善激光和/或电熔丝链结构及其方法，以便减少熔丝元件熔断时造成的损伤量。
发明内容
因此，本发明的目的是提供动态随机存取存储器集成电路的结构和制造方法，该电路包括具有主存储器阵列元件的主存储器阵列；耦连到主存储器阵列的包括冗余存储器阵列元件的冗余存储器阵列；至少一个激光熔丝链，利用激光能量使至少一个冗余存储器阵列元件选择地替换有缺陷的一个主存储器元件；至少一个空腔部分位于激光熔丝链和激光能源之间。
激光熔丝链可以包括第1导电层和位于第1导电层上面的第2导电层，腔体部分位于第2导电层中。激光熔丝链也可以包括熔丝窗孔容许激光能量达到熔丝链，腔体是位于熔丝链和熔丝窗孔之间。腔体从熔丝链向熔丝窗孔导入能量和熔丝材料。动态随机存取存储器包括位于腔体中的导电岛。导电岛在熔丝链上聚集能量。
本发明集成电路包括主要器件和通过至少一个熔丝选择地替代主要器件的冗余器件。熔丝也包括具有至少一个熔丝链区的第1层，位于第1层上的第2层，第2层中的腔体，相对于熔丝链区安置成从集成电路中的相邻器件排除熔丝材料。第1层包括导电层，第2层也包括导电层。熔丝窗孔许可激光能量达到熔丝链。腔体位于熔丝链和熔丝窗孔之间。腔体从熔丝链区导入能量和熔丝材料。集成电路也包括位于腔体中的导电岛。导电岛在熔丝链区上聚集激光能量。
形成集成电路熔丝结构的方法，包括下列步骤，形成熔丝链层，位于熔丝链层上的第2层，位于第2层中的至少一个腔体，使腔体相对于熔丝链区安置成从集成电路中的相邻器件排除熔丝材料。第2层包括淀积处理和镶嵌处理。在第2层上形成绝缘层，其中熔丝链层包括导电层，第2层为导电层。第2层上面的熔丝窗孔允许激光能量达到熔丝链层，其中腔体位于熔丝链层和熔丝之间。腔体从熔丝链层向熔丝窗孔导入能量和熔丝材料。在腔体中形成导电岛。导电岛在熔丝链上集聚激光能量。
附图描述
通过下面参考附图详细说明本发明的实施例，将更好的了解本发明上述的和其它目的，方案和优点，其中：
图1表示为便于讨论示出的典型动态随机存取存储器(DRAM)集成电路；
图2A表示处于没有熔断(即，导电的)状态的多个常规熔丝链；
图2B表示处于熔断(即，不导电)状态的图2A的熔丝链；
图3A和图3B表示位于衬底上的多个熔丝链，包括在设置熔丝操作后在其上形成的激光光点；
图4A-4D表示本发明的实施例，包括位于熔丝链上面的腔体区；
图5是表示本发明优选实施例的流程图。
具体实施方式
在熔断熔丝链时为了避免对结构周围造成损伤，可以紧接着熔丝链形成腔体以吸收部分能量和熔丝清洁处理期间排除的蒸发熔丝材料。本发明包括唯一方便形成的唯一设置的腔体，其从结构上排除能量和清洁熔丝材料时产生的材料，否则可能使结构受到损伤。
具体参看图4A-4D表示本发明熔丝结构/方法的第1实施例。图4A表示利用常规淀积技术，光刻和诸如溅射的等离子体刻蚀形成的金属丝叠层(例如，第1导电“R1”结构)的截面图。金属丝叠层最好包括电介质衬底450，5nm-50nm厚的第1薄导电(Ti)底层402，10nm-1000nm厚的第2导电(AlCu合金)层401。在该结构中，AlCu合金层401作为可熔元件或熔丝链。
正如本公开所给出的技术领域中普通技术人员公知的那样，利用大量的类似结构和材料可以形成本发明的结构。例如，导电层402可以是利用镶嵌工艺形成的下面具有衬垫的金属阻挡层。例如，利用淀积和化学机械整平(CMP)方法在电介质衬底上形成导电层和衬垫。最好利用光刻和刻蚀把衬底构图成熔丝结构的形状。在上述镶嵌结构中，在一部分阻挡层中将形成接触，该阻挡层已被凹切以便用和图4C所示的腔体410类似的方法形成腔体。
在构图后的金属叠层上，淀积厚度为10nm-1000nm的诸如二氧化硅的层间电介质(ILD)层400(例如，第2接触“C2”层)。C2层400对施加到熔丝材料402上的激光能量是透明的。利用常规的光刻和干刻蚀技术，诸如反应离子刻蚀技术(RIE)，用诸如CF4，CHF3，C4F8，CO，Ar，O2，N2等气体构图ILD层400在C2接触层400上形成窗孔区403，以便满足布图设计的要求。
如图4B所示，利用选择淀积和刻蚀技术，例如，光刻和利用诸如BCl3，HCl，Cl2，He，N2和Ar气体的反应离子刻蚀(RIE)，淀积和构图第2导电“R2”结构，形成由厚度为10nm-1000nm的AlCu层405和厚度为10nm-50nm的TiN层404形成的类似金属丝叠层。
然后利用诸如干刻蚀(含氟)的各向同性工艺，在50℃-300℃温度刻蚀由C2接触层400窗孔403露出的AlCu层401的区域。上述刻蚀仅仅对AlCu层401起作用，对层间电介质400或熔丝材料402没有重大变化。如图4C所示，该刻蚀处理凹切AlCu层，形成腔体410和位于C2图形400之间的AlCu岛406。AlCu岛406保留在腔体410中以便帮助吸收随后用激光熔断熔丝时产生的光学能量，并且提供对ILD400的机械支撑。
如图4D所示，淀积和构图诸如二氧化硅的接点通孔(TV)电介质407，利用常规技术形成熔丝窗孔408和焊接区窗口409。当熔化熔丝时，通过熔丝窗孔408输出激光能量，或把额外电压/电流加到熔丝元件402，它熔化/蒸发AlCu合金区域，使熔丝断开。
上述的特定材料和解决方案仅仅是举例说明，是本公开所给出的技术领域中普通技术人员公知的，可以利用许多类似的材料形成图4D所示的结构。主要根据所要制造集成电路器件的特殊要求来决定所使用的材料。
在层401的凹切排泄区410上形成空间，在熔化熔丝处理期间收集从层402排出的材料，因此，在激光熔断熔丝时使烧伤限制在邻接区，或在用电熔断熔丝时，由蒸发熔丝引起的损伤限制在局部区域。
图5表示本发明所述实施例的流程图。具体地说，步骤501表示形成熔丝层402。步骤502表示在熔丝层402上面形成诸如合金层401的功能层。步骤503表示在功能层401上面形成诸如二氧化硅400的激光透射材料。
和给定的集成电路所选择的材料成分无关，本发明的一个特征(其能够包括在本发明任何材料实施例中)是使腔体位于在熔丝窗孔408和熔丝材料402之间。通过这样确定腔体位置，热隔离最初接收激光能量的熔丝材料402的表面。因此激光能量将更聚集在熔丝材料402的表面，从而更稳定和更快速地蒸发/熔化熔丝材料402。
相反，在熔丝材料下方(例如在入射激光能量的反面)形成常规的腔体。因此，利用常规结构，首先接受激光能量的熔丝链表面和相邻材料层接触，该熔丝材料表面不能象本发明熔丝链那样被真正地热隔离。
此外，无论利用激光能量或是利用过量电压/电流断开熔丝链，通过朝向熔丝窗孔408方向提供腔体，在熔断熔丝工艺中排除的能量和材料被导向电介质材料400，并脱离可能存在于熔丝材料下面的集成电路器件，如参照图3B所讨论的那些器件。因此，本发明将由熔断熔丝工艺产生的任何损伤(例如，破裂或熔化)主要限制在接触层400。这样，和包括位于集成电路器件下面腔体的熔丝结构相比，显著地减少了钛层411下面损伤集成电路器件的概率。
不管形成熔丝的材料和周围结构如何，本发明的另一个重要特征是在形成腔体过程中利用现有层。具体地说，形成腔体410的铜/铝合金层401是用来在集成电路器件不同部分实现有用功能的合金层。在反应离子刻蚀期间，仔细选择反应试剂，本发明利用诸如以前现有层(诸如该结构中的合金401)来减少实现本发明所需要处理步骤的数量。
此外，如上所述，在腔体410中可以保留岛406，以便有助于熔丝材料402吸收激光能量。换句话说，腔体410中的岛406聚集透过熔丝窗孔408的激光能量，在熔丝材料402中增加岛406处的能量吸收。
在步骤504，例如利用上述各向同性刻蚀工艺过刻蚀功能层401，形成腔体410和岛406。在步骤505，接着进行另外的工艺处理，形成诸如绝缘层407和另外的导电层404，405。
在步骤506，根据用电熔断或用激光能量熔断来继续处理。如果用激光能量熔断熔丝，则在激光透射材料400上形成熔丝窗孔408，如步骤507所示。然后，在步骤508施加激光能量断开熔丝402。相反，如果用电断开熔丝，则加过量的电压/电流到熔丝402把熔丝断开。在步骤510结束工艺处理。
本发明的另一个优点是本发明熔丝结构和常规工艺相比不增加额外的淀积步骤，因为熔丝利用现有的金属丝叠层结构，该结构在别处作为互连结构用于集成电路芯片方面。
虽然利用优选实施例叙述了本发明，但是本领域技术人员应该认识到本发明在不脱离附加权利要求的精神和范围的情况下，能够进行修改。
Claims (20)
1.动态随机存取存储器集成电路，其包括：
具有主存储器阵列元件的主存储器阵列；
耦连到所述主存储器阵列、包括冗余存储器阵列元件的冗余存储器阵列；
至少一个激光熔丝链，用激光能量使至少一个所述的冗余存储器阵列元件选择性地替代有缺陷的一个所述主存储器元件；
至少一个腔体部分，位于所述的激光熔丝链和所述激光能量的激光能源之间。
2.根据权利要求1的动态随机存取存储器集成电路，其中，所述的激光熔丝链包括第1导电层和位于所述的第1导电层上面的第2导电层，其中所述的腔体部分位于所述第2导电层中。
3.根据权利要求1的动态随机存取存储器集成电路，进一步包括熔丝窗孔，允许所述的激光能量达到所述的熔丝链，其中，所述的腔体位于所述的熔丝链和所述的熔丝窗孔之间。
4.根据权利要求3的动态随机存取存储器集成电路，其中，所述的腔体从所述熔丝链向所述的熔丝窗孔引导能量和熔丝材料。
5.根据权利要求1的动态随机存取存储器集成电路，还包括位于所述腔体中的导电岛。
6.根据权利要求5的动态随机存取存储器集成电路，其中所述的导电岛在所述的熔丝链上聚集激光能量。
7.一种集成电路，其包括：
主要器件；以及
冗余器件，通过至少一个熔丝选择地替换所述的主要器件，
所述的熔丝包括：
具有至少一个熔丝链区的第1导电层；
位于所述的第1层上面的第2导电层；以及
所述第2导电层中的腔体，相对于所述的熔丝链区安置成从所述的集成电路中的相邻器件排除熔丝材料。
8.根据权利要求7的集成电路，还包括位于所述的第2导电层上面的绝缘层。
9.根据权利要求7的集成电路，还包括使激光能量达到所述的熔丝链区的熔丝窗孔，其中所述的腔体位于所述的熔丝链区和所述的熔丝窗孔之间。
10.根据权利要求9的集成电路，其中，所述的腔体从所述的熔丝链区向所述的熔丝窗孔引导能量和熔丝材料。
11.根据权利要求7的集成电路，还包括位于所述腔体中的导电岛。
12.根据权利要求11的集成电路，其中所述的导电岛在所述的熔丝链区上聚集激光能量。
13.形成集成电路熔丝结构的方法，其包括：
形成作为第1层的熔丝链层；
在上述的熔丝链层上面形成作为导电层的第2层；以及
在上述的第2层中形成至少一个腔体，使得所述腔体相对于上述的熔丝链区安置成从上述的集成电路中的相邻器件排除熔丝材料。
14.根据权利要求13的方法，其中，上述的熔丝链层的上述形成和上述的第2层的上述形成包括淀积工艺。
15.根据权利要求13的方法，其中，上述的熔丝链层的上述形成和上述的第2层的上述形成包括镶嵌工艺。
16.根据权利要求13的方法，还包括在上述的第2层上面形成绝缘层，其中，上述的熔丝链层包括导电层。
17.根据权利要求13的方法，还包括在上述的第2层上面形成熔丝窗孔，允许激光能量达到上述的熔丝链层，其中，上述的腔体位于上述的熔丝链层和上述的熔丝窗孔之间。
18.根据权利要求17的方法，其中，上述的腔体从所述熔丝链层向上述的熔丝窗孔引导能量和熔丝材料。
19.根据权利要求13的方法，还包括在上述的腔体内形成导电岛。
20.根据权利要求19的方法，其中，上述的导电岛在上述的熔丝链上积聚激光能量。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/258,563 | 1999-02-26 | ||
| US09/258,563 US6268638B1 (en) | 1999-02-26 | 1999-02-26 | Metal wire fuse structure with cavity |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1291791A CN1291791A (zh) | 2001-04-18 |
| CN1186818C true CN1186818C (zh) | 2005-01-26 |
Family
ID=22981117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB991265726A Expired - Fee Related CN1186818C (zh) | 1999-02-26 | 1999-12-24 | 具有腔体的金属丝熔丝结构 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6268638B1 (zh) |
| EP (1) | EP1032040A3 (zh) |
| JP (1) | JP3365757B2 (zh) |
| KR (1) | KR100385799B1 (zh) |
| CN (1) | CN1186818C (zh) |
| HK (1) | HK1035436A1 (zh) |
| TW (1) | TW456022B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19924153B4 (de) * | 1999-05-26 | 2006-02-09 | Infineon Technologies Ag | Schaltungsanordnung zur Reparatur eines Halbleiterspeichers |
| JP3907911B2 (ja) * | 2000-03-30 | 2007-04-18 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| WO2002018607A2 (en) * | 2000-08-30 | 2002-03-07 | North Carolina State University | Transgenic plants containing molecular decoys that alter protein content therein |
| DE10056411C1 (de) * | 2000-11-14 | 2002-05-23 | Elmos Semiconductor Ag | Abgleichelement für integrierte Halbleiterschaltungen |
| US6693343B2 (en) * | 2000-12-28 | 2004-02-17 | Infineon Technologies Ag | Self-passivating Cu laser fuse |
| US6774457B2 (en) * | 2001-09-13 | 2004-08-10 | Texas Instruments Incorporated | Rectangular contact used as a low voltage fuse element |
| US20050250256A1 (en) * | 2004-05-04 | 2005-11-10 | Bing-Chang Wu | Semiconductor device and fabricating method thereof |
| US7629234B2 (en) * | 2004-06-18 | 2009-12-08 | Electro Scientific Industries, Inc. | Semiconductor structure processing using multiple laterally spaced laser beam spots with joint velocity profiling |
| JP2006041257A (ja) * | 2004-07-28 | 2006-02-09 | Ricoh Co Ltd | 半導体装置 |
| JP5132162B2 (ja) * | 2006-08-11 | 2013-01-30 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| US7566593B2 (en) | 2006-10-03 | 2009-07-28 | International Business Machines Corporation | Fuse structure including cavity and methods for fabrication thereof |
| US8278595B2 (en) * | 2007-03-16 | 2012-10-02 | Electro Scientific Industries, Inc. | Use of predictive pulse triggering to improve accuracy in link processing |
| US20090283916A1 (en) * | 2008-05-13 | 2009-11-19 | United Microelectronics Corp. | Chip structure and method of reworking chip |
| US9887126B2 (en) | 2014-08-26 | 2018-02-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure of dual damascene structures having via hole and trench |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3564354A (en) | 1968-12-11 | 1971-02-16 | Signetics Corp | Semiconductor structure with fusible link and method |
| US4089734A (en) | 1974-09-16 | 1978-05-16 | Raytheon Company | Integrated circuit fusing technique |
| US4032949A (en) | 1975-05-15 | 1977-06-28 | Raytheon Company | Integrated circuit fusing technique |
| US4209894A (en) | 1978-04-27 | 1980-07-01 | Texas Instruments Incorporated | Fusible-link semiconductor memory |
| NL8002634A (nl) | 1980-05-08 | 1981-12-01 | Philips Nv | Programmeerbare halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| JPS60134437A (ja) | 1983-12-23 | 1985-07-17 | Nippon Telegr & Teleph Corp <Ntt> | ヒユ−ズ装置およびその製造方法 |
| US4879587A (en) | 1986-11-13 | 1989-11-07 | Transensory Devices, Inc. | Apparatus and method for forming fusible links |
| US4935801A (en) | 1987-01-27 | 1990-06-19 | Inmos Corporation | Metallic fuse with optically absorptive layer |
| JPS63307758A (ja) | 1987-06-09 | 1988-12-15 | Nec Corp | 集積回路装置 |
| JPH01295439A (ja) | 1988-05-24 | 1989-11-29 | Nissan Motor Co Ltd | 半導体装置 |
| JPH0346256A (ja) | 1989-07-14 | 1991-02-27 | Toshiba Corp | 半導体装置 |
| JP2816394B2 (ja) | 1989-10-24 | 1998-10-27 | セイコークロック株式会社 | 半導体装置 |
| JPH03169049A (ja) | 1989-11-28 | 1991-07-22 | Nec Corp | 半導体集積回路 |
| US5241212A (en) | 1990-05-01 | 1993-08-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a redundant circuit portion and a manufacturing method of the same |
| JP2996375B2 (ja) | 1993-09-13 | 1999-12-27 | ローム株式会社 | ヒューズの樹脂封止方法 |
| JP3255524B2 (ja) * | 1993-12-28 | 2002-02-12 | 三菱電機株式会社 | 冗長回路を有する半導体装置およびその製造方法 |
| US5550399A (en) | 1994-11-03 | 1996-08-27 | Kabushiki Kaisha Toshiba | Integrated circuit with windowed fuse element and contact pad |
| US5608257A (en) | 1995-06-07 | 1997-03-04 | International Business Machines Corporation | Fuse element for effective laser blow in an integrated circuit device |
| US5538924A (en) * | 1995-09-05 | 1996-07-23 | Vanguard International Semiconductor Co. | Method of forming a moisture guard ring for integrated circuit applications |
| DE19638666C1 (de) * | 1996-01-08 | 1997-11-20 | Siemens Ag | Schmelzsicherung mit einer Schutzschicht in einer integrierten Halbleiterschaltung sowie zugehöriges Herstellungsverfahren |
| DE19600398C1 (de) * | 1996-01-08 | 1997-03-27 | Siemens Ag | Schmelzsicherung in einer integrierten Halbleiterschaltung, deren Verwendung in einer Speicherzelle (PROM) sowie Verfahren zu ihrer Herstellung |
| US5899736A (en) * | 1997-09-19 | 1999-05-04 | Siemens Aktiengesellschaft | Techniques for forming electrically blowable fuses on an integrated circuit |
| US5976917A (en) * | 1998-01-29 | 1999-11-02 | Micron Technology, Inc. | Integrated circuitry fuse forming methods, integrated circuitry programming methods, and related integrated circuitry |
| US6222244B1 (en) * | 1998-06-08 | 2001-04-24 | International Business Machines Corporation | Electrically blowable fuse with reduced cross-sectional area |
| US6261937B1 (en) * | 1998-06-24 | 2001-07-17 | Siemens Aktiengesellschaft | Method for forming a semiconductor fuse |
-
1999
- 1999-02-26 US US09/258,563 patent/US6268638B1/en not_active Expired - Fee Related
- 1999-12-24 CN CNB991265726A patent/CN1186818C/zh not_active Expired - Fee Related
-
2000
- 2000-02-15 TW TW089102505A patent/TW456022B/zh not_active IP Right Cessation
- 2000-02-23 EP EP00103742A patent/EP1032040A3/en not_active Withdrawn
- 2000-02-24 KR KR10-2000-0008974A patent/KR100385799B1/ko active IP Right Grant
- 2000-02-24 JP JP2000047093A patent/JP3365757B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-21 US US09/860,570 patent/US6566238B2/en not_active Expired - Lifetime
- 2001-06-28 HK HK01104466A patent/HK1035436A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20010020728A1 (en) | 2001-09-13 |
| JP3365757B2 (ja) | 2003-01-14 |
| TW456022B (en) | 2001-09-21 |
| CN1291791A (zh) | 2001-04-18 |
| EP1032040A2 (en) | 2000-08-30 |
| KR100385799B1 (ko) | 2003-06-02 |
| US6566238B2 (en) | 2003-05-20 |
| JP2000252364A (ja) | 2000-09-14 |
| KR20000058168A (ko) | 2000-09-25 |
| EP1032040A3 (en) | 2001-11-21 |
| US6268638B1 (en) | 2001-07-31 |
| HK1035436A1 (en) | 2001-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1186818C (zh) | 具有腔体的金属丝熔丝结构 | |
| KR100228533B1 (ko) | 반도체 집적회로의 용단가능한 퓨즈 및 그 제조방법 | |
| KR100771723B1 (ko) | 전기적 퓨즈 구조물 및 그 형성 방법 | |
| US7397106B2 (en) | Laser fuse with efficient heat dissipation | |
| CN1218980A (zh) | 半导体装置及其制造方法 | |
| US20020063305A1 (en) | Semiconductor device having fuses or anti-fuses | |
| CN1171284C (zh) | 制造栅导体层面上的空腔熔丝 | |
| CN1992255A (zh) | 半导体结构、电熔线及其形成方法 | |
| US6878614B2 (en) | Methods of forming integrated circuit devices including fuse wires having reduced cross-sectional areas and related structures | |
| JP3485110B2 (ja) | 半導体装置 | |
| US8604585B2 (en) | Fuse of semiconductor device and method for fabricating the same | |
| JP3489088B2 (ja) | 冗長手段を有する半導体装置及びその製造方法 | |
| US20070013025A1 (en) | Semiconductor memory device and method of manufacturing the same | |
| KR100519799B1 (ko) | 반도체 소자의 퓨즈영역 및 그 제조방법 | |
| JPH11340434A (ja) | 半導体装置及びその製造方法 | |
| US20060076642A1 (en) | Semiconductor device and manufacturing method thereof | |
| US6734525B2 (en) | Low stress integrated circuit fusible link | |
| US9196527B2 (en) | Fuse structure for high integrated semiconductor device | |
| KR20080029691A (ko) | 반도체 소자의 퓨즈 및 그 형성방법 | |
| KR20040056199A (ko) | 반도체 소자의 퓨즈 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1035436 Country of ref document: HK |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050126 Termination date: 20161224 |