KR20040056199A - 반도체 소자의 퓨즈 형성 방법 - Google Patents
반도체 소자의 퓨즈 형성 방법 Download PDFInfo
- Publication number
- KR20040056199A KR20040056199A KR1020020082767A KR20020082767A KR20040056199A KR 20040056199 A KR20040056199 A KR 20040056199A KR 1020020082767 A KR1020020082767 A KR 1020020082767A KR 20020082767 A KR20020082767 A KR 20020082767A KR 20040056199 A KR20040056199 A KR 20040056199A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- forming
- layer
- semiconductor device
- material layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 메인 칩 영역에서 배선으로 사용되지 않는 부분을 이용하여 퓨즈를 형성하여 리페어 효율을 높일 수 있도록한 반도체 소자의 퓨즈 형성 방법에 관한 것으로, 하층 절연 물질층상에 퓨즈 형성 영역을 사이에 갖는 하층 메탈 배선층을 형성하는 단계;전면에 제 1 절연층,퓨즈 형성용 물질층을 차례로 형성하는 단계;퓨즈 형성용 물질층을 선택적으로 식각하여 퓨즈를 형성하는 단계;전면에 제 2 절연층을 형성하고 상기 퓨즈가 노출되도록 콘택홀들을 형성하고 콘택홀들을 매립하는 제 1,2 퓨즈 단자를 형성하는 단계를 포함한다.
Description
본 발명은 반도체 칩 제조에 관한 것으로, 구체적으로 메인 칩 영역에서 배선으로 사용되지 않는 부분을 이용하여 퓨즈를 형성하여 리페어 효율을 높일 수 있도록한 반도체 소자의 퓨즈 형성 방법에 관한 것이다.
일반적으로 메모리 소자에서 수율을 높이기 위해서 리페어(repair) 공정이 반드시 진행되어진다.
디바이스에 따라 워드 라인이나 비트 라인을 주로 사용하던 방식은 메모리 집적 로직 소자나 기가 비트(giga bit) 이상의 높은 집적도를 가진 소자의 경우 전체 두께가 두꺼워지며 퓨즈 오픈시에 식각해야 하는 산화막이 두꺼워 새로운 방식의 퓨즈 형성이 필요하다.
이하에서 종래 기술의 반도체 소자의 퓨즈 형성 공정에 관하여 설명하면 다음과 같다.
도 1a내지 도 1c는 종래 기술의 반도체 소자의 메탈 퓨즈 형성을 위한 공정단면도이다.
최근에는 금속층(metal layer)을 이용한 퓨즈가 연구되고 있는데 하부의 산화막의 손상을 메탈 파편에 의한 불량을 낮추기 위해 금속층의 두께가 2000Å이하로 제어되어야 한다.
반도체 제품의 제조 공정에서 발생되는 불량품 구제를 위하여 부가적인 셀(redundancy cell) 및 퓨즈(fuse)를 사용한다.
그리고 메모리 반도체 소자의 퓨즈는 배선층을 통하여 많은 전류가 인가되면 퓨즈 링크의 저항 성분 때문에 발생하는 주울 열에 의해 퓨즈링크가 끊어지게 되고 이 때에 발생하는 많은 열에 의하여 퓨즈 링크 주위의 칩 온도가 올라가게 된다.
종래 기술에서는 도 1a에서와 같이, 하층 절연 물질층(11)이 형성된 상태에서 도 1b에서와 같이 베리어층/텅스텐/알루미늄이 적층되는 금속 배선층(12)을 이용하여 도 1c에서와 같이 패터닝되는 제 1 퓨즈 단자(13),제 2 퓨즈 단자(14)를 갖는 퓨즈를 형성한다.
여기서, 제 1 퓨즈 단자(13)와 제 2 퓨즈 단자(14)가 일정 면적을 갖고 형성된다.
한편, 퓨즈를 고집적화 소자에 사용할 경우 프로그래밍시 발생하는 열에 의하여 칩의 다른 부분이 손상되는 것을 막기 위하여 퓨즈 링크 위의 보호막을 제거한다.
특히, DRAM 제품의 용량이 커질수록 전체 메모리 셀 어레이(Memory cell array)에서 모든 셀이 정상적인 동작을 하는 프리 굿 다이(Pre good die)만의 수율(yield)은 많이 낮아질 수밖에 없다.
따라서, 리페어 알고리즘(Repair Algorithm)을 이용하여 로우(Row) 리페어의 경우 특정의 메모리 셀 용량당 스페어 워드 라인(Spare Word Line)을 제어하도록 하여 컬럼(column) 리페어의 경우도 특정의 메모리 셀 용량당 스페어 컬럼 라인을 제어하여 미리 만들어준 여분의 셀들로 동작을 하지 못하는 셀들을 교체함으로써 제조된 칩의 수율을 높이고 있다.
이때 리페어가 이루어지는 부분을 칩상에서 퓨즈 박스(Fuse box)라 부르며, 종래 기술에서는 대개의 경우 폴리 실리콘으로 사용하여 왔으며, 이 폴리 실리콘층을 레이저를 이용하여 기계적으로 끊음으로서 퓨즈 박스내에서 리페어가 이루어지게 된다.
그러나 이와 같은 종래 기술의 반도체 소자의 퓨즈 형성에 있어서는 다음과 같은 문제점이 있다.
첫째, 종래 기술에서 메탈 퓨즈(metal fuse)는 배선 레이어 전체를 이용하여 퓨즈를 제작하므로 퓨징이 되는 조건을 찾기 힘들다.
둘째, 메탈 퓨즈가 메탈 전체를 사용함으로 인해 퓨즈 영역의 저항이 지나치게 낮아 퓨징에 어려움이 있다.
셋째, 퓨징되는 조건을 만족하는 퓨즈를 설계하기 위해 퓨즈부의 면적이 지나치게 커질 수 있어 전체 칩 사이즈를 증가시키는 문제가 있다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 메탈 퓨즈의 문제를 해결하기 위하여 안출한 것으로, 메인 칩 영역에서 배선으로 사용되지 않는 부분을 이용하여 퓨즈를 형성하여 리페어 효율을 높일 수 있도록한 반도체 소자의 퓨즈 형성 방법을 제공하는데 그 목적이 있다.
도 1a내지 도 1c는 종래 기술의 반도체 소자의 퓨즈 형성을 위한 공정단면도
도 2a내지 도 2e는 본 발명에 따른 반도체 소자의 퓨즈 형성을 위한 공정 단면도
-도면의 주요 부분에 대한 부호의 설명-
21. 하층 절연 물질 22. 하층 메탈층
23. 제 1 절연층 24. 퓨즈 형성용 물질층
24a. 퓨즈 25. 제 2 절연층
26. 제 1 퓨즈 단자 27. 제 2 퓨즈 단자
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 퓨즈 형성 방법은 하층 절연 물질층상에 퓨즈 형성 영역을 사이에 갖는 하층 메탈 배선층을 형성하는 단계;전면에 제 1 절연층,퓨즈 형성용 물질층을 차례로 형성하는 단계;퓨즈 형성용 물질층을 선택적으로 식각하여 퓨즈를 형성하는 단계;전면에 제 2 절연층을 형성하고 상기 퓨즈가 노출되도록 콘택홀들을 형성하고 콘택홀들을 매립하는 제 1,2 퓨즈 단자를 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체 소자의 퓨즈 형성 방법의 바람직한 실시예에 관하여 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a내지 도 2e는 본 발명에 따른 반도체 소자의 퓨즈 형성을 위한 공정 단면도이다.
본 발명에 따른 퓨즈는 퓨징되는 조건을 찾기 용이하게 하고, 퓨징되는 조건을 사용자가 임의로 조정할 수 있도록한 것이다.
퓨즈를 메인 칩내의 사용하지 않는 부분(배선과 배선 사이의)을 이용하여 형성하여 칩 사이즈의 증가를 방지할 수 있다.
먼저, 도 2a에서와 같이, 하층 절연 물질층(21)상에 퓨즈 형성 영역을 정의하도록 하층 메탈(22)을 형성한다.
그리고 도 2b에서와 같이, 하층 메탈(22)을 포함하는 전면에 메탈과 메탈을 격리하기 위한 제 1 절연층(23)을 형성한다.
이어, 도 2c에서와 같이, 전면에 퓨즈 형성용 물질층(24)을 형성한다.
여기서, 퓨즈 형성용 물질층(24)은 도전성 물질로 반드시 금속일 필요는 없다.
그리고 도 2d에서와 같이, 퓨즈 형성용 물질층(24)을 퓨즈 형성 영역에만 남도록 선택적으로 식각하여 퓨즈(24a)를 형성한다.
즉, 하층 메탈(22)상에 위치하는 퓨즈 형성용 물질층(24)을 모두 CMP(Chemical Mechanical Polishing)공정으로 평탄화하여 제거한다.
이어, 도 2e에서와 같이, 전면에 제 2 절연층(25)을 형성하고 상기 퓨즈(24a)가 노출되도록 포토리소그래피 공정으로 선택적으로 콘택홀들을 형성하고 콘택홀들을 매립하는 제 1,2 퓨즈 단자(26)(27)를 형성한다.
여기서, 제 1,2 퓨즈 단자(26)(27)는 퓨즈 컷팅 영역을 중앙에 두고 퓨즈(24a)에 콘택되고, 제 1,2 퓨즈 단자(26)(27)는 상부 메탈 배선층 형성과 동시에 동일 물질로 형성된다.
이와 같은 본 발명에 따른 퓨즈 형성 공정은 메탈들간의 절연을 위한 절연 물질을 증착하는 공정을 진행하는 중에 퓨즈 공정을 삽입하여 퓨즈가 하위 메탈과 메탈사이에 위치시키고, 퓨즈의 전극을 상위 메탈로 진행하는 것이다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
이상에서 설명한 본 발명에 따른 반도체 소자의 퓨즈 형성 방법은 다음과 같은 효과가 있다.
첫째, 퓨즈를 배선으로 사용하지 않는 부분을 이용하여 퓨즈 영역을 따로 만들지 않는다. 이는 칩 설계 마진을 좋게 하고 칩 사이즈의 블필요한 증가를 막는 효과가 있다.
둘째, 간단한 공정 스텝을 추가해서 메탈 퓨즈의 퓨징 특성을 높이므로 실제 양산에 적용하기가 용이하다.
셋째, 퓨즈용 물질을 전도성 물질로는 어떤 물질이라도 사용할 수 있으므로, 퓨즈 공정을 원하는 조건에 맞춰 진행할 수 있어 공정 제한이 없다.
Claims (4)
- 하층 절연 물질층상에 퓨즈 형성 영역을 사이에 갖는 하층 메탈 배선층을 형성하는 단계;전면에 제 1 절연층,퓨즈 형성용 물질층을 차례로 형성하는 단계;퓨즈 형성용 물질층을 선택적으로 식각하여 퓨즈를 형성하는 단계;전면에 제 2 절연층을 형성하고 상기 퓨즈가 노출되도록 콘택홀들을 형성하고 콘택홀들을 매립하는 제 1,2 퓨즈 단자를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 제 1 항에 있어서, 제 1,2 퓨즈 단자는 상부 메탈 배선층 형성과 동시에 동일 물질로 형성하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 제 1 항에 있어서, 퓨즈를 하층 메탈 배선과 배선 사이에 위치시키는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 제 1 항에 있어서, 하층 메탈상에 위치하는 퓨즈 형성용 물질층을 CMP 공정으로 평탄화하여 제거하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020082767A KR100954417B1 (ko) | 2002-12-23 | 2002-12-23 | 반도체 소자의 퓨즈 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020082767A KR100954417B1 (ko) | 2002-12-23 | 2002-12-23 | 반도체 소자의 퓨즈 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040056199A true KR20040056199A (ko) | 2004-06-30 |
| KR100954417B1 KR100954417B1 (ko) | 2010-04-26 |
Family
ID=37348601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020082767A KR100954417B1 (ko) | 2002-12-23 | 2002-12-23 | 반도체 소자의 퓨즈 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100954417B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100929627B1 (ko) * | 2006-10-31 | 2009-12-03 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈박스 및 그의 형성방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3170101B2 (ja) * | 1993-04-15 | 2001-05-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR100216544B1 (ko) | 1995-12-13 | 1999-08-16 | 정선종 | 평면형 안티퓨즈 소자의 제조방법 |
| US6518642B2 (en) * | 2001-06-06 | 2003-02-11 | Samsung Electronics Co., Ltd. | Integrated circuit having a passive device integrally formed therein |
-
2002
- 2002-12-23 KR KR1020020082767A patent/KR100954417B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100929627B1 (ko) * | 2006-10-31 | 2009-12-03 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈박스 및 그의 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100954417B1 (ko) | 2010-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4480649B2 (ja) | ヒューズ素子及びその切断方法 | |
| US6218279B1 (en) | Vertical fuse and method of fabrication | |
| KR100295061B1 (ko) | 챔퍼가 형성된 실리사이드층을 갖춘 반도체소자 및 그 제조방법 | |
| US8035191B2 (en) | Contact efuse structure | |
| US7799596B2 (en) | Phase change memory device and method for manufacturing the same | |
| US9679903B2 (en) | Anti-fuse of semiconductor device, semiconductor module and system each including the semiconductor device, and method for forming the anti-fuse | |
| US7883958B2 (en) | Phase change memory device having a diode that has an enlarged PN interfacial junction and method for manufacturing the same | |
| US9287274B2 (en) | Antifuse of semiconductor device and method of fabricating the same | |
| US5589706A (en) | Fuse link structures through the addition of dummy structures | |
| US20040014260A1 (en) | Copper fuse structure and method for manufacturing the same | |
| KR102086466B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN101752344B (zh) | 接触插塞电熔丝结构及制造接触插塞电熔丝装置的方法 | |
| KR100954417B1 (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| TWI453898B (zh) | 接觸插塞電熔絲結構、製造包含其之接觸插塞電熔絲裝置之方法、及製造包含其之唯讀記憶體之方法 | |
| US10522593B2 (en) | Phase-change memory cell | |
| JP3287293B2 (ja) | 半導体装置およびその製造方法 | |
| US9196527B2 (en) | Fuse structure for high integrated semiconductor device | |
| JP2002334928A (ja) | 半導体装置およびその製造方法 | |
| KR100853460B1 (ko) | 반도체 장치 제조방법 | |
| KR100334865B1 (ko) | 반도체소자의퓨즈형성방법 | |
| JP2020205306A (ja) | ヒューズ素子、半導体装置、およびヒューズ素子の製造方法 | |
| KR20050067503A (ko) | 반도체 소자의 제조방법 | |
| KR20070063810A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20030035632A (ko) | 퓨즈 영역을 갖는 반도체 소자의 제조방법 | |
| KR20110054329A (ko) | 고집적 반도체 장치를 위한 퓨즈 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130325 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140318 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160318 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170316 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20180316 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 10 |