CN118127640A - 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法 - Google Patents

磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法 Download PDF

Info

Publication number
CN118127640A
CN118127640A CN202410255174.6A CN202410255174A CN118127640A CN 118127640 A CN118127640 A CN 118127640A CN 202410255174 A CN202410255174 A CN 202410255174A CN 118127640 A CN118127640 A CN 118127640A
Authority
CN
China
Prior art keywords
indium phosphide
substrate
back surface
phosphide substrate
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410255174.6A
Other languages
English (en)
Inventor
冈俊介
栗田英树
铃木健二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Publication of CN118127640A publication Critical patent/CN118127640A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/04—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools
    • B28D5/042—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools by cutting with blades or wires mounted in a reciprocating frame
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/04—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools
    • B28D5/045—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools by cutting with wires or closed-loop blades
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B25/00—Phosphorus; Compounds thereof
    • C01B25/08—Other phosphides
    • C01B25/082—Other phosphides of boron, aluminium, gallium or indium
    • C01B25/087—Other phosphides of boron, aluminium, gallium or indium of gallium or indium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种良好地抑制基板背面的翘曲的磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法。磷化铟基板具有用于形成外延晶体层的主面和主面的相反侧的背面，在使磷化铟基板的背面朝上的状态下测定出的、背面的BOW值为－2.0～2.0μm。

Description

磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法
本申请是下述申请的分案申请：
发明名称：磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法。
国际申请日：2020年6月4日。
国际申请号：PCT/JP2020/022198。
国家申请号：202080006111.7。
技术领域
本发明涉及一种磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法。
背景技术
磷化铟(InP)是由III族的铟(In)和V族的磷(P)构成的III－V族化合物半导体材料。作为半导体材料的特性，具有如下特征：带隙1.35eV，电子迁移率～5400cm2/V·s，高电场下的电子迁移率成为比硅、稼砷等这样的其他普通的半导体材料高的值。此外，还具有如下特征：常温常压下的稳定的晶体结构为立方闪锌矿型结构，其晶格常数具有比砷化稼(GaAs)、磷化稼(GaP)等化合物半导体大的晶格常数。
成为磷化铟基板的原料的磷化铟的锭通常以规定的厚度被切片，磨削成所期望的形状，适当进行了机械研磨后，为了去除研磨屑、由研磨产生的损伤而供于蚀刻、精密研磨(抛光)等。
在磷化铟基板的主面，有时通过外延生长设置外延晶体层(专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2003－218033号公报
发明内容
发明所要解决的问题
实施所述外延生长时，通常利用基座(susceptor)从背面侧支承磷化铟基板。此时，若磷化铟基板的背面的翘曲大，则基板背面与基座的接触不均匀。
若基板背面与基座的接触不均匀，则向基板的热传导的面内分布也不均匀，因此外延生长时的基板温度不均匀。其结果是，产生如下问题：生成的外延晶体层的品质降低、发光波长偏移等引起半导体外延晶片的性能下降。
本发明是为了解决上述的问题而完成的，其目的在于，提供一种良好地抑制基板背面的翘曲的磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法。
用于解决问题的方案
本发明在一个实施方式中为一种磷化铟基板，其特征在于，所述磷化铟基板具有用于形成外延晶体层的主面和所述主面的相反侧的背面，在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的BOW值为－2.0～2.0μm。
本发明的磷化铟基板在另一实施方式中，在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的BOW值为－1.5～1.0μm。
本发明的磷化铟基板在又一实施方式中，在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的BOW值为－0.3～0.9μm。
本发明的磷化铟基板在又一实施方式中，在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的BOW值为－0.3～0.9μm，基板的直径为100mm以下。
本发明的磷化铟基板在又一实施方式中，在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的BOW值为－0.3～0.5μm，基板的直径为76.2mm以下。
本发明的磷化铟基板在又一实施方式中，在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的BOW值为0.0～0.7μm，基板的直径为50.8mm以下。
本发明在又一实施方式中为一种磷化铟基板，其特征在于，在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的SORI值为2.5μm以下。
本发明的磷化铟基板在又一实施方式中，在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的SORI值为1.6～2.5μm。
本发明在又一实施方式中为一种磷化铟基板，其特征在于，在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的WARP值为3.5μm以下。
本发明的磷化铟基板在又一实施方式中，在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的WARP值为1.8～3.5μm。
本发明的磷化铟基板在又一实施方式中，在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的WARP值为1.8～3.4μm。
本发明在又一实施方式中为一种半导体外延晶片，其在本发明的实施方式的磷化铟基板的所述主面上具备外延晶体层。
本发明在又一实施方式中为一种本发明的磷化铟基板的制造方法，其包括：利用钢丝锯从磷化铟的锭切出晶片的工序；对所述切出的晶片进行蚀刻的工序；进行所述蚀刻后的晶片的外周部分的倒角的工序；对所述倒角后的晶片的至少一方的表面进行研磨的工序；以及对所述研磨后的晶片进行蚀刻的工序，所述利用钢丝锯从磷化铟的锭切出晶片的工序包括：一边使金属线在水平方向往复一边始终持续输送新线，并且使载有所述磷化铟的锭的载物台朝向所述金属线在铅垂方向上移动的工序，所述金属线的新线供给速度为10～60m/分钟，所述金属线的往复速度为300～350m/分钟，载有所述磷化铟的锭的载物台的铅垂方向移动速度为200～400μm/分钟，所述钢丝锯的磨料的粘度为300～400mPa·s，在对所述切出的晶片进行蚀刻的工序，从两面合计只蚀刻5～15μm，在对所述研磨后的晶片进行蚀刻的工序，从两面合计只蚀刻8～15μm。
发明效果
根据本发明的实施方式，能提供一种良好地抑制基板背面的翘曲的磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法。
具体实施方式
〔磷化铟基板〕
以下，对本实施方式的磷化铟基板的构成进行说明。
本实施方式的磷化铟(InP)基板具有：用于形成外延晶体层的主面和主面的相反侧的背面。
用于形成外延晶体层的主面是在为了形成半导体元件结构而将磷化铟基板用作外延生长用的基板时，实际上实施外延生长的面。
磷化铟基板的主面的最大径并不特别限定，可以为50～151mm，也可以为50～101mm。磷化铟基板的平面形状可以为圆形，也可以为矩形等四边形。
磷化铟基板的厚度并不特别限定，例如，优选为300～900μm，更优选为300～700μm。特别是在口径大的情况下，有时会产生如下问题：若磷化铟基板的厚度小于300μm，则恐怕会破裂，若磷化铟基板的厚度超过900μm，则浪费母材晶体。
就磷化铟基板而言，作为掺杂剂(杂质)，可以以载流子浓度成为1×1016cm-3以上且1×1019cm-3以下的方式包含Zn(锌)，也可以以载流子浓度成为1×1016cm-3以上且1×1019cm-3以下的方式包含S(硫)，也可以以载流子浓度成为1×1016cm-3以上且1×1019cm-3以下的方式包含Sn(锡)，也可以以载流子浓度成为1×106cm-3以上1×109cm-3以下的方式包含Fe(铁)。
(BOW值)
本发明的实施方式的磷化铟基板在在一个方案中，在将背面朝上的状态下测定出的、背面的BOW值被控制为－2.0～2.0μm。根据这样的构成，能得到良好地抑制基板背面的翘曲的磷化铟基板。更具体而言，实施外延生长时，即使利用基座从背面侧支承磷化铟基板，基板背面与基座的接触也均匀。因此，热传导向磷化铟基板的面内分布均匀，外延生长时的基板温度均匀。其结果是，生成的外延晶体层的品质提高，能良好地抑制发光波长偏移等半导体外延晶片的性能下降。
在此，对“BOW值”进行说明。在以支承磷化铟基板、不改变原本的形状的方式进行了测定的情况下，在磷化铟基板的测定面上以包围基板中心点的方式描绘出以三个点为顶点的三角形时，将包含该三角形的平面设为三点基准面。该三个点是在以基板中心作为原点而取OF中央部成为270°的极坐标将基板的半径设为R时，成为(0.97R，90°)、(0.97R，210°)、(0.97R，330°)的三个点。在与三点基准面垂直的方向上，以上方向设为正值、下方向设为负值的方式表示基板中心点与三点基准面之间的距离的值为BOW值。BOW值例如可以使用Corning Tropel公司制Ultrasort测定，可以将磷化铟基板的背面朝向上侧收纳于PP制盒，进行自动输送，由此进行测定。此时，为了使基板的翘曲不发生变化，在非吸附状态下测定基板。
就本发明的实施方式的磷化铟基板而言，在使磷化铟基板的背面朝上的状态下测定出的、背面的BOW值优选为－1.5～1.0μm，更优选为－0.3～0.9μm。进而，在基板的直径为100mm以下的情况下也可以为－0.3～0.9μm，在基板的直径为76.2mm以下的情况下也可以为－0.3～0.5μm，在基板的直径为50.8mm以下的情况下也可以为0.0～0.7μm。
(SORI值)
就本发明的实施方式的磷化铟基板而言，在使背面朝上的状态下除了宽度3mm的外周部分以外测定出的、背面的SORI值优选被控制为2.5μm以下。根据这样的构成，能得到更良好地抑制基板背面的翘曲的磷化铟基板。更具体而言，实施外延生长时，即使利用基座从背面侧支承磷化铟基板，基板背面与基座的接触也更均匀。因此，向磷化铟基板的热传导的面内分布更均匀，外延生长时的基板温度更均匀。其结果是，生成的外延晶体层的品质提高，能更良好地抑制发光波长偏移等半导体外延晶片的性能下降。
在此，“SORI值”表示，在以支承磷化铟基板，不改变原本的形状的方式测定的情况下，来自根据磷化铟基板的测定面形状计算出的最小二乘平面(least-squares plane)的、正方向(上方向)和负方向(下方向)的绝对值的最大值之和。SORI值例如可以使用CorningTropel公司制Ultrasort进行测定，可以将磷化铟基板以背面朝向上侧的方式收纳于盒中，进行自动输送，由此测定。此时，为了使基板的翘曲不发生变化，在非吸附状态下测定基板。
就本发明的实施方式的磷化铟基板而言，在使磷化铟基板的背面朝上的状态下测定出的、背面的SORI值可以为1.6～2.5μm。进而，在基板的直径为100mm以下的情况下可以为1.6～2.5μm，在基板的直径为76.2mm以下的情况下也可以为1.6～1.8μm，在基板的直径为50.8mm以下的情况下可以为1.7μm以下。
(WARP值)
就本发明的实施方式的磷化铟基板而言，在使背面朝上的状态下除了宽度3mm的外周部分以外测定出的、背面的WARP值优选被控制为3.5μm以下。根据这样的构成，能得到更良好地抑制基板背面的翘曲的磷化铟基板。更具体而言，实施外延生长时，即使利用基座从背面侧支承磷化铟基板，基板背面与基座的接触也更均匀。因此，向磷化铟基板的热传导的面内分布更均匀，外延生长时的基板温度更均匀。其结果是，生成的外延晶体层的品质提高，能更良好地抑制发光波长偏移等半导体外延晶片的性能下降。
在此，对“WARP值”进行说明。在以支承磷化铟基板、不改变原本的形状的方式进行了测定的情况下，在磷化铟基板的测定面上以包围基板中心点的方式描绘出以三个点为顶点的三角形时，将包含该三角形的平面设为三点基准面。该三个点是在以基板中心为原点而取OF中央部成为270°的极坐标并将基板的半径设为R时，成为(0.97R，90°)、(0.97R，210°)、(0.97R，330°)的三个点。在与三点基准面垂直的方向上，从三点基准面观察的基板的测定面的最高位置与三点基准面之间的距离和从三点基准面观察的基板的测定面的最低位置与三点基准面之间的距离的合计为WARP值。WARP值例如可以使用Corning Tropel公司制Ultrasort进行测定，可以将磷化铟基板的背面朝向上侧收纳于PP制盒，进行自动输送，由此进行测定。此时，为了使基板的翘曲不发生变化，在非吸附状态下测定基板。
就本发明的实施方式的磷化铟基板而言，在使磷化铟基板的背面朝上的状态下测定出的、背面的WARP值可以为1.8～3.5μm，也可以为1.8～3.4μm。进而，在基板的直径为100mm以下的情况下，背面的WARP值可以为1.8～3.4μm，在基板的直径为76.2mm以下的情况下，背面的WARP值可以为1.8～2.2μm，在基板的直径为50.8mm以下的情况下，背面的WARP值可以为2.2μm以下。
〔磷化铟基板的制造方法〕
接着，对本发明的实施方式的磷化铟基板的制造方法进行说明。
作为磷化铟基板的制造方法，首先，通过公知的方法制作磷化铟的锭。
接着，对磷化铟的锭进行磨削而使其成为圆筒。
接着，从磨削后的磷化铟的锭切出具有主面和背面的晶片。此时，沿着规定的晶面，使用钢丝锯切断磷化铟的锭的晶体两端，以规定的厚度切出多个晶片。在切出晶片的工序中，一边使金属线在水平方向上往复一边始终持续输送新线，并且使载有磷化铟的锭的载物台朝向金属线在铅垂方向上移动。
利用钢丝锯进行的锭的切断条件如下所示。
·金属线的新线供给速度：10～60m/分钟
·金属线的往复速度：300～350m/分钟
·载有磷化铟的锭的载物台的铅垂方向移动速度：200～400μm/分钟
·钢丝锯的磨料的管理
使用磨料为GC#1200，切削油为PS－LP－500D，以在粘度计的转子轴的旋转速度60rpm时成为300～400mPa·s的方式管理磨料。该粘度可以利用东机产业制TVB－10粘度计进行测定。
接着，为了去除在利用钢丝锯进行的切断工序中产生的加工变质层，利用85质量％的磷酸水溶液和30质量％的过氧化氢的混合溶液，将切断后的晶片从两面合计蚀刻5～15μm。晶片通过将整个晶片浸渍于蚀刻液中进行蚀刻。
接着，进行晶片的外周部分的倒角，对倒角后的晶片的至少一方的表面，优选两面进行研磨。该研磨工序也称为lapping工序，利用规定的研磨剂进行研磨，由此在保持晶片的平坦性的状态下去除晶片表面的凹凸。
接着，利用85质量％的磷酸水溶液、30质量％的过氧化氢以及超纯水的混合溶液，将研磨后的晶片从两面合计只蚀刻8～15μm。晶片通过将整个晶片浸渍于所述蚀刻液中进行蚀刻。
接着，利用镜面研磨用的研磨材对晶片的主面进行研磨而精加工成镜面。
接着，进行清洗，由此制造本发明的实施方式的磷化铟晶片。
〔半导体外延晶片〕
对本发明的实施方式的磷化铟基板的主面，利用公知的方法使半导体薄膜外延生长，由此形成外延晶体层，从而能制作半导体外延晶片。作为该外延生长的例子，可以形成在磷化铟基板的主面使InAlAs缓冲器层、InGaAs通道层、InAlAs间隔层、InP电子供给层外延生长而成的HEMT结构。在制作具有这样的HEMT结构的半导体外延晶片的情况下，一般而言，对经镜面精加工的磷化铟基板实施利用硫酸/过氧化氢等蚀刻溶液进行的蚀刻处理，去除附着于基板表面的硅(Si)等杂质。在使该蚀刻处理后的磷化铟基板的背面与基座接触并有基座支承的状态下，通过分子束外延生长法(MBE：Molecular Beam Epitaxy)或有机金属气相生长(MOCVD：Metal Organic Chemical Vapor Deposition)在磷化铟基板的主面形成外延膜。
此时，本发明的实施方式的磷化铟基板的背面的翘曲如上所述地减少，因此基板背面与基座的接触变得均匀。因此，热传导向磷化铟基板的面内分布均匀，能一边使基板温度均匀一边进行外延生长。
[实施例]
以下，提供了用于更好地理解本发明及其优点的实施例，但本发明不限于这些实施例。
如以下方式制作出实施例1～6和比较例1～5。
首先，准备出以规定的直径育成的磷化铟的单晶的锭。
接着，对磷化铟的单晶的锭的外周进行磨削，使其成为圆筒。
接着，从磨削后的磷化铟的锭切出具有主面和背面的晶片。此时，沿着规定的晶面，使用钢丝锯切断磷化铟的锭的晶体两端，以规定的厚度切出多个晶片。在切出晶片的工序中，一边使金属线在水平方向上往复一边始终持续输送新线，并且使载有磷化铟的锭的载物台朝向金属线在铅垂方向上移动。
利用钢丝锯进行的锭的切断条件如下所示。
·金属线的新线供给速度：10～60m/分钟
·金属线的往复速度：记载于表1
·载有磷化铟的锭的载物台的铅垂方向移动速度：记载于表1
·钢丝锯的磨料的管理
使用磨料为GC#1200，切削油为PS－LP－500D，以粘度计的转子轴的旋转速度60rpm时成为记载于表1的粘度的方式管理磨料。该粘度利用东机产业制TVB－10粘度计来进行了测定。
接着，为了去除在利用钢丝锯进行的切断工序中产生的加工变质层，利用85质量％的磷酸水溶液和30质量％的过氧化氢的混合溶液，将切断后的晶片从两面合计只蚀刻了表1所记载的量(切断后蚀刻)。晶片通过将整个晶片浸渍于蚀刻液中进行了蚀刻。
接着，进行晶片的外周部分的倒角，对倒角后的晶片的两面进行研磨(lapping)。此时，利用规定的研磨材进行研磨，由此在保持晶片的平坦性的状态下去除晶片表面的凹凸。
接着，利用85质量％的磷酸水溶液、30质量％的过氧化氢以及超纯水的混合溶液，对研磨后的晶片从两面合计蚀刻了表1所记载的蚀刻量(从表面蚀刻的厚度)(研磨后蚀刻)。晶片通过将整个晶片浸渍于蚀刻液中进行了蚀刻。
接着，利用镜面研磨用的研磨材对晶片的主面进行研磨而精加工成镜面后，进行清洗，由此制作出具有表1所示的晶片外径的磷化铟基板。
(评价)
·背面评价
对于实施例1～6和比较例1～5的样品，使用Corning Tropel公司制Ultrasort，分别将背面朝向上侧收纳于PP制盒，通过自动输送而测定出除了宽度3mm的外周部分以外的SORI值和WARP值，进而，测定出BOW值。该测定以非吸附的方式实施。
·表面评价
对于实施例1～6和比较例1～5的样品，使用Corning Tropel公司制Ultrasort，分别将表面朝向上侧收纳于PP制盒，通过自动输送，测定出将宽3mm的外周部分除外的WARP值和TTV值。该测定以非吸附的方式实施。
需要说明的是，对该“TTV值”进行说明。就TTV(Total Thickness Variation：总厚度变化)而言，支承磷化铟基板、吸附与测定面相反的面，将被吸附的面设为基准面。在与基准面垂直的方向上，从基准面观察的基板的测定面的最高位置与最低位置之差为TTV值。TTV值例如可以使用Corning Tropel公司制Ultrasort进行测定，可以将磷化铟基板表面朝向上侧收纳于PP制盒，进行自动输送，由此进行测定。
将上述的制造条件、评价的结果示于表1。
[表1]
(评价结果)
就实施例1～6而言，均得到了使背面朝上并置于平坦的面上而测定出的BOW值的绝对值为2.0μm以下且基板背面与基座的接触均匀的良好的磷化铟基板。
就比较例1～3而言，在利用钢丝锯的切断工序中，各自的参数不适当，成为背面翘曲大的磷化铟基板。
就比较例4而言，在切断后的蚀刻工序中，蚀刻量不适当，无法去除切断时的加工损伤，成为背面翘曲大的磷化铟基板。
就比较例5而言，在研磨后的蚀刻工序中，蚀刻量不适当，无法去除研磨时的加工损伤，成为背面翘曲大的磷化铟基板。

Claims (13)

1.一种磷化铟基板，其特征在于，
所述磷化铟基板具有用于形成外延晶体层的主面和所述主面的相反侧的背面，
在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的BOW值为－2.0～2.0μm，其中BOW值是通过如下方式测定的：
在以支承磷化铟基板、不改变原本的形状的方式进行了测定的情况下，在磷化铟基板的测定面上以包围基板中心点的方式描绘出以三个点为顶点的三角形时，将包含该三角形的平面设为三点基准面，该三个点是在以基板中心作为原点而取OF中央部成为270°的极坐标将基板的半径设为R时，成为(0.97R，90°)、(0.97R，210°)、(0.97R，330°)的三个点，
在与三点基准面垂直的方向上，以上方向设为正值、下方向设为负值的方式表示基板中心点与三点基准面之间的距离的值为BOW值。
2.根据权利要求1所述的磷化铟基板，其中，
在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的BOW值为－1.5～1.0μm。
3.根据权利要求2所述的磷化铟基板，其中，
在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的BOW值为－0.3～0.9μm。
4.根据权利要求3所述的磷化铟基板，其中，
在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的BOW值为－0.3～0.9μm，基板的直径为100mm以下。
5.根据权利要求3所述的磷化铟基板，其中，
在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的BOW值为－0.3～0.5μm，基板的直径为76.2mm以下。
6.根据权利要求3所述的磷化铟基板，其中，
在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的BOW值为0.0～0.7μm，基板的直径为50.8mm以下。
7.根据权利要求1～6中任一项所述的磷化铟基板，其中，
在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的SORI值为2.5μm以下。
8.根据权利要求7所述的磷化铟基板，其中，
在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的SORI值为1.6～2.5μm。
9.根据权利要求1～6中任一项所述的磷化铟基板，其特征在于，
在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的WARP值为3.5μm以下。
10.根据权利要求9所述的磷化铟基板，其中，
在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的WARP值为1.8～3.5μm。
11.根据权利要求10所述的磷化铟基板，其中，
在使所述磷化铟基板的所述背面朝上的状态下测定出的、所述背面的WARP值为1.8～3.4μm。
12.一种半导体外延晶片，其在权利要求1～11中任一项所述的磷化铟基板的所述主面上具备外延晶体层。
13.一种权利要求1～11中任一项所述的磷化铟基板的制造方法，其包括：
利用钢丝锯从磷化铟的锭切出晶片的工序；
对所述切出的晶片进行蚀刻的工序；
进行所述蚀刻后的晶片的外周部分的倒角的工序；
对所述倒角后的晶片的至少一方的表面进行研磨的工序；以及
对所述研磨后的晶片进行蚀刻的工序，
所述利用钢丝锯从磷化铟的锭切出晶片的工序包括：一边使金属线在水平方向上往复一边始终持续输送新线，并且使载有所述磷化铟的锭的载物台朝向所述金属线在铅垂方向上移动的工序，
所述金属线的新线供给速度为10～60m/分钟，所述金属线的往复速度为300～350m/分钟，载有所述磷化铟的锭的载物台的铅垂方向移动速度为200～400μm/分钟，所述钢丝锯的磨料的粘度为300～400mPa·s，
在对所述切出的晶片进行蚀刻的工序，从两面合计只蚀刻5～15μm，
在对所述研磨后的晶片进行蚀刻的工序，从两面合计只蚀刻8～15μm。
CN202410255174.6A 2019-11-29 2020-06-04 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法 Pending CN118127640A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2019217552 2019-11-29
JP2019-217552 2019-11-29
JP2020078636A JP6761917B1 (ja) 2019-11-29 2020-04-27 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
JP2020-078636 2020-04-27
PCT/JP2020/022198 WO2021106249A1 (ja) 2019-11-29 2020-06-04 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
CN202080006111.7A CN113207310A (zh) 2019-11-29 2020-06-04 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202080006111.7A Division CN113207310A (zh) 2019-11-29 2020-06-04 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法

Publications (1)

Publication Number Publication Date
CN118127640A true CN118127640A (zh) 2024-06-04

Family

ID=72614643

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202080006111.7A Pending CN113207310A (zh) 2019-11-29 2020-06-04 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法
CN202410255174.6A Pending CN118127640A (zh) 2019-11-29 2020-06-04 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202080006111.7A Pending CN113207310A (zh) 2019-11-29 2020-06-04 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法

Country Status (6)

Country Link
US (1) US11894225B2 (zh)
EP (1) EP3862134A4 (zh)
JP (1) JP6761917B1 (zh)
CN (2) CN113207310A (zh)
TW (1) TWI722923B (zh)
WO (1) WO2021106249A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6761915B1 (ja) 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
JP6761916B1 (ja) * 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
TWI771140B (zh) * 2021-08-04 2022-07-11 行政院原子能委員會核能研究所 磷化銦虛擬基板結構及其製備方法
DE102023200457A1 (de) 2023-01-20 2024-07-25 Freiberger Compound Materials Gesellschaft mit beschränkter Haftung Vorrichtung und Verfahren zur Herstellung von AIII-BV-Verbindungshalbleiter-Einkristallen sowie AIII-BV-Verbindungshalbleiter-Einkristall und -Wafer

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH629997A5 (en) * 1977-05-20 1982-05-28 Wacker Chemitronic Multiple lapping cut-off method for solid substances
DE3640645A1 (de) * 1986-11-28 1988-06-09 Wacker Chemitronic Verfahren zum zersaegen von kristallstaeben oder -bloecken vermittels innenlochsaege in duenne scheiben
JP2842307B2 (ja) * 1995-06-30 1999-01-06 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体結晶の切断方法
JP3503444B2 (ja) * 1997-10-24 2004-03-08 信越半導体株式会社 半導体ウエーハのエッチング工程を有する半導体ウエーハの製造方法
JP4549589B2 (ja) * 2001-09-14 2010-09-22 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP2003218033A (ja) * 2002-01-21 2003-07-31 Nikko Materials Co Ltd エピタキシャル成長方法
JP2003260641A (ja) * 2002-03-04 2003-09-16 Sumitomo Electric Ind Ltd ウエハー加工方法
JP2004043257A (ja) * 2002-07-12 2004-02-12 Dowa Mining Co Ltd 化合物半導体ウェハ及びその加工方法
JP2004207417A (ja) * 2002-12-25 2004-07-22 Sumitomo Electric Ind Ltd ＩｎＰウエハの研磨液とＩｎＰウエハの研磨方法
JP2007042748A (ja) * 2005-08-01 2007-02-15 Hitachi Cable Ltd 化合物半導体ウェハ
JP4835069B2 (ja) * 2005-08-17 2011-12-14 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2007064748A (ja) * 2005-08-30 2007-03-15 Tokyo Univ Of Agriculture & Technology 形状測定装置固有の系統誤差を測定する方法と縦型形状測定装置。
JP2009182135A (ja) * 2008-01-30 2009-08-13 Sumitomo Electric Ind Ltd 化合物半導体基板の製造方法および化合物半導体基板
DE102008023054B4 (de) * 2008-05-09 2011-12-22 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP5471001B2 (ja) * 2009-04-20 2014-04-16 住友電気工業株式会社 インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ
JP6051679B2 (ja) * 2012-08-22 2016-12-27 住友電気工業株式会社 研磨用組成物および化合物半導体基板の製造方法
US9018639B2 (en) * 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
EP2777903B1 (en) * 2013-03-15 2017-07-26 Toyo Advanced Technologies Co., Ltd. ingot feeding system and method
JP2015149335A (ja) * 2014-02-05 2015-08-20 住友電気工業株式会社 半導体積層体、半導体積層体の製造方法および半導体装置の製造方法
DE102014208187B4 (de) * 2014-04-30 2023-07-06 Siltronic Ag Verfahren zum gleichzeitigen Trennen einer Vielzahl von Scheiben mit besonders gleichmäßiger Dicke von einem Werkstück
JP6292080B2 (ja) * 2014-08-21 2018-03-14 三菱ケミカル株式会社 非極性または半極性ＧａＮ基板
KR101660900B1 (ko) * 2015-01-16 2016-10-10 주식회사 엘지실트론 웨이퍼 연마 장치 및 이를 이용한 웨이퍼 연마 방법
CN107112201B (zh) * 2015-02-09 2020-07-28 住友电气工业株式会社 磷化铟衬底、检查磷化铟衬底的方法和制造磷化铟衬底的方法
CN105161397B (zh) * 2015-05-13 2019-02-05 北京通美晶体技术有限公司 一种异形半导体晶片、制备方法及晶片支承垫
CN205313713U (zh) * 2015-12-30 2016-06-15 晶能光电（常州）有限公司 一种mocvd中用于放置硅衬底的石墨盘
US9806059B1 (en) * 2016-05-12 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US20180122749A1 (en) * 2016-11-01 2018-05-03 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor package and method for manufacturing the same
KR102086281B1 (ko) 2017-04-28 2020-03-06 제이엑스금속주식회사 반도체 웨이퍼 및 반도체 웨이퍼의 연마 방법
US20180358221A1 (en) * 2017-06-07 2018-12-13 Macom Technology Solutions Holdings, Inc. Reduction of wafer bow during growth of epitaxial films
CN109290874B (zh) * 2017-07-25 2021-02-02 北京通美晶体技术有限公司 背面有橄榄形凹坑的磷化铟晶片、制法及所用腐蚀液
CN109290875B (zh) * 2017-07-25 2021-06-22 北京通美晶体技术股份有限公司 背面有凹坑的磷化铟晶片、制法和制备其的腐蚀液
US20210257809A1 (en) * 2017-11-22 2021-08-19 Iqe Plc Strain-balanced semiconductor structure
US11005231B2 (en) * 2017-11-22 2021-05-11 IQE pic Strain-balanced semiconductor structure
JP6424974B1 (ja) * 2018-01-25 2018-11-21 富士ゼロックス株式会社 半導体基板の製造方法
US11450552B2 (en) * 2019-08-01 2022-09-20 Micron Technology, Inc. Methods and apparatus for adjusting surface topography of a substrate support apparatus
JP6761916B1 (ja) * 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
JP6761915B1 (ja) * 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
US12062582B2 (en) * 2020-01-15 2024-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor devices
US11387356B2 (en) * 2020-07-31 2022-07-12 Vanguard International Semiconductor Corporation Semiconductor structure and high-electron mobility transistor device having the same

Also Published As

Publication number Publication date
TW202120431A (zh) 2021-06-01
US11894225B2 (en) 2024-02-06
EP3862134A4 (en) 2022-07-20
WO2021106249A1 (ja) 2021-06-03
JP2021091591A (ja) 2021-06-17
US20220310382A1 (en) 2022-09-29
JP6761917B1 (ja) 2020-09-30
CN113207310A (zh) 2021-08-03
TWI722923B (zh) 2021-03-21
EP3862134A1 (en) 2021-08-11

Similar Documents

Publication Publication Date Title
CN118127640A (zh) 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法
US11788203B2 (en) Indium phosphide substrate, semiconductor epitaxial wafer, and method for producing indium phosphide substrate
US11901170B2 (en) Indium phosphide substrate, semiconductor epitaxial wafer, and method for producing indium phosphide substrate
US20220208549A1 (en) Indium phosphide substrate
US20230378274A1 (en) Indium phosphide substrate, method for manufacturing indium phosphide substrate, and semiconductor epitaxial wafer
US20230392289A1 (en) Indium phosphide substrate, method for manufacturing indium phosphide substrate, and semiconductor epitaxial wafer
US12065759B2 (en) Indium phosphide substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination