CN118127623A - 一种vdmos器件用重掺衬底n型硅外延片及其制备方法和应用 - Google Patents

一种vdmos器件用重掺衬底n型硅外延片及其制备方法和应用 Download PDF

Info

Publication number
CN118127623A
CN118127623A CN202410550899.8A CN202410550899A CN118127623A CN 118127623 A CN118127623 A CN 118127623A CN 202410550899 A CN202410550899 A CN 202410550899A CN 118127623 A CN118127623 A CN 118127623A
Authority
CN
China
Prior art keywords
silicon epitaxial
reaction cavity
epitaxial layer
silicon
heavily doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410550899.8A
Other languages
English (en)
Other versions
CN118127623B (zh
Inventor
李明达
傅颖洁
刘云
翟玥
刘奇
薛兵
李杨
边娜
李普生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Clp Jinghua Tianjin Semiconductor Materials Co ltd
Original Assignee
Clp Jinghua Tianjin Semiconductor Materials Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clp Jinghua Tianjin Semiconductor Materials Co ltd filed Critical Clp Jinghua Tianjin Semiconductor Materials Co ltd
Priority to CN202410550899.8A priority Critical patent/CN118127623B/zh
Publication of CN118127623A publication Critical patent/CN118127623A/zh
Application granted granted Critical
Publication of CN118127623B publication Critical patent/CN118127623B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/12—Production of homogeneous polycrystalline material with defined structure directly from the gas state
    • C30B28/14—Production of homogeneous polycrystalline material with defined structure directly from the gas state by chemical reaction of reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)

Abstract

本发明提供了一种VDMOS器件用重掺衬底N型硅外延片及其制备方法和应用，本发明设计250~300 L/min的大流量载气氢气吹扫反应腔体、1040~1060℃的较低硅外延层生长温度、2.1~2.2μm/min的高速生长厚层高阻硅外延层的方法，在大幅缩减热生长时间的同时，对反应腔体、石墨基座、硅衬底片等各类自掺杂效应现象进行充分抑制，从而实现在厚层高阻硅外延层生长过程中对电阻率均匀性的控制。

Description

一种VDMOS器件用重掺衬底N型硅外延片及其制备方法和应用
技术领域
本发明属于半导体硅外延片的制备技术领域，尤其是涉及一种VDMOS器件用重掺衬底N型硅外延片及其制备方法和应用。
背景技术
目前，500V以上的高压VDMOS功率器件的加工线需要在200mm的大尺寸重掺杂砷的N型硅衬底片上生长高均匀性的N型厚层高阻的硅外延层，要求目标硅外延层的厚度为54~55μm，硅外延层的厚度不均匀性<1%，硅外延层的电阻率为13~14Ω·cm，硅外延层的电阻率不均匀性<1.5%，但是在200mm的大尺寸重掺杂砷的N型硅衬底片上生长厚层高阻的N型硅外延层的过程中，受反应腔体、石墨基座以及硅衬底片等各类杂质的自掺杂现象影响，硅外延层电阻率难以有效控制，特别是厚层高阻硅外延层。自掺杂现象是由于硅衬底片的正面、背面和边缘区域的杂质以及反应腔体和石墨基座本体受热蒸发或者化学反应的副产物进入气相，改变了反应腔体气相中的掺杂成分和浓度，从而导致了硅外延层中的杂质实际分布偏离理想计算情况，因此硅外延层目标厚度越高，高温生长时间越长，受自掺杂效应现象的影响越严重，特别是200mm大尺寸N型重掺杂硅衬底生长N型厚层高阻硅外延层的，实验现象表明其四周边缘6mm区域的位置受自掺杂影响更为严重。针对硅外延自掺杂现象的控制方法，也有较多报道，如中国专利CN202210936963.7、CN201410225224.2所述，需要采用减压反应腔体进行硅外延层生长，但是减压反应腔体只能用于5μm以下的薄层硅外延层的生长，不适用于厚层硅外延层的生长。中国专利CN201710078667.7采用常压式单片硅外延反应设备，增加基座包硅工艺以及硅外延前高温变流量的进腔室赶气，减轻自掺杂现象，实现高均匀性的硅外延层生长，但是其硅外延层生长速率需要设定为1.1±0.1 μm/min，即通过设置低生长速率保证硅外延层生长的高均匀性，这将极大影响VDMOS功率器件用厚层硅外延片的产能。中国专利CN201410570921.1采用多步变温变流量吹扫的方法，将反应腔室内滞留层中的杂质不断稀释，并通过吹扫去除，提升了P型硅外延层的电阻率均匀性，但是该制备方法只适用于P型硅外延层的生长，同时多步变温变流量吹扫的工艺方法需要将温度和气流流量同时变更，增加了反应设备工艺稳定控制的难度。中国专利CN201410570481.X首先采用在硅外延生长过程中先生长硅本征层，随后采用HCl气体刻蚀掉受自掺杂严重的本征层表层，减小自掺杂效应，但是HCl气体对表面的刻蚀不仅增加了工艺复杂性，同时加大了表面缺陷出现的概率。基于以上分析，基于开发适合VDMOS器件用重掺衬底N型硅外延片的制备方法。
发明内容
有鉴于此，本发明旨在克服现有技术中的缺陷，提出一种VDMOS器件用重掺衬底N型硅外延片的制备方法。
为达到上述目的，本发明的技术方案是这样实现的：
一种VDMOS器件用重掺衬底N型硅外延片的制备方法，包括如下步骤：
（1）将硅外延炉的反应腔体的石墨基座片坑内的温场进行梯度设置；
（2）将硅外延炉的反应腔体升温后，通入氯化氢气体对反应腔体及石墨基座进行刻蚀；
（3）反应腔体降温后，通入载气氢气携带三氯氢硅作为生长硅源，使反应腔体的石墨基座上生长多晶硅包覆层；
（4）反应腔体降温后，将重掺硅衬底片装在反应腔体的石墨基座的片坑内；
（5）向反应腔体通入的载气氢气后进行梯度升温；
（6）先将载气氢气的流量升高至250~300 L/min，保持3~5 min，随后载气氢气的流量降低至200~220 L/min，保持1~3 min，对反应腔体进行吹扫；
（7）将反应腔体降温至1040~1060℃，通入载气氢气携带三氯氢硅作为生长硅源，在重掺硅衬底片的抛光表面上进行未掺杂硅外延层的生长；
（8）反应腔体通入稀释氢气携带的磷烷掺杂剂，在未掺杂硅外延层的表面直接进行厚层高阻硅外延层的生长，形成硅外延片；
（9）待硅外延片温度降低至300℃后从石墨基座片坑内取出。
优选地，所述步骤（1）中放置重掺硅衬底片区域的径向温场差值为2~10℃。
优选地，所述步骤（2）中将硅外延炉的反应腔体升温至1060~1080℃，氯化氢气体的流量设定为34~36 L/min，刻蚀时间设定为8~10 min。
优选地，所述步骤（3）中反应腔体降温至1040~1060℃，载气氢气的流量设定为200~220 L/min，三氯氢硅的流量设定为10~14 g/min，生长时间设为60~80 sec。
优选地，所述步骤（4）中反应腔体降温至300 ℃。
优选地，所述步骤（5）中通入的载气氢气的流量设定为200~220 L/min。
优选地，所述步骤（5）中的梯度升温的过程为：首先以80~100℃/min的升温速度，从300℃升高至950~1000℃，随后以10~20℃/min的升温速度，从950~1000℃升高至1060~1080℃，在该温度下保持120~180 sec。
优选地，所述步骤（7）中载气氢气的流量设定为200~220 L/min，三氯氢硅的流量设定为10~14 g/min。
优选地，所述步骤（7）中未掺杂硅外延层的生长速率设定为1.8~2.2 μm/min，未掺杂硅外延层的生长厚度设定为1~2 μm。
优选地，所述步骤（8）中磷烷掺杂剂的流量设定为50~55sccm，稀释氢气的流量设定为18~20L/min，载气氢气的流量设定为200~220 L/min，三氯氢硅的流量设定为10~14 g/min。
优选地，所述步骤（8）中硅外延层生长速率设定为2.1~2.2 μm/min。
优选地，所述步骤（8）中厚层高阻硅外延层的导电类型为N型，硅外延层的厚度为54~55μm，硅外延层厚度不均匀性不高于1.0%，硅外延层的电阻率为13~14 Ω·cm，硅外延层电阻率不均匀性不高于1.5%。
优选地，所述重掺硅衬底片的直径为200 mm，电阻率0.001~0.005 Ω·cm，导电类型为N型，正表面镜面抛光，背面最外层由二氧化硅层完全紧密包覆，二氧化硅层包覆厚度设定为400~600 nm，边缘倒角类型为R型，倒角度数设置为22°，背面倒角幅长设置为400~450 μm。
第二方面，本发明还提供了上述制备方法制备得到的重掺衬底N型硅外延片。
第三方面，本发明还提供了一种VDMOS器件，所述VDMOS器件包含上述重掺衬底N型硅外延片。
相对于现有技术，本发明具有以下优势：
本发明通过设计250~300 L/min的大流量载气氢气吹扫反应腔体、1040~1060℃的较低硅外延层生长温度、2.1~2.2 μm/min的高速生长厚层高阻硅外延层的方法，在大幅缩减热生长时间的同时，对反应腔体、石墨基座、硅衬底片等各类自掺杂效应现象进行充分抑制，从而实现在厚层硅外延层生长过程中对电阻率均匀性的控制，获得了200mm的大尺寸高均匀性厚层高阻硅外延片；解决了现有同类规格200mm的大尺寸硅外延片生长过程中难以克服的自掺杂现象控制问题。
本发明制备方法工艺简单并且稳定性强，可广泛推广应用于工业化的连续生产。
附图说明
图1为实施例1的硅外延片内厚度5点分布图；
图2为实施例1的硅外延片内电阻率5点分布；
图3为实施例2的硅外延片内厚度5点分布图；
图4为实施例2的硅外延片内电阻率5点分布图；
图5为实施例3的硅外延片内厚度5点分布图；
图6为实施例3的硅外延片内电阻率5点分布图；
图7为实施例4的硅外延片内厚度5点分布图；
图8为实施例4的硅外延片内电阻率5点分布图；
图9为对比例1的硅外延片内厚度5点分布图；
图10为对比例1的硅外延片内电阻率5点分布图；
图11为对比例2的硅外延片内厚度5点分布图；
图12为对比例2的硅外延片内电阻率5点分布图；
图13为对比例3的硅外延片内厚度5点分布图；
图14为对比例3的硅外延片内电阻率5点分布图；
图15为对比例4的硅外延片内厚度5点分布图；
图16为对比例4的硅外延片内电阻率5点分布图；
图17为对比例5的硅外延片内厚度5点分布图；
图18为对比例5的硅外延片内电阻率5点分布图。
具体实施方式
除有定义外，以下实施例中所用的技术术语具有与本发明所属领域技术人员普遍理解的相同含义。以下实施例中所用的试验试剂，如无特殊说明，均为常规生化试剂；所述实验方法，如无特殊说明，均为常规方法。
下面结合实施例来详细说明本发明。
本发明在以下实施例中使用的重掺硅衬底片，直径为200 mm，电阻率0.001~0.005Ω·cm，正表面镜面抛光，背面最外层由二氧化硅层完全紧密包覆，包覆厚度设定为400~600 nm，边缘倒角类型设置为R型，倒角度数设置为22°，背面倒角幅长设置为400~450 μm。
一种VDMOS器件用重掺衬底N型硅外延片，其硅外延层的目标厚度为54~55 μm，同时要求硅外延层的厚度不均匀性不高于1%；硅外延层的目标电阻率为13~14 Ω·cm，同时要求硅外延层的电阻率不均匀性不高于1.5%。
以下实施例和对比例的硅外延片的硅外延层厚度、电阻率不均匀性指标均采用5点测试法，测试位置为中心点和四周距硅外延片边缘6mm的位置，记录中心点和上、下、左、右四周距硅外延片边缘6 mm的位置，硅外延层厚度不均匀性、硅外延层电阻率不均匀性的计算公式为：（5点测试的最大值-5点测试的最小值）/（5点测试的最大值+5点测试的最小值）×100%。
实施例1
一种VDMOS器件用重掺衬底N型硅外延片的制备方法，包括如下步骤：
（1）调节温场梯度，调节硅外延炉的反应腔体的石墨基座片坑内的温场梯度，使放置重掺硅衬底片区域的径向温场差值为10℃；
（2）反应腔体刻蚀，硅外延炉的反应腔体升温设定为1060℃，通入氯化氢气体对反应腔体及石墨基座进行刻蚀，氯化氢气体的流量设定为35 L/min，刻蚀时间设定为8 min；
（3）多晶硅包覆层生长，反应腔体降温至1040℃，通入载气氢气携带三氯氢硅作为生长硅源，载气氢气的流量设定为200 L/min，三氯氢硅的流量设定为10 g/min，在反应腔体的石墨基座上生长多晶硅包覆层，生长时间设为80 sec；
（4）装片，反应腔体降温至300℃，将重掺硅衬底片装在反应腔体的石墨基座的片坑内；
（5）反应腔体升温，通入的载气氢气的流量设定为200 L/min，首先以80℃/min的升温速度，从300℃升高至950℃，随后以10℃/min的升温速度，从950℃升高至1060℃，在该温度下保持120 sec；
（6）反应腔体吹扫，首先载气氢气的流量升高至250 L/min，保持3 min，随后载气氢气的流量降低至200 L/min，保持1 min，对反应腔体进行吹扫；
（7）未掺杂硅外延层的生长，反应腔体降温至1040℃，通入载气氢气携带三氯氢硅作为生长硅源，在重掺硅衬底片的抛光表面上进行未掺杂硅外延层的生长，载气氢气的流量设定为200 L/min，三氯氢硅的流量设定为14 g/min，未掺杂硅外延层的生长速率设定为2.2 μm/min，未掺杂硅外延层的生长厚度设定为1 μm；
（8）厚层高阻硅外延层的生长，反应腔体通入稀释氢气携带的磷烷掺杂剂，磷烷掺杂剂的流量设定为52 sccm，稀释氢气的流量设定为18L/min，载气氢气的流量设定为200L/min，三氯氢硅的流量设定为14 g/min，在未掺杂硅外延层的表面直接进行厚层高阻硅外延层的生长，硅外延层生长速率设定为2.2 μm/min，形成硅外延片；
（9）反应腔体降温，待硅外延片温度降低至300℃后从石墨基座片坑内取出。
实施例1制得的硅外延片的5点测试硅外延层厚度分别为53.354μm、53.868μm、53.088μm、53.213μm、53.242μm，厚度不均匀性0.73%，如图1所示。硅外延片的5点测试硅外延层电阻率分别为13.526Ω·cm、13.177Ω·cm、13.188Ω·cm、13.154Ω·cm、13.187Ω·cm，电阻率不均匀性1.39%，如图2所示。硅外延片的硅外延层的厚度、电阻率以及均匀性满足VDMOS器件要求。
实施例2
一种VDMOS器件用重掺衬底N型硅外延片的制备方法，包括如下步骤：
（1）调节温场梯度，调节硅外延炉的反应腔体的石墨基座片坑内的温场梯度，使放置重掺硅衬底片区域的径向温场差值为5℃；
（2）反应腔体刻蚀，硅外延炉的反应腔体升温设定为1060℃，通入氯化氢气体对反应腔体及石墨基座进行刻蚀，氯化氢气体的流量设定为35 L/min，刻蚀时间设定为8 min；
（3）多晶硅包覆层生长，反应腔体降温至1040℃，通入载气氢气携带三氯氢硅作为生长硅源，载气氢气的流量设定为200 L/min，三氯氢硅的流量设定为14 g/min，在反应腔体的石墨基座上生长多晶硅包覆层，生长时间设为80 sec；
（4）装片，反应腔体降温至300℃，将重掺硅衬底片装在反应腔体的石墨基座的片坑内；
（5）反应腔体升温，通入的载气氢气的流量设定为200 L/min，首先以80℃/min的升温速度，从300℃升高至1000℃，随后以20℃/min的升温速度，从1000℃升高至1060℃，在该温度下保持180 sec；
（6）反应腔体吹扫，首先载气氢气的流量升高至250 L/min，保持5 min，随后载气氢气的流量降低至200 L/min，保持1 min，对反应腔体进行吹扫；
（7）未掺杂硅外延层的生长，反应腔体降温至1040℃，通入载气氢气携带三氯氢硅作为生长硅源，在重掺硅衬底片的抛光表面上进行未掺杂硅外延层的生长，载气氢气的流量设定为200 L/min，三氯氢硅的流量设定为14 g/min，未掺杂硅外延层的生长速率设定为2.0 μm/min，未掺杂硅外延层的生长厚度设定为2μm；
（8）厚层高阻硅外延层的生长，反应腔体通入稀释氢气携带的磷烷掺杂剂，磷烷掺杂剂的流量设定为51 sccm，稀释氢气的流量设定为20L/min，载气氢气的流量设定为200L/min，三氯氢硅的流量设定为14 g/min，在未掺杂硅外延层的表面直接进行厚层高阻硅外延层的生长，硅外延层生长速率设定为2.2 μm/min，形成硅外延片；
（9）反应腔体降温，待硅外延片温度降低至300℃后从石墨基座片坑内取出。
实施例2制得的硅外延片的5点测试硅外延层的厚度分别为53.577μm、53.945μm、53.131μm、53.428μm、53.356μm，硅外延层的厚度不均匀性0.76%，如图3所示。硅外延片的5点测试硅外延层的电阻率分别为13.473Ω·cm、13.152Ω·cm、13.225Ω·cm、13.196Ω·cm、13.158Ω·cm，硅外延层的电阻率不均匀性1.21%，如图4所示。硅外延片的硅外延层的厚度、电阻率以及均匀性满足VDMOS器件要求。
实施例3
一种VDMOS器件用重掺衬底N型硅外延片的制备方法，包括如下步骤：
（1）调节温场梯度，调节硅外延炉的反应腔体的石墨基座片坑内的温场梯度，使放置重掺硅衬底片区域的径向温场差值为6℃；
（2）反应腔体刻蚀，硅外延炉的反应腔体升温设定为1080℃，通入氯化氢气体对反应腔体及石墨基座进行刻蚀，氯化氢气体的流量设定为35 L/min，刻蚀时间设定为8 min；
（3）多晶硅包覆层生长，反应腔体降温至1040℃，通入载气氢气携带三氯氢硅作为生长硅源，载气氢气的流量设定为200 L/min，三氯氢硅的流量设定为14 g/min，在反应腔体的石墨基座上生长多晶硅包覆层，生长时间设为60 sec；
（4）装片，反应腔体降温至300℃，将重掺硅衬底片装在反应腔体的石墨基座的片坑内；
（5）反应腔体升温，通入的载气氢气的流量设定为220 L/min，首先以100℃/min的升温速度，从300℃升高至1000℃，随后以20℃/min的升温速度，从1000℃升高至1060℃，在该温度下保持180 sec；
（6）反应腔体吹扫，首先载气氢气的流量升高通入至250 L/min，保持3 min，随后载气氢气的流量降低至200 L/min，保持1 min，对反应腔体进行吹扫；
（7）未掺杂硅外延层的生长，反应腔体降温至1040℃，通入载气氢气携带三氯氢硅作为生长硅源，在重掺硅衬底片的抛光表面上进行未掺杂硅外延层的生长，载气氢气的流量设定为200L/min，三氯氢硅的流量设定为10 g/min，未掺杂硅外延层的生长速率设定为2.1μm/min，未掺杂硅外延层的生长厚度设定为1μm；
（8）厚层高阻硅外延层的生长，反应腔体通入稀释氢气携带的磷烷掺杂剂，磷烷掺杂剂的流量设定为50 sccm，稀释氢气的流量设定为20L/min，载气氢气的流量设定为200L/min，三氯氢硅的流量设定为10 g/min，在未掺杂硅外延层的表面直接进行厚层高阻硅外延层的生长，硅外延层的生长速率设定为2.1μm/min，形成硅外延片；
（9）反应腔体降温，待硅外延片温度降低至300℃后从石墨基座片坑内取出。
实施例3制得的硅外延片的5点测试硅外延层的厚度分别为53.252μm、53.734μm、53.011μm、53.125μm、53.176μm，硅外延层的厚度不均匀性0.68%，如图5所示。硅外延片的5点测试硅外延层的电阻率分别为13.596Ω·cm、13.316Ω·cm、13.232Ω·cm、13.225Ω·cm、13.217Ω·cm，硅外延层的电阻率不均匀性1.41%，如图6所示。硅外延片的硅外延层的厚度、电阻率以及均匀性满足VDMOS器件要求。
实施例4
一种VDMOS器件用重掺衬底N型硅外延片的制备方法，包括如下步骤：
（1）调节温场梯度，调节硅外延炉的反应腔体的石墨基座片坑内的温场梯度，使放置重掺硅衬底片区域的径向温场差值为2℃；
（2）反应腔体刻蚀，硅外延炉的反应腔体升温设定为1060℃，通入氯化氢气体对反应腔体及石墨基座进行刻蚀，氯化氢气体的流量设定为35 L/min，刻蚀时间设定为10 min；
（3）多晶硅包覆层生长，反应腔体降温至1060℃，通入载气氢气携带三氯氢硅作为生长硅源，载气氢气的流量设定为200 L/min，三氯氢硅的流量设定为14 g/min，在反应腔体的石墨基座上生长多晶硅包覆层，生长时间设为80 sec；
（4）装片，反应腔体降温至300℃，将重掺硅衬底片装在反应腔体的石墨基座的片坑内；
（5）反应腔体升温，通入的载气氢气的流量设定为200 L/min，首先以80℃/min的升温速度，从300℃升高至950℃，随后以10℃/min的升温速度，从950℃升高至1060℃，在该温度下保持120 sec；
（6）反应腔体吹扫，首先载气氢气的流量升高至300 L/min，保持5 min，随后载气氢气的流量降低至200 L/min，保持1 min，对反应腔体进行吹扫；
（7）未掺杂硅外延层的生长，反应腔体降温至1040℃，通入载气氢气携带三氯氢硅作为生长硅源，在重掺硅衬底片的抛光表面上进行未掺杂硅外延层的生长，载气氢气的流量设定为200 L/min，三氯氢硅的流量设定为14 g/min，未掺杂硅外延层的生长速率设定为1.8 μm/min，未掺杂硅外延层的生长厚度设定为2μm；
（8）厚层高阻硅外延层的生长，反应腔体通入稀释氢气携带的磷烷掺杂剂，磷烷掺杂剂的流量设定为52 sccm，稀释氢气的流量设定为19L/min，载气氢气的流量设定为200L/min，三氯氢硅的流量设定为14 g/min，在未掺杂硅外延层的表面直接进行厚层高阻硅外延层的生长，硅外延层的生长速率设定为2.2 μm/min，形成硅外延片；
（9）反应腔体降温，待硅外延片温度降低至300℃后从石墨基座片坑内取出。
实施例4制得的硅外延片的5点测试硅外延层的厚度分别为53.653μm、53.945μm、53.232μm、53.535μm、53.547μm，硅外延层的厚度不均匀性0.66%，如图7所示。硅外延片的5点测试硅外延层的电阻率分别为13.366Ω·cm、13.053Ω·cm、13.024Ω·cm、13.014Ω·cm、13.009Ω·cm，硅外延层的电阻率不均匀性1.35%，如图8所示。硅外延片的硅外延层的厚度、电阻率以及均匀性满足VDMOS器件要求。
对比例1：
一种VDMOS器件用重掺衬底N型硅外延片的制备方法，包括如下步骤：
（1）调节温场梯度，调节硅外延炉的反应腔体的石墨基座片坑内的温场梯度，使放置重掺硅衬底片区域的径向温场差值为10℃；
（2）反应腔体刻蚀，硅外延炉的反应腔体升温设定为1060℃，通入氯化氢气体对反应腔体及石墨基座进行刻蚀，氯化氢气体的流量设定为35 L/min，刻蚀时间设定为8 min；
（3）多晶硅包覆层生长，反应腔体降温至1040℃，通入载气氢气携带三氯氢硅作为生长硅源，载气氢气的流量设定为200 L/min，三氯氢硅的流量设定为10 g/min，在反应腔体的石墨基座上生长多晶硅包覆层，生长时间设为80sec；
（4）装片，反应腔体降温至300℃，将重掺硅衬底片装在反应腔体的石墨基座的片坑内；
（5）反应腔体升温，通入的载气氢气的流量设定为200 L/min，首先以80℃/min的升温速度，从300℃升高至950℃，随后以10℃/min的升温速度，从950℃升高至1060℃，在该温度下保持120 sec；
（6）反应腔体吹扫，首先升高通入的载气氢气的流量达到250 L/min，保持3 min，随后降低通入的载气氢气的流量达到200 L/min，保持1 min，对反应腔体进行吹扫；
（7）未掺杂硅外延层的生长，反应腔体降温至1040℃，通入载气氢气携带三氯氢硅作为生长硅源，在重掺硅衬底片的抛光表面上进行未掺杂硅外延层的生长，载气氢气的流量设定为150 L/min，三氯氢硅的流量设定为14 g/min，未掺杂硅外延层的生长速率设定为2.2 μm/min，未掺杂硅外延层的生长厚度设定为1μm；
（8）厚层高阻硅外延层的生长，反应腔体通入稀释氢气携带的磷烷掺杂剂，磷烷掺杂剂的流量设定为52 sccm，稀释氢气的流量设定为18L/min，载气氢气的流量设定为200L/min，三氯氢硅的流量设定为14 g/min，在未掺杂硅外延层的表面直接进行厚层高阻硅外延层的生长，生长速率设定为2.0μm/min，形成硅外延片；
（9）反应腔体降温，待硅外延片温度降低至300℃后从石墨基座片坑内取出。
对比例1制得的硅外延片的5点测试硅外延层的厚度分别为53.577μm、54.352μm、53.234μm、53.564μm、53.558μm，硅外延层的厚度不均匀性1.04%，如图9所示。硅外延片的5点测试硅外延层的电阻率分别为13.432Ω·cm、13.656Ω·cm、13.224Ω·cm、13.234Ω·cm、13.232Ω·cm，硅外延层的电阻率不均匀性1.61%，如图10所示。硅外延片的硅外延层厚度和电阻率均匀性不能满足VDMOS器件要求，主要归因于载气氢气的流量不足，硅外延层的生长速率偏低，热反应时间延长，加剧了自掺杂效应控制的难度。
对比例2：
一种VDMOS器件用重掺衬底N型硅外延片的制备方法，包括如下步骤：
（1）调节温场梯度，调节硅外延炉的反应腔体的石墨基座片坑内的温场梯度，使放置重掺硅衬底片区域的径向温场差值为6℃；
（2）反应腔体刻蚀，硅外延炉的反应腔体升温设定为1080℃，通入氯化氢气体对反应腔体及石墨基座进行刻蚀，氯化氢气体的流量设定为35 L/min，刻蚀时间设定为8 min；
（3）多晶硅包覆层生长，反应腔体降温至1040℃，通入载气氢气携带三氯氢硅作为生长硅源，载气氢气的流量设定为200 L/min，三氯氢硅的流量设定为14 g/min，在反应腔体的石墨基座上生长多晶硅包覆层，生长时间设为60 sec；
（4）装片，反应腔体降温至300 ℃，将重掺硅衬底片装在反应腔体的石墨基座的片坑内；
（5）反应腔体升温，通入的载气氢气的流量设定为220 L/min，首先以100℃/min的升温速度，从300℃升高至1000℃，随后以20℃/min的升温速度，从1000℃升高至1060℃，在该温度下保持180 sec；
（6）反应腔体吹扫，首先载气氢气的流量升高至250 L/min，保持3 min，随后载气氢气的流量降低至200 L/min，保持1 min，对反应腔体进行吹扫；
（7）未掺杂硅外延层的生长，反应腔体保持在1080℃，通入载气氢气携带三氯氢硅作为生长硅源，在重掺硅衬底片的抛光表面上进行未掺杂硅外延层的生长，载气氢气的流量设定为200 L/min，三氯氢硅的流量设定为10 g/min，未掺杂硅外延层的生长速率设定为2.1 μm/min，未掺杂硅外延层的生长厚度设定为1μm；
（8）厚层高阻硅外延层的生长，反应腔体通入稀释氢气携带的磷烷掺杂剂，磷烷掺杂剂的流量设定为50 sccm，稀释氢气的流量设定为20L/min，载气氢气的流量设定为200L/min，三氯氢硅的流量设定为10g/min，在未掺杂硅外延层的表面直接进行厚层高阻硅外延层的生长，生长速率设定为2.1μm/min，形成硅外延片；
（9）反应腔体降温，待硅外延片温度降低至300℃后从石墨基座片坑内取出。
对比例2制得的硅外延片的5点测试硅外延层的厚度分别为53.668μm、53.987μm、53.452μm、53.523μm、53.514μm，硅外延层的厚度不均匀性0.50%，如图11所示。硅外延片的5点测试硅外延层的电阻率分别为13.533Ω·cm、13.045Ω·cm、13.176Ω·cm、13.027Ω·cm、13.013Ω·cm，硅外延层的电阻率不均匀性1.96%，如图12所示。硅外延片的硅外延层电阻率均匀性不能满足VDMOS器件要求，归因于硅外延层生长温度较高，增强了自掺杂效应现象。
对比例3：
一种VDMOS器件用重掺衬底N型硅外延片的制备方法，包括如下步骤：
（1）调节温场梯度，调节硅外延炉的反应腔体的石墨基座片坑内的温场梯度，使放置重掺硅衬底片区域的径向温场差值为2℃；
（2）反应腔体刻蚀，硅外延炉的反应腔体升温设定为1060℃，通入氯化氢气体对反应腔体及石墨基座进行刻蚀，氯化氢气体的流量设定为35 L/min，刻蚀时间设定为10 min；
（3）多晶硅包覆层生长，反应腔体降温至1060℃，通入载气氢气携带三氯氢硅作为生长硅源，载气氢气的流量设定为200 L/min，三氯氢硅的流量设定为14 g/min，在反应腔体的石墨基座上生长多晶硅包覆层，生长时间设为80 sec；
（4）装片，反应腔体降温至300 ℃，将重掺硅衬底片装在反应腔体的石墨基座的片坑内；
（5）反应腔体升温，通入的载气氢气的流量设定为200 L/min，首先以80℃/min的升温速度，从300℃升高至950℃，随后以10℃/min的升温速度，从950℃升高至1060℃，在该温度下保持120 sec；
（6）未掺杂硅外延层的生长，反应腔体降温至1040℃，通入载气氢气携带三氯氢硅作为生长硅源，在重掺硅衬底片的抛光表面上进行未掺杂硅外延层的生长，载气氢气的流量设定为200L/min，三氯氢硅的流量设定为14 g/min，未掺杂硅外延层的生长速率设定为1.8μm/min，未掺杂硅外延层的生长厚度设定为2μm；
（7）厚层高阻硅外延层的生长，反应腔体通入稀释氢气携带的磷烷掺杂剂，磷烷掺杂剂的流量设定为52 sccm，稀释氢气的流量设定为19L/min，载气氢气的流量设定为200L/min，三氯氢硅的流量设定为14 g/min，在未掺杂硅外延层的表面直接进行厚层高阻硅外延层的生长，硅外延层生长速率设定为2.2μm/min，形成硅外延片；
（8）反应腔体降温，待硅外延片温度降低至300℃后从石墨基座片坑内取出；
对比例3制得的硅外延片的5点测试硅外延层的厚度分别为53.668μm、53.987μm、53.452μm、53.523μm、53.514μm，硅外延层的厚度不均匀性0.52%，如图13所示。硅外延片的5点测试硅外延层的电阻率分别为13.442Ω·cm、13.024Ω·cm、13.015Ω·cm、13.039Ω·cm、13.062Ω·cm，硅外延层的电阻率不均匀性1.61%，如图14所示。硅外延片的硅外延层电阻率均匀性不能满足VDMOS器件要求，归因于反应腔体吹扫流量不足，自掺杂效应现象对硅外延层的电阻率分布均匀性的影响仍然较为明显。
对比例4：
一种VDMOS器件用重掺衬底N型硅外延片的制备方法，包括如下步骤：
（1）调节温场梯度，调节硅外延炉的反应腔体的石墨基座片坑内的温场梯度，使放置重掺硅衬底片区域的径向温场差值为2℃；
（2）反应腔体刻蚀，硅外延炉的反应腔体升温设定为1060℃，通入氯化氢气体对反应腔体及石墨基座进行刻蚀，氯化氢气体的流量设定为35 L/min，刻蚀时间设定为10 min；
（3）多晶硅包覆层生长，反应腔体降温至1060℃，通入载气氢气携带三氯氢硅作为生长硅源，载气氢气的流量设定为200 L/min，三氯氢硅的流量设定为14 g/min，在反应腔体的石墨基座上生长多晶硅包覆层，生长时间设为80 sec；
（4）装片，反应腔体降温至300℃，将重掺硅衬底片装在反应腔体的石墨基座的片坑内；
（5）反应腔体升温，通入的载气氢气的流量设定为200 L/min，首先以80℃/min的升温速度，从300℃升高至950℃，随后以10℃/min的升温速度，从950℃升高至1060℃，在该温度下保持120 sec；
（6）反应腔体吹扫，首先载气氢气的流量升高至300 L/min，保持5 min，随后载气氢气的流量降低至200 L/min，保持1 min，对反应腔体进行吹扫；
（7）厚层高阻硅外延层的生长，反应腔体降温至1040℃，反应腔体通入稀释氢气携带的磷烷掺杂剂，磷烷掺杂剂的流量设定为52 sccm，稀释氢气的流量设定为19L/min，载气氢气携带三氯氢硅作为生长硅源，载气氢气的流量设定为200 L/min，三氯氢硅的流量设定为14 g/min，在重掺硅衬底片的抛光表面上进行厚层高阻硅外延层的生长，硅外延层生长速率设定为2.2μm/min，形成硅外延片；
（8）反应腔体降温，待硅外延片温度降低至300℃后从石墨基座片坑内取出。
对比例4制得的硅外延片的5点测试硅外延层的厚度分别为53.425μm、53.653μm、53.124μm、53.335μm、53.322μm，硅外延层的厚度不均匀性0.50%，如图15所示。硅外延片的5点测试硅外延层的电阻率分别为13.323Ω·cm、12.856Ω·cm、12.774Ω·cm、12.954Ω·cm、12.925Ω·cm，硅外延层的电阻率不均匀性2.10%，如图16所示。硅外延片的硅外延层电阻率均匀性不能满足VDMOS器件要求，归因于直接进行硅外延层的掺杂生长工艺，各类杂质来源挥发带来的自掺杂效应现象深刻影响了硅外延层的电阻率均匀性。
对比例5
一种VDMOS器件用重掺衬底N型硅外延片的制备方法，包括如下步骤：
（1）调节温场梯度，调节硅外延炉的反应腔体的石墨基座片坑内的温场梯度，使放置重掺硅衬底片区域的径向温场差值为6℃；
（2）反应腔体刻蚀，硅外延炉的反应腔体升温设定为1080℃，通入氯化氢气体对反应腔体及石墨基座进行刻蚀，氯化氢气体的流量设定为35 L/min，刻蚀时间设定为8 min；
（3）多晶硅包覆层生长，反应腔体降温至1040℃，通入载气氢气携带三氯氢硅作为生长硅源，载气氢气的流量设定为200 L/min，三氯氢硅的流量设定为14 g/min，在反应腔体的石墨基座上生长多晶硅包覆层，生长时间设为60 sec；
（4）装片，反应腔体降温至300 ℃，将重掺硅衬底片装在反应腔体的石墨基座的片坑内；
（5）反应腔体升温，通入的载气氢气的流量设定为220 L/min，首先以100℃/min的升温速度，从300℃升高至1000℃，随后以20℃/min的升温速度，从1000℃升高至1060℃，在该温度下保持180 sec；
（6）反应腔体吹扫，首先载气氢气的流量升高至240 L/min，保持3 min，随后载气氢气的流量降低至200 L/min，保持1 min，对反应腔体进行吹扫；
（7）未掺杂硅外延层的生长，反应腔体保持在1080℃，通入载气氢气携带三氯氢硅作为生长硅源，在重掺硅衬底片的抛光表面上进行未掺杂硅外延层的生长，载气氢气的流量设定为200 L/min，三氯氢硅的流量设定为10 g/min，未掺杂硅外延层的生长速率设定为2.0 μm/min，未掺杂硅外延层的生长厚度设定为1μm；
（8）厚层高阻硅外延层的生长，反应腔体通入稀释氢气携带的磷烷掺杂剂，磷烷掺杂剂的流量设定为50 sccm，稀释氢气的流量设定为20L/min，载气氢气的流量设定为200L/min，三氯氢硅的流量设定为10g/min，在未掺杂硅外延层的表面直接进行厚层高阻硅外延层的生长，生长速率设定为2.1μm/min，形成硅外延片；
（9）反应腔体降温，待硅外延片温度降低至300℃后从石墨基座片坑内取出。
对比例5制得的硅外延片的5点测试硅外延层的厚度分别为53.225 μm、53.546 μm、52.958μm、53.145μm、53.184μm，硅外延层的厚度不均匀性0.552%，如图17所示。硅外延片的5点测试硅外延层的电阻率分别为13.443Ω·cm、13.021Ω·cm、13.094Ω·cm、12.992Ω·cm、12.975Ω·cm，硅外延层的电阻率不均匀性1.77%，如图18所示。硅外延片的硅外延层电阻率均匀性不能满足VDMOS器件要求，归因于反应腔体吹扫时的载气氢气的最高设定流量不足，杂质未能及时排除出反应腔体，自掺杂效应现象仍然比较强烈，导致外延层电阻率不均匀性不满足使用要求。
从实施例1-4及对比例1-5的硅外延片的硅外延层检测结果可以得出：使用本发明实施例1-5的制备方法制作的硅外延片具有一致的实施效果，硅外延片的硅外延层厚度、电阻率、均匀性满足VDMOS器件要求；而对比例1-5在硅外延片的硅外延层的电阻率均匀性参数控制上无法满足VDMOS器件要求。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种VDMOS器件用重掺衬底N型硅外延片的制备方法，其特征在于：包括如下步骤：
（1）将硅外延炉的反应腔体的石墨基座片坑内的温场进行梯度设置；
（2）将硅外延炉的反应腔体升温后，通入氯化氢气体对反应腔体及石墨基座进行刻蚀；
（3）反应腔体降温后，通入载气氢气携带三氯氢硅作为生长硅源，使反应腔体的石墨基座上生长多晶硅包覆层；
（4）反应腔体降温后，将重掺硅衬底片装在反应腔体的石墨基座的片坑内；
（5）向反应腔体通入的载气氢气后进行梯度升温；
（6）先将载气氢气的流量升高至250~300 L/min，保持3~5 min，随后载气氢气的流量降低至200~220 L/min，保持1~3 min，对反应腔体进行吹扫；
（7）将反应腔体降温至1040~1060℃，通入载气氢气携带三氯氢硅作为生长硅源，在重掺硅衬底片的抛光表面上进行未掺杂硅外延层的生长；
（8）反应腔体通入稀释氢气携带的磷烷掺杂剂，在未掺杂硅外延层的表面直接进行厚层高阻硅外延层的生长，形成硅外延片；
（9）待硅外延片温度降低至300℃后从石墨基座片坑内取出。
2.根据权利要求1所述的VDMOS器件用重掺衬底N型硅外延片的制备方法，其特征在于：所述步骤（8）中硅外延层生长速率设定为2.1~2.2 μm/min。
3.根据权利要求1所述的VDMOS器件用重掺衬底N型硅外延片的制备方法，其特征在于：所述步骤（1）中放置重掺硅衬底片区域的径向温场差值为2~10℃；所述步骤（2）中将硅外延炉的反应腔体升温至1060~1080℃，氯化氢气体的流量设定为34~36 L/min，刻蚀时间设定为8~10 min；所述步骤（3）中反应腔体降温至1040~1060℃，载气氢气的流量设定为200~220L/min，三氯氢硅的流量设定为10~14 g/min，生长时间设为60~80 sec；所述步骤（4）中反应腔体降温至300 ℃。
4.根据权利要求1所述的VDMOS器件用重掺衬底N型硅外延片的制备方法，其特征在于：所述步骤（5）中通入的载气氢气的流量设定为200~220 L/min；所述步骤（5）中的梯度升温的过程为：首先以80~100℃/min的升温速度，从300℃升高至950~1000℃，随后以10~20℃/min的升温速度，从950~1000℃升高至1060~1080℃，在该温度下保持120~180 sec。
5.根据权利要求1所述的VDMOS器件用重掺衬底N型硅外延片的制备方法，其特征在于：所述步骤（7）中载气氢气的流量设定为200~220 L/min，三氯氢硅的流量设定为10~14 g/min；所述步骤（7）中未掺杂硅外延层的生长速率设定为1.8~2.2 μm/min，未掺杂硅外延层的生长厚度设定为1~2 μm。
6.根据权利要求1所述的VDMOS器件用重掺衬底N型硅外延片的制备方法，其特征在于：所述步骤（8）中磷烷掺杂剂的流量设定为50~55sccm，稀释氢气的流量设定为18~20 L/min，载气氢气的流量设定为200~220 L/min，三氯氢硅的流量设定为10~14 g/min。
7.根据权利要求1所述的VDMOS器件用重掺衬底N型硅外延片的制备方法，其特征在于：所述步骤（8）中厚层高阻硅外延层的导电类型为N型，硅外延层的厚度为54~55μm，硅外延层厚度不均匀性不高于1.0%，硅外延层的电阻率为13~14 Ω·cm，硅外延层电阻率不均匀性不高于1.5%。
8.根据权利要求1所述的VDMOS器件用重掺衬底N型硅外延片的制备方法，其特征在于：所述重掺硅衬底片的直径为200 mm，电阻率0.001~0.005 Ω·cm，导电类型为N型，正表面镜面抛光，背面最外层由二氧化硅层完全紧密包覆，二氧化硅层包覆厚度设定为400~600nm，边缘倒角类型为R型，倒角度数设置为22°，背面倒角幅长设置为400~450 μm。
9.权利要求1-8任一所述的制备方法制备得到的重掺衬底N型硅外延片。
10.一种VDMOS器件，其特征在于：所述VDMOS器件包含权利要求9所述的重掺衬底N型硅外延片。
CN202410550899.8A 2024-05-07 2024-05-07 一种vdmos器件用重掺衬底n型硅外延片及其制备方法和应用 Active CN118127623B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410550899.8A CN118127623B (zh) 2024-05-07 2024-05-07 一种vdmos器件用重掺衬底n型硅外延片及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410550899.8A CN118127623B (zh) 2024-05-07 2024-05-07 一种vdmos器件用重掺衬底n型硅外延片及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN118127623A true CN118127623A (zh) 2024-06-04
CN118127623B CN118127623B (zh) 2024-08-06

Family

ID=91236305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410550899.8A Active CN118127623B (zh) 2024-05-07 2024-05-07 一种vdmos器件用重掺衬底n型硅外延片及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN118127623B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851784A (zh) * 2015-05-29 2015-08-19 中国电子科技集团公司第四十六研究所 一种6英寸重掺砷衬底上生长高阻厚层硅外延的方法
CN104947183A (zh) * 2015-05-29 2015-09-30 中国电子科技集团公司第四十六研究所 一种肖特基器件用重掺薄磷衬底上硅外延层的制备方法
CN106128938A (zh) * 2016-08-01 2016-11-16 中国电子科技集团公司第四十六研究所 一种VDMOS器件用薄Sb衬底上制备厚层外延的方法
CN110660649A (zh) * 2019-11-29 2020-01-07 南京国盛电子有限公司 一种8英寸vdmos功率管用硅外延片的制造方法
CN112663137A (zh) * 2020-12-28 2021-04-16 中电晶华(天津)半导体材料有限公司 一种硅反外延片的制备方法
CN116288707A (zh) * 2022-08-04 2023-06-23 中国电子科技集团公司第四十六研究所 一种提高大尺寸厚膜硅外延片晶体质量的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851784A (zh) * 2015-05-29 2015-08-19 中国电子科技集团公司第四十六研究所 一种6英寸重掺砷衬底上生长高阻厚层硅外延的方法
CN104947183A (zh) * 2015-05-29 2015-09-30 中国电子科技集团公司第四十六研究所 一种肖特基器件用重掺薄磷衬底上硅外延层的制备方法
CN106128938A (zh) * 2016-08-01 2016-11-16 中国电子科技集团公司第四十六研究所 一种VDMOS器件用薄Sb衬底上制备厚层外延的方法
CN110660649A (zh) * 2019-11-29 2020-01-07 南京国盛电子有限公司 一种8英寸vdmos功率管用硅外延片的制造方法
CN112663137A (zh) * 2020-12-28 2021-04-16 中电晶华(天津)半导体材料有限公司 一种硅反外延片的制备方法
CN116288707A (zh) * 2022-08-04 2023-06-23 中国电子科技集团公司第四十六研究所 一种提高大尺寸厚膜硅外延片晶体质量的制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李明达: "VDMOS功率器件用200mm硅外延片工艺研究", 天津科技, vol. 45, no. 12, 31 December 2018 (2018-12-31), pages 27 *

Also Published As

Publication number Publication date
CN118127623B (zh) 2024-08-06

Similar Documents

Publication Publication Date Title
CN106757324B (zh) 一种硅外延片的制造方法
CN107533959B (zh) 外延硅晶片的制造方法
CN111463115B (zh) 一种肖特基器件用硅外延片的制备方法
CN103367252B (zh) 一种双极型晶体管用双层硅外延片的制造方法
KR20130142082A (ko) 에피택셜 실리콘 웨이퍼의 제조 방법 및, 이 제조 방법으로 제조된 에피택셜 실리콘 웨이퍼
WO2018185850A1 (ja) 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
US6887775B2 (en) Process and apparatus for epitaxially coating a semiconductor wafer and epitaxially coated semiconductor wafer
JP2009277757A (ja) 半導体装置の製造方法
CN118127623B (zh) 一种vdmos器件用重掺衬底n型硅外延片及其制备方法和应用
CN115537922B (zh) 一种降低外延片自掺杂的方法
US4164436A (en) Process for preparation of semiconductor devices utilizing a two-step polycrystalline deposition technique to form a diffusion source
JP3424069B2 (ja) エピタキシャルシリコン基板の製造方法
US20080242067A1 (en) Semiconductor substrate and method of manufacture thereof
JP7255473B2 (ja) 炭化ケイ素多結晶基板の製造方法
JP3806410B2 (ja) 半導体デバイスの製造方法及び半導体製造装置
US6162706A (en) Method of epitaxy on a silicon substrate comprising areas heavily doped with arsenic
US20100093156A1 (en) Method for production of silicon wafer for epitaxial substrate and method for production of epitaxial substrate
CN111653474A (zh) 多晶硅薄膜成膜方法
JPH04245419A (ja) 半導体基板の製造方法
JP2003188107A (ja) 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ
JP6963265B1 (ja) シリコンエピタキシャルウェーハの製造方法
JP2021031363A (ja) 炭化ケイ素多結晶基板の製造方法
CN118028973A (zh) 一种瞬态电压抑制器用重掺杂衬底硅外延片的制备方法
CN108428630B (zh) 一种200mm肖特基管用掺磷硅外延片的制备方法
CN116072524B (zh) 一种改善硅外延片滑移线的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant