CN118028973A - 一种瞬态电压抑制器用重掺杂衬底硅外延片的制备方法 - Google Patents

一种瞬态电压抑制器用重掺杂衬底硅外延片的制备方法 Download PDF

Info

Publication number
CN118028973A
CN118028973A CN202311861189.9A CN202311861189A CN118028973A CN 118028973 A CN118028973 A CN 118028973A CN 202311861189 A CN202311861189 A CN 202311861189A CN 118028973 A CN118028973 A CN 118028973A
Authority
CN
China
Prior art keywords
silicon epitaxial
silicon
reaction cavity
graphite base
heavily doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311861189.9A
Other languages
English (en)
Inventor
李明达
傅颖洁
龚一夫
刘云
李杨
边娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 46 Research Institute
Original Assignee
CETC 46 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 46 Research Institute filed Critical CETC 46 Research Institute
Publication of CN118028973A publication Critical patent/CN118028973A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/12—Production of homogeneous polycrystalline material with defined structure directly from the gas state
    • C30B28/14—Production of homogeneous polycrystalline material with defined structure directly from the gas state by chemical reaction of reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种瞬态电压抑制器用重掺杂衬底硅外延片的制备方法。该方法通过将掺杂气源预先通入硅外延设备反应腔体，形成稳定的掺杂气相环境，并且通过硅外延设备内外两区的两路进气方式，精确调整内外两区的掺杂混合气的进气流量比，从而控制硅外延片内的电阻率均匀性，最终有效抑制自掺杂效应，获得一种高均匀性硅外延层厚度和电阻率分布；该方法工艺简单，适合工业化连续生产，可满足瞬态电压抑制器对硅外延片的应用要求。

Description

一种瞬态电压抑制器用重掺杂衬底硅外延片的制备方法
技术领域
本发明涉及半导体硅外延材料的制备技术领域，尤其涉及一种瞬态电压抑制器用重掺杂衬底硅外延片的制备方法。
背景技术
目前，瞬态电压抑制器存在品种型号多、参数规格要求严的特点。作为瞬态电压抑制器制备工艺的关键支撑结构，需要在重掺杂硅衬底片上生长超高均匀性的硅外延层（不均匀性<1%），但是在硅外延片的生产过程中，基于重掺杂硅衬底片的硅外延工艺自掺杂现象普遍存在。自掺杂是由于热蒸发或者化学反应的副产物对硅衬底片的扩散，硅衬底片中的硅及杂质进入气相，改变了气相中的掺杂成分和浓度，从而导致了硅外延层中的杂质实际分布偏离理想的情况。按产生的原因，自掺杂可分为气相自掺杂、固相外扩散及系统自掺杂。气相自掺杂的掺杂物主要来自硅衬底片的背面和边缘固相外扩散。固相外扩散的掺杂物主要来自硅衬底片的扩散，掺杂物在硅衬底片与硅外延层的接触面由硅衬底片扩散至外延层。系统自掺杂的掺杂物来自石墨基座和反应炉腔体等。通常如中国专利CN202210936963.7、ZL201410225224.2所述，为了抑制重掺杂硅衬底片的自掺杂现象，实现超高均匀性目标要求的硅外延层，需要采用减压反应腔体进行硅外延层生长，生长速率设定为可以有效减轻硅外延层电阻率的自掺杂现象，但是采用减压反应腔体需要添加真空泵，不仅显著增加设备的复杂程度，并且需要用液态二氯二氢硅为生长原料，与常规硅外延层生长所用的气态三氯氢硅原料无法实现供气管路上的兼容。国内各家外延厂商多年来一直采用常压硅外延生长方式，结合三氯氢硅（SiHCl3）作为生长硅源进行硅外延层的生长工艺，例如中国专利ZL200810023330.7、ZL201010120709.7、ZL201310152949.9、ZL201410570481.X、ZL201810332575.1、ZL202110883669.X等多项发明专利中公开的制备方法，因此采用与现有普遍使用的生产物料和设备工艺条件的非兼容的制备方法将造成生产物料、工艺设备条件的切换以及产能严重损失，显著增加生产成本，不适用于对该领域工业化的连续生产要求。
国内外延厂商如中国专利CN201710078667.7采用常压式单片硅外延反应设备，增加基座包硅工艺以及硅外延前高温变流量进腔室赶气，实现高均匀性硅外延层生长，但是其硅外延层生长速率需要设定1.1±0.1 μm/min，即通过设置低生长速率保证硅外延层生长的高均匀性，这将极大影响硅外延片的产能，而中国专利（ZL201110286701.2、ZL202010341314.3）采用较低的生长温度（≤1050℃），调试硅外延设备的内区（InnerZone）与外区（Outer Zone）的红外灯泡的加热功率分配比例，以及结合大流量氢气吹除，从而减小气相杂质在硅外延反应设备中的浓度和吸附在石墨基座及硅衬底片表面的杂质浓度，显著提升硅外延层的均匀性。但是该方法没有完全解决自掺杂问题，只能对硅外延层生长工艺过程中的参数进行调节，抑制自掺杂现象，控制硅外延层的均匀性。但是上述参数的控制受较多因素的影响，无法精准控制，难以完全避免自掺杂现象的影响，使硅外延层电阻率均匀性不可精确控制。
发明内容
鉴于现有技术状况和存在的问题，本发明的目的是为了解决国内同类规格的超高均匀性硅外延片的制备方法传统依赖减压外延的工艺条件并且需要切换液态二氯二氢硅作为生长硅源原料，造成生产成本大幅增加的问题，以及采用常压单片式硅外延设备通过显著降低硅外延层的生长速率、采用较低的生长温度以及结合大流量氢气吹除，但是仍然无法完全避免自掺杂现象，造成硅外延层电阻率均匀性不可精确控制的问题，特别提出一种瞬态电压抑制器用重掺杂衬底硅外延片的制备方法。本发明通过将掺杂气源预先通入硅外延设备反应腔体，形成稳定的掺杂气相环境，并且通过硅外延设备内外两区的两路进气方式，精确调整内外两区的掺杂混合气的进气流量比，从而控制硅外延片内的电阻率均匀性，最终有效抑制自掺杂效应，获得一种高均匀性硅外延层厚度和电阻率分布；本制备方法工艺简单，适合工业化连续生产，可满足瞬态电压抑制器对硅外延片的应用要求。
本发明为了实现上述目的所采取的技术方案是：一种瞬态电压抑制器用重掺杂衬底硅外延片的制备方法包括如下步骤：
步骤一、硅外延设备反应腔体采用红外灯管辐照加热的方式进行升温，反应腔体内的石墨基座的温度设定为1160~1180 ℃，通入氯化氢气体，氯化氢气体流量设定为18~20L/min，在高温下对反应腔体和石墨基座上的残余沉积物质进行刻蚀，刻蚀时间设定为90~100 sec。
步骤二、所述石墨基座降温至1040~1060℃，将主工艺氢气流量设定为85~95 L/min，且携带气态三氯氢硅作为生长硅源进入硅外延设备反应腔体内，气态三氯氢硅流量设定为13.5~14.0 L/min，气态三氯氢硅通入反应腔体内的时间设定为20~30 sec，在所述石墨基座表面沉积一层无掺杂的致密多晶硅层。
步骤三、将所述石墨基座温度降低至600 ℃，向所述硅外延设备反应腔体内石墨基座上装入重掺杂硅衬底片，石墨基座作为重掺杂硅衬底片的载体。
步骤四、重掺杂硅衬底片升温至1100~1120℃，对重掺杂硅衬底片的表面进行高温烘焙，烘焙时间设定为1~2 min，去除硅衬底片表面的自然氧化层。
步骤五、将重掺杂硅衬底片温度降低至1040~1060℃，通入主工艺氢气对硅外延设备反应腔体进行吹扫，主工艺氢气流量为85~95 L/min，吹扫时间设定为35~45 sec。
步骤六、重掺杂硅衬底片温度保持至1040~1060℃，稀释氢气携带磷烷气体组成的掺杂混合气作为硅外延层的掺杂气源，预先通入所述硅外延设备反应腔体进行排空，排空时间设定为60~180 sec；其中所述掺杂气源在混合前的稀释氢气流量设定为20 L/min，磷烷气体规格为500 ppm，在所述掺杂混合气中的占比率设定为55%~70%；所述掺杂混合气的流量设定为200~240 sccm，且通过所述硅外延设备的内外两区的两路进气方式进入反应腔体，作为硅外延层的掺杂气源，设定内外两区的掺杂混合气流量比为1:6~1:8。
步骤七、主工艺氢气携带气态三氯氢硅作为生长硅源进入硅外延设备的排空管路，主工艺氢气流量设定为85~95 L/min，三氯氢硅流量设定为13.5~14.0 L/min，在排空管路中的排空时间为25~30 sec。
步骤八、随后所述主工艺氢气携带三氯氢硅通过所述硅外延设备的内外两区的两路进气方式通入所述反应腔体，设定内外两区的进气流量比为2:1~4:1。
步骤九、开始进行硅外延层的生长，生长速率设定为5.0~6.0 μm/min，石墨基座转速设定为32~36 r/min，所述石墨基座下部流入与主工艺氢气流动方向相反的辅助氢气，辅助氢气流量设定为22~26 L/min。
步骤十、硅外延层生长完成后，硅外延片降温至600 ℃后从石墨基座上取出。
本发明相对于现有技术的有益效果是：在不切换生产物料和硅外延生长设备工艺条件下，采用常压单片平板式硅外延生长设备，通过设置高生长硅源流量、增加辅助氢气，实现5.0~6.0 μm/min的高生长速率；并且通过设置内外两区的两路掺杂混合气的进气流量，实现了重掺杂硅衬底片生长不均匀性<1%的超高厚度和电阻率均匀性的硅外延片；解决了现有同类规格硅外延片需要使用液态二氯二氢硅作为生长硅源并且切换减压外延的工艺生长条件，以及常压式硅外延生长设备内存在无法避免的自掺杂效应，造成了硅外延层电阻率均匀性不可精确控制的问题。采用本制备方法显著降低了物料损耗和工艺设备条件切换所带来的生产成本浪费和产能损失，工艺简单并且稳定性强，可实现工业化的连续生产，并可以广泛推广应用。
附图说明
图1为本发明实施例1的片内厚度5点分布图；
图2为本发明实施例1的片内电阻率5点分布；
图3为本发明实施例2的片内厚度5点分布图；
图4为本发明实施例2的片内电阻率5点分布图；
图5为本发明实施例3的片内厚度5点分布图；
图6为本发明实施例3的片内电阻率5点分布图；
图7为本发明实施例4的片内厚度5点分布图；
图8为本发明实施例4的片内电阻率5点分布图；
图9为本发明对比实施例1的片内厚度5点分布图；
图10为本发明对比实施例1的片内电阻率5点分布图；
图11为本发明对比实施例2的片内厚度5点分布图；
图12为本发明对比实施例2的片内电阻率5点分布图；
图13为本发明对比实施例3的片内厚度5点分布图；
图14为本发明对比实施例3的片内电阻率5点分布图；
图15为本发明对比实施例4的片内厚度5点分布图；
图16为本发明对比实施例4的片内电阻率5点分布图；
图17为本发明对比实施例5的片内厚度5点分布图；
图18为本发明对比实施例5的片内电阻率5点分布图。
具体实施方式
以下结合实施例和附图对本发明作进一步说明：
本发明在以下实施例中使用的是含重掺杂As元素、电阻率为0.001~0.004 Ω·cm的重掺杂硅衬底片，重掺杂硅衬底片直径为150~200 mm，导电类型为N型，晶向为<100>±0.5°，重掺杂硅衬底片正面为抛光表面，背面依次包封多晶硅层和二氧化硅层。硅外延片生长过程中所用的硅外延设备为常压单片平板式硅外延设备，反应腔体为常压单片式反应腔体，型号为Centura 200。
瞬态电压抑制器用重掺杂衬底硅外延片的硅外延层目标生长厚度为14.5~15.0 μm，同时要求片内厚度分布不均匀性不高于1%；硅外延层目标电阻率为0.07~0.08 Ω·cm，同时要求片内电阻率分布不均匀性不高于1%。硅外延层生长完成后，在显微镜下观察，要求无滑移线缺陷。硅外延片的硅外延层厚度、电阻率指标均采用5点测试法，测试位置为中心点和四周距硅外延片边缘6mm的位置，记录中心点和上、下、左、右四周距硅外延片边缘6 mm的位置，硅外延片的硅外延层厚度不均匀性、电阻率不均匀性的计算公式为：（最大值-最小值）/（最大值+最小值）×100%。
实施例
硅外延设备反应腔体采用红外灯管辐照加热的方式进行升温，反应腔体内的石墨基座的温度设定为1168 ℃，通入氯化氢气体，氯化氢气体流量设定为18 L/min，在高温下对反应腔体内和石墨基座上的残余沉积物质进行刻蚀，刻蚀时间设定为92 sec。
（2）石墨基座降温至1042℃，将主工艺氢气（H2Main）流量设定为86 L/min，且携带气态三氯氢硅作为生长硅源进入硅外延设备反应腔体内，气态三氯氢硅流量设定为13.6L/min，气态三氯氢硅通入反应腔体内的时间设定为22 sec，在石墨基座表面沉积一层无掺杂的致密多晶硅层。
（3）将石墨基座温度降低至600 ℃，向硅外延设备反应腔体内石墨基座上装入电阻率0.0035 Ω·cm的含重掺杂As元素的硅衬底片，石墨基座作为硅衬底片的载体。
（4）含重掺杂As元素的衬底片升温至1108℃，对含重掺杂As元素的硅衬底片的表面进行高温烘焙，烘焙时间设定为2 min，去除含重掺杂As元素的硅衬底片表面的自然氧化层。
（5）将含重掺杂As元素的硅衬底片温度降低至1055℃，通入主工艺氢气对硅外延设备反应腔体进行吹扫，主工艺氢气流量为86 L/min，吹扫时间设定为38 sec。
（6）含重掺杂As元素的硅衬底片温度保持至1055℃，稀释氢气（H2Dilute）携带磷烷气体组成的掺杂混合气作为硅外延层的掺杂气源，预先通入硅外延设备反应腔体进行排空，排空时间为100 sec，其中掺杂气源在混合前的稀释氢气流量设定为20 L/min，磷烷气体规格为500 ppm，在掺杂混合气中的占比率设定为58%，掺杂混合气流量设定为217 sccm，且通过硅外延设备的内外两区的两路进气方式进入反应腔体，作为硅外延层的掺杂气源，设定内外两区的掺杂混合气流量比为1:6。
（7）主工艺氢气携带气态三氯氢硅作为生长硅源进入硅外延设备的排空管路，主工艺氢气流量设定为86 L/min，三氯氢硅流量设定为13.6 L/min，在排空管路中的排空时间为26 sec。
（8）随后主工艺氢气携带三氯氢硅通过硅外延设备内外两区的两路进气方式进入反应腔体，设定内外两区进气流量比为4:1，当三氯氢硅、主工艺氢气和掺杂混合气同时通入反应腔体时，开始进行硅外延层的生长。
（9）进行硅外延层的生长，生长速率设定为5.2 μm/min，石墨基座转速设定为34r/min，石墨基座下部流入与主工艺氢气流动方向相反的辅助氢气，辅助氢气流量设定为23L/min。
（10）硅外延层生长完成后，硅外延片降温至600 ℃后从石墨基座上取出。
实施例1制得的硅外延片的正表面经显微镜检测未出现滑移线晶体缺陷。5点测试硅外延片的硅外延层的厚度分别为14.588μm、14.808μm、14.528μm、14.533μm、14.565 μm，硅外延片的硅外延层的厚度不均匀性0.954%，如图1所示。5点测试硅外延片的硅外延层的电阻率分别为0.076Ω·cm、0.075Ω·cm、0.075Ω·cm、0.075Ω·cm、0.075Ω·cm，硅外延片的硅外延层的电阻率不均匀性0.662%，如图2所示。硅外延片的硅外延层的厚度和电阻率的均匀性完全满足瞬态电压抑制器制作的要求。
实施例
硅外延设备反应腔体采用红外灯管辐照加热的方式进行升温，反应腔体内的石墨基座的温度设定为1162 ℃，通入氯化氢气体，氯化氢气体流量设定为19 L/min，在高温下对反应腔体内和石墨基座上的残余沉积物质进行刻蚀，刻蚀时间设定为100 sec。
（2）石墨基座降温至1048℃，将主工艺氢气流量设定为88 L/min，且携带气态三氯氢硅作为生长硅源进入硅外延设备反应腔体内，气态三氯氢硅流量设定为13.7 L/min，气态三氯氢硅通入反应腔体内的时间设定为21 sec，在石墨基座表面沉积一层无掺杂的致密多晶硅层。
（3）将石墨基座温度降低至600 ℃，向硅外延设备反应腔体内石墨基座上装入电阻率0.0035 Ω·cm的含重掺杂As元素的硅衬底片，石墨基座作为硅衬底片的载体。
（4）含重掺杂As元素的硅衬底片硅衬底片升温至1105℃，对含重掺杂As元素的硅衬底片的表面进行高温烘焙，时间设定为2 min，去除含重掺杂As元素的硅衬底片表面的自然氧化层。
（5）将含重掺杂As元素的硅衬底片温度降低至1050℃，通入主工艺氢气对硅外延设备反应腔体进行吹扫，主工艺氢气流量为88 L/min，吹扫时间设定为38 sec。
（6）含重掺杂As元素的硅衬底片温度保持至1050℃，稀释氢气携带磷烷气体组成的掺杂混合气作为硅外延层的掺杂气源，预先通入硅外延设备反应腔体进行排空，排空时间为120 sec，其中掺杂气源在混合前的稀释氢气流量设定为20 L/min，磷烷气体规格为500 ppm，在掺杂混合气中的占比率设定为59%，掺杂混合气流量设定为222 sccm，且通过硅外延设备的内外两区的两路进气方式进入反应腔体，作为硅外延层的掺杂气源，设定内外两区的掺杂混合气流量比为1:8。
（7）主工艺氢气携带气态三氯氢硅作为生长硅源进入硅外延设备的排空管路，主工艺氢气流量设定为88 L/min，三氯氢硅流量设定为13.7 L/min，在排空管路中的排空时间为29sec。
（8）随后主工艺氢气携带三氯氢硅通过硅外延设备内外两区的两路进气方式进入反应腔体，设定内外两区进气流量比为3:1，当三氯氢硅、主工艺氢气和掺杂混合气同时通入反应腔体时，开始进行硅外延层的生长。
（9）进行硅外延层的生长，生长速率设定为5.5 μm/min，石墨基座转速设定为35r/min，石墨基座下部流入与主工艺氢气流动方向相反的辅助氢气，辅助氢气流量设定为22L/min。
（10）硅外延层生长完成后，硅外延片降温至600 ℃后从石墨基座上取出。
实施例2制得的硅外延片的正表面经显微镜检测未出现滑移线晶体缺陷。5点测试硅外延片的硅外延层的厚度分别为14.754μm、14.956μm、14.712μm、14.758μm、14.733 μm，硅外延片的硅外延层的厚度不均匀性0.822%，如图3所示。5点测试硅外延片的硅外延层的电阻率分别为0.073Ω·cm、0.072Ω·cm、0.073Ω·cm、0.073Ω·cm、0.073 Ω·cm，硅外延片的硅外延层的电阻率不均匀性0.690%，如图4所示。硅外延片的硅外延层的厚度和电阻率的均匀性完全满足瞬态电压抑制器制作的要求。
实施例
（1）硅外延设备反应腔体采用红外灯管辐照加热的方式进行升温，反应腔体内的石墨基座的温度设定为1165 ℃，通入氯化氢气体，氯化氢气体流量设定为19L/min，在高温下对反应腔体内和石墨基座上的残余沉积物质进行刻蚀，刻蚀时间设定为96 sec。
（2）石墨基座降温至1055℃，将主工艺氢气流量设定为91 L/min，携带气态三氯氢硅作为生长硅源进入硅外延设备反应腔体，三氯氢硅流量设定为13.9 L/min，三氯氢硅通入反应腔体内的时间设定为28 sec，在石墨基座表面沉积一层无掺杂的致密多晶硅层。
（3）将石墨基座温度降低至600 ℃，向硅外延设备反应腔体内石墨基座上装入电阻率0.0036 Ω·cm的含重掺杂As元素的硅衬底片，石墨基座作为硅衬底片的载体。
（4）含重掺杂As元素的硅衬底片升温至1108℃，对含重掺杂As元素的硅衬底片的表面进行高温烘焙，时间设定为1 min，去除含重掺杂As元素的硅衬底片表面的自然氧化层。
（5）将含重掺杂As元素的硅衬底片温度降低至1056℃，通入主工艺氢气对硅外延设备反应腔体进行吹扫，主工艺氢气流量为91 L/min，吹扫时间设定为38 sec。
（6）含重掺杂As元素的硅衬底片温度保持至1056℃，稀释氢气携带磷烷气体组成的掺杂混合气作为硅外延层的掺杂气源，预先通入硅外延设备反应腔体进行排空，排空时间为65 sec，其中掺杂气源在混合前的稀释氢气流量设定为20 L/min，磷烷气体规格为500ppm，在掺杂混合气中的占比率设定为62%，掺杂混合气流量设定为230 sccm，且通过硅外延设备的内外两区的两路进气方式进入反应腔体，作为硅外延层的掺杂气源，设定内外两区的掺杂混合气流量比为1:7。
（7）主工艺氢气携带气态三氯氢硅作为生长硅源进入硅外延设备的排空管路，主工艺氢气流量设定为91 L/min，三氯氢硅流量设定为13.9L/min，在排空管路中的排空时间为26 sec。
（8）随后主工艺氢气携带三氯氢硅通过硅外延设备内外两区的两路进气方式进入反应腔体，设定内外两区进气流量比为2:1，当三氯氢硅、主工艺氢气和掺杂混合气同时通入反应腔体时，开始进行硅外延层的生长。
（9）进行硅外延层的生长，生长速率设定为5.7μm/min，石墨基座转速设定为33 r/min，石墨基座下部流入与主工艺氢气流动方向相反的辅助氢气，辅助氢气流量设定为25L/min。
（10）硅外延层生长完成后，硅外延片降温至600 ℃后从石墨基座上取出。
实施例3制得的硅外延片的正表面经显微镜检测未出现滑移线晶体缺陷。5点测试硅外延片的硅外延层的厚度分别为14.788 μm、14.980μm、14.744 μm、14.782μm、14.792 μm，硅外延片的硅外延层的厚度不均匀性0.794%，如图5所示。5点测试硅外延片的硅外延层的电阻率分别为0.072 Ω·cm、0.071Ω·cm、0.071Ω·cm、0.071Ω·cm、0.072 Ω·cm，硅外延片的硅外延层的电阻率不均匀性0.699%，如图6所示。硅外延片的硅外延层的厚度和电阻率的均匀性完全满足瞬态电压抑制器制作的要求。
实施例
（1）硅外延设备反应腔体采用红外灯管辐照加热的方式进行升温，反应腔体内的石墨基座的温度设定为1165 ℃，通入氯化氢气体，氯化氢气体流量设定为19 L/min，在高温下对反应腔体内和石墨基座上的残余沉积物质进行刻蚀，刻蚀时间设定为98 sec。
（2）石墨基座降温至1058℃，将主工艺氢气流量设定为87 L/min，携带气态三氯氢硅作为生长硅源进入硅外延设备反应腔体，三氯氢硅流量设定为13.9 L/min，三氯氢硅通入反应腔体内的时间设定为21 sec，在石墨基座表面沉积一层无掺杂的致密多晶硅层。
（3）将石墨基座温度降低至600 ℃，向硅外延设备反应腔体内石墨基座上装入电阻率0.0033 Ω·cm的含重掺杂As元素的硅衬底片，石墨基座作为硅衬底片的载体。
（4）含重掺杂As元素的硅衬底片升温至1104℃，对含重掺杂As元素的硅衬底片的表面进行高温烘焙，时间设定为1 min，去除含重掺杂As元素的硅衬底片表面的自然氧化层。
（5）将含重掺杂As元素的硅衬底片温度降低至1052℃，通入主工艺氢气对硅外延设备反应腔体进行吹扫，主工艺氢气流量为87 L/min，吹扫时间设定为38 sec。
（6）含重掺杂As元素的硅衬底片温度保持至1052℃，稀释氢气携带磷烷气体组成的掺杂混合气作为硅外延层的掺杂气源，预先通入硅外延设备反应腔体进行排空，排空时间为110 sec，其中掺杂气源在混合前的稀释氢气流量设定为20 L/min，磷烷气体规格为500 ppm，在掺杂混合气中的占比率设定为63%，掺杂混合气流量设定为210 sccm，且通过硅外延设备的内外两区的两路进气方式进入反应腔体，作为硅外延层的掺杂气源，设定内外两区的掺杂混合气流量比为1:6。
（7）主工艺氢气携带气态三氯氢硅作为生长硅源进入硅外延设备的排空管路，主工艺氢气流量设定为87 L/min，三氯氢硅流量设定为13.9L/min，在排空管路中的排空时间为28 sec。
（8）随后主工艺氢气携带三氯氢硅通过硅外延设备内外两区的两路进气方式进入反应腔体，设定内外两区进气流量比为2:1，当三氯氢硅、主工艺氢气和掺杂混合气同时通入反应腔体时，开始进行硅外延层的生长。
（9）进行硅外延层的生长，生长速率设定为5.6μm/min，石墨基座转速设定为36 r/min，石墨基座下部流入与主工艺氢气流动方向相反的辅助氢气，辅助氢气流量设定为25L/min。
（10）硅外延层生长完成后，硅外延片降温至600 ℃后从石墨基座上取出。
实施例4制得的硅外延片的正表面经显微镜检测未出现滑移线晶体缺陷。5点测试硅外延片的硅外延层的厚度分别为14.755 μm、14.919 μm、14.734 μm、14.766 μm、14.778μm，硅外延片的硅外延层的厚度不均匀性0.624%，如图7所示。5点测试硅外延片的硅外延层的电阻率分别为0.075Ω·cm、0.074Ω·cm、0.075Ω·cm、0.074Ω·cm、0.074 Ω·cm，硅外延片的硅外延层的电阻率不均匀性0.671%，如图8所示。硅外延片的硅外延层的厚度和电阻率的均匀性完全满足瞬态电压抑制器制作的要求。
对比实施例1：
（1）硅外延设备反应腔体采用红外灯管辐照加热的方式进行升温，反应腔体内的石墨基座的温度设定为1165 ℃，通入氯化氢气体，氯化氢气体流量设定为19 L/min，在高温下对反应腔体和石墨基座上的残余沉积物质进行刻蚀，刻蚀时间设定为98 sec。
（2）石墨基座降温至1055℃，将主工艺氢气流量设定为80 L/min，且携带气态三氯氢硅作为生长硅源进入硅外延设备反应腔体内内，气态三氯氢硅流量设定为13.5 L/min，气态三氯氢硅通入反应腔体内的时间设定为22 sec，在石墨基座表面沉积一层无掺杂的致密多晶硅层。
（3）将石墨基座温度降低至600 ℃，向硅外延设备反应腔体内石墨基座上装入电阻率0.0035 Ω·cm的重掺杂硅衬底片，石墨基座作为重掺杂硅衬底片的载体。
（4）重掺杂硅衬底片升温至1100℃，对重掺杂硅衬底片的表面进行高温烘焙，烘焙时间设定为1 min，去除重掺杂硅衬底片表面的自然氧化层。
（5）将重掺杂硅衬底片温度降低至1040℃，通入主工艺氢气对硅外延设备反应腔体进行吹扫，主工艺氢气流量为80 L/min，吹扫时间设定为35 sec。
（6）重掺杂硅衬底片温度保持至1040℃，稀释氢气携带磷烷气体组成的掺杂混合气作为硅外延层的掺杂气源，预先通入硅外延设备反应腔体进行排空，排空时间设定为120sec，其中掺杂气源在混合前的稀释氢气流量设定为20 L/min，磷烷气体规格为500 ppm，在掺杂混合气中的占比率设定为58%；掺杂混合气的流量设定为220 sccm，通过硅外延设备的内外两区的两路进气方式通入反应腔体，作为硅外延层的掺杂气源，设定内外两区的掺杂混合气的进气流量比为1:6。
（7）主工艺氢气携带气态三氯氢硅作为生长硅源进入硅外延设备的排空管路，主工艺氢气流量设定为80 L/min，气态三氯氢硅流量设定为13.5 L/min，在排空管路中的排空时间设定为25 sec。
（8）随后主工艺氢气携带气态三氯氢硅通过硅外延设备的内外两区的两路进气方式进入反应腔体，设定内外两区的进气流量比为2:1。
（9）开始进行硅外延层的生长，生长速率设定为4.8μm/min，石墨基座转速设定为33 r/min，石墨基座下部流入与主工艺氢气流动方向相反的辅助氢气，辅助氢气流量设定为24 L/min。
（10）硅外延层生长完成后，硅外延片降温至600 ℃后从石墨基座上取出。
对比实施例1制得的硅外延片的正表面经显微镜检测未出现滑移线晶体缺陷。5点测试硅外延片的硅外延层的厚度分别为14.560μm、14.203μm、14.334μm、14.337μm、14.352μm，硅外延片的硅外延层的厚度不均匀性1.241%，如图9所示。5点测试硅外延片的硅外延层的电阻率分别为0.071Ω·cm、0.069Ω·cm、0.070Ω·cm、0.069Ω·cm、0.069 Ω·cm，硅外延片的硅外延层的电阻率不均匀性1.429%，如图10所示。因为主工艺氢气的总流量设定偏低，不仅严重影响硅外延层的生长速率，而且影响了生长硅源和掺杂气源的分布均匀性，导致硅外延层的厚度和电阻率的不均匀性都超过1%，不满足瞬态电压抑制器制作的要求。
对比实施例2：
（1）硅外延设备反应腔体采用红外灯管辐照加热的方式进行升温，反应腔体内的石墨基座的温度设定为1163 ℃，通入氯化氢气体，氯化氢气体流量设定为18 L/min，在高温下对反应腔体和石墨基座上的残余沉积物质进行刻蚀，刻蚀时间设定为95 sec。
（2）石墨基座降温至1060℃，将主工艺氢气流量设定为88 L/min，且携带气态三氯氢硅作为生长硅源进入硅外延设备反应腔体内，气态三氯氢硅流量设定为13.8 L/min，气态三氯氢硅通入反应腔体内的时间设定为22 sec，在石墨基座表面沉积一层无掺杂的致密多晶硅层。
（3）将石墨基座温度降低至600 ℃，向硅外延设备反应腔体内石墨基座上装入电阻率0.0033 Ω·cm的重掺杂硅衬底片，石墨基座作为重掺杂硅衬底片的载体；
（4）重掺杂硅衬底片升温至1110℃，对重掺杂硅衬底片的表面进行高温烘焙，烘焙时间设定为2 min，去除重掺杂硅衬底片表面的自然氧化层。
（5）将重掺杂硅衬底片温度降低至1100℃，通入主工艺氢气对硅外延设备反应腔体进行吹扫，主工艺氢气流量为88 L/min，吹扫时间设定为38 sec。
（6）重掺杂硅衬底片温度保持至1100℃，稀释氢气携带磷烷气体组成的掺杂混合气作为硅外延层的掺杂气源，预先通入硅外延设备反应腔体进行排空，排空时间设定为120sec，其中掺杂气源在混合前的稀释氢气流量设定为20 L/min，磷烷气体规格为500 ppm，在所述掺杂混合气中的占比率设定为59%；掺杂混合气的流量设定为223 sccm，通过硅外延设备的内外两区的两路进气方式通入反应腔体，作为硅外延层的掺杂气源，设定内外两区的掺杂混合气的进气流量比为1:8。
（7）主工艺氢气携带气态三氯氢硅作为生长硅源进入硅外延设备的排空管路，主工艺氢气流量设定为88 L/min，气态三氯氢硅流量设定为13.8 L/min，在排空管路中的排空时间设定为28 sec。
（8）随后主工艺氢气携带气态三氯氢硅通过硅外延设备的内外两区的两路进气方式通入反应腔体，设定内外两区的进气流量比为4:1。
（9）开始进行硅外延层的生长，生长速率设定为5.9μm/min，石墨基座转速设定为36 r/min，石墨基座下部流入与主工艺氢气流动方向相反的辅助氢气，辅助氢气流量设定为22 L/min。
（10）硅外延层生长完成后，硅外延片降温至600 ℃后从石墨基座上取出。
对比实施例2制得的硅外延片的正表面经显微镜检测在边缘区域出现5条滑移线的晶体缺陷。5点测试硅外延片的硅外延层的厚度分别为14.956μm、15.323μm、14.946 μm、14.976μm、14.982 μm，硅外延片的硅外延层的厚度不均匀性1.245%，如图11所示。5点测试硅外延片的硅外延层的电阻率分别为0.072Ω·cm、0.068Ω·cm、0.070Ω·cm、0.070Ω·cm、0.071 Ω·cm，硅外延片的硅外延层的电阻率不均匀性2.857%，如图12所示。因为硅外延层的生长温度过高，极易造成硅外延层温场均匀性的进一步下降，且重掺杂硅衬底片的杂质进一步受热挥发，极大促进硅外延层晶体缺陷的形成，以导致硅外延片的硅外延层的厚度和电阻率的不均匀性超过1%，不满足瞬态电压抑制器制作的要求。
对比实施例3：
（1）硅外延设备反应腔体采用红外灯管辐照加热的方式进行升温，反应腔体内的石墨基座的温度设定为1162 ℃，通入氯化氢气体，氯化氢气体流量设定为18 L/min，在高温下对反应腔体和石墨基座上的残余沉积物质进行刻蚀，刻蚀时间设定为95 sec。
（2）石墨基座降温至1048℃，将主工艺氢气流量设定为95 L/min，且携带气态三氯氢硅作为生长硅源进入硅外延设备反应腔体内，气态三氯氢硅流量设定为13.8 L/min，气态三氯氢硅通入反应腔体内的时间设定为22 sec，在石墨基座表面沉积一层无掺杂的致密多晶硅层。
（3）将石墨基座温度降低至600 ℃，向硅外延设备反应腔体内石墨基座上装入电阻率0.0035 Ω·cm的重掺杂硅衬底片，石墨基座作为重掺杂硅衬底片的载体。
（4）重掺杂硅衬底片升温至1110℃，对重掺杂硅衬底片的表面进行高温烘焙，烘焙时间设定为1 min，去除重掺杂硅衬底片表面的自然氧化层。
（5）将重掺杂硅衬底片温度降低至1050℃，通入主工艺氢气对硅外延设备反应腔体进行吹扫，主工艺氢气流量为86L/min，吹扫时间设定为37 sec。
（6）重掺杂硅衬底片温度保持至1050℃，稀释氢气携带磷烷气体组成的掺杂混合气作为硅外延层的掺杂气源，预先通入硅外延设备反应腔体进行排空，排空时间设定为120sec，其中掺杂气源在混合前的稀释氢气流量设定为20 L/min，磷烷气体规格为500 ppm，在掺杂混合气中的占比率设定为56%；掺杂混合气的流量设定为210 sccm，通过硅外延设备的内外两区的两路进气方式通入反应腔体，作为硅外延层的掺杂气源，设定内外两区的掺杂混合气的进气流量比为1:6。
（7）主工艺氢气携带气态三氯氢硅作为生长硅源进入硅外延设备的排空管路，主工艺氢气流量设定为95 L/min，气态三氯氢硅流量设定为13.8 L/min，在排空管路中的排空时间设定为26 sec。
（8）随后主工艺氢气携带气态三氯氢硅通过硅外延设备的内外两区的两路进气方式通入反应腔体，设定内外两区的进气流量比为2:1。
（9）开始进行硅外延层的生长，生长速率设定为5.8μm/min，石墨基座转速设定为35 r/min。
（10）硅外延层生长完成后，硅外延片降温至600 ℃后从石墨基座上取出。
对比实施例3制得的硅外延片的正表面经显微镜检测未出现滑移线晶体缺陷。5点测试硅外延片的硅外延层的厚度分别为14.876 μm、15.125μm、14.743 μm、14.722 μm、14.752 μm，硅外延片的硅外延层的厚度不均匀性1.350%，如图13所示。5点测试硅外延片的硅外延层的电阻率分别为0.077Ω·cm、0.074Ω·cm、0.075Ω·cm、0.076Ω·cm、0.076Ω·cm，硅外延片的硅外延层的电阻率不均匀性1.987%，如图14所示。因为反应腔体内石墨基座下部缺失辅助氢气，确少对氢气流的托举能力，晶片边缘硅外延片的硅外延层的厚度和电阻率均匀性因此严重分布不均匀，最终不均匀性超过1%，不满足瞬态电压抑制器制作的要求。
对比实施例4：
（1）硅外延设备反应腔体采用红外灯管辐照加热的方式进行升温，反应腔体内的石墨基座的温度设定为1162 ℃，通入氯化氢气体，氯化氢气体流量设定为19 L/min，在高温下对反应腔体和石墨基座上的残余沉积物质进行刻蚀，刻蚀时间设定为95 sec。
（2）石墨基座降温至1050℃，将主工艺氢气流量设定为88 L/min，且携带气态三氯氢硅作为生长硅源进入硅外延设备反应腔体内，气态三氯氢硅流量设定为13.8 L/min，气态三氯氢硅通入反应腔体内的时间设定为25 sec，在石墨基座表面沉积一层无掺杂的致密多晶硅层。
（3）将石墨基座温度降低至600 ℃，向硅外延设备反应腔体内石墨基座上装入电阻率0.0036 Ω·cm的重掺杂硅衬底片，石墨基座作为重掺杂硅衬底片的载体。
（4）重掺杂硅衬底片升温至1110℃，对重掺杂硅衬底片的表面进行高温烘焙，烘焙时间设定为1 min，去除重掺杂硅衬底片表面的自然氧化层。
（5）将重掺杂硅衬底片温度降低至1055℃，通入主工艺氢气对硅外延设备反应腔体进行吹扫，主工艺氢气流量为88 L/min，吹扫时间设定为38 sec。
（6）重掺杂硅衬底片温度保持至1050℃，稀释氢气携带磷烷气体组成的掺杂混合气作为硅外延层的掺杂气源，预先通入所述硅外延设备反应腔体排空，排空时间设定为125sec，其中掺杂气源在混合前的稀释氢气流量设定为20 L/min，磷烷气体规格为500 ppm，在掺杂混合气中的占比率设定为64%。
（7）主工艺氢气携带气态三氯氢硅作为生长硅源进入硅外延设备的排空管路，主工艺氢气流量设定为88 L/min，气态三氯氢硅流量设定为13.5~14.0 L/min，在排空管路中的排空时间设定为26 sec；掺杂混合气的流量设定为220 sccm，通过硅外延设备反应腔体的内区，作为硅外延层的掺杂气源。
（8）主工艺氢气携带气态三氯氢硅通过硅外延设备的内外两区的两路进气方式通入所述反应腔体，设定内外两区的进气流量比为2:1。
（9）开始进行硅外延层的生长，生长速率设定为5.5μm/min，石墨基座转速设定为34 r/min，石墨基座下部流入与主工艺氢气流动方向相反的辅助氢气，辅助氢气流量设定为24 L/min。
（10）硅外延层生长完成后，硅外延片降温至600 ℃后从石墨基座上取出。
对比实施例4制得的硅外延片的正表面经显微镜检测未出现滑移线晶体缺陷。5点测试硅外延片的硅外延层的厚度分别为14.764 μm、14.980μm、14.721μm、14.754μm、14.742μm，硅外延片的硅外延层的厚度不均匀性0.872%，如图15所示。5点测试硅外延片的硅外延层的电阻率分别为0.074 Ω·cm、0.071Ω·cm、0.072Ω·cm、0.071Ω·cm、0.071Ω·cm，硅外延片的硅外延层的电阻率不均匀性2.069%，如图16所示。由于掺杂混合气即掺杂气源仅通过硅外延设备的内区，这种单路进气的方式通入反应腔体，严重影响掺杂气源在反应腔体内的整体分布均匀性，进而造成硅外延片的硅外延层的电阻率不均匀性超过1%，不满足瞬态电压抑制器制作的要求。
对比实施例5：
（1）硅外延设备反应腔体采用红外灯管辐照加热的方式进行升温，反应腔体内的石墨基座的温度设定为1165 ℃，通入氯化氢气体，氯化氢气体流量设定为20 L/min，在高温下对反应腔体和石墨基座上的残余沉积物质进行刻蚀，刻蚀时间设定为100 sec。
（2）石墨基座降温至1060℃，将主工艺氢气流量设定为90 L/min，且携带气态三氯氢硅作为生长硅源进入硅外延设备反应腔体内，气态三氯氢硅流量设定为13.8 L/min，气态三氯氢硅通入反应腔体内的时间设定为30 sec，在石墨基座表面沉积一层无掺杂的致密多晶硅层。
（3）将石墨基座温度降低至600 ℃，向硅外延设备反应腔体内石墨基座上装入电阻率0.0035 Ω·cm的重掺杂硅衬底片，石墨基座作为重掺杂硅衬底片的载体。
（4）重掺杂硅衬底片升温至1110℃，对重掺杂硅衬底片的表面进行高温烘焙，烘焙时间设定为1 min，去除重掺杂硅衬底片表面的自然氧化层。
（5）将重掺杂硅衬底片温度降低至1050℃，通入主工艺氢气对硅外延设备反应腔体进行吹扫，主工艺氢气流量为90 L/min，吹扫时间设定为38 sec。
（6）重掺杂硅衬底片温度保持至1050℃，稀释氢气携带磷烷气体组成的掺杂混合气作为硅外延层的掺杂气源，预先通入硅外延设备反应腔体进行排空，排空时间设定为120sec，其中掺杂气源在混合前的稀释氢气流量设定为20 L/min，磷烷气体规格为500 ppm，在掺杂混合气中的占比率设定为58%；掺杂混合气的流量设定为205sccm，通过硅外延设备的内外两区的两路进气方式通入反应腔体，作为硅外延层的掺杂气源，设定内外两区的掺杂混合气的进气流量比为1:7。
（7）主工艺氢气携带气态三氯氢硅作为生长硅源进入硅外延设备的排空管路，主工艺氢气流量设定为90 L/min，气态三氯氢硅流量设定为13.8 L/min，在排空管路中的排空时间设定为26 sec。
（8）随后主工艺氢气携带三氯氢硅通过硅外延设备的内区通入反应腔体。
（9）开始进行硅外延层的生长，生长速率设定为6.0μm/min，石墨基座转速设定为36 r/min，所述石墨基座下部流入与主工艺氢气流动方向相反的辅助氢气，辅助氢气流量设定为26 L/min。
（10）硅外延层生长完成后，硅外延片降温至600 ℃后从石墨基座上取出。
对比实施例5制得的硅外延片的正表面经显微镜检测未出现滑移线晶体缺陷。5点测试硅外延片的硅外延层的厚度分别为14.866 μm、14.976μm、14.642μm、14.625μm、14.635μm，硅外延片的硅外延层的厚度不均匀性1.186%，如图17所示。5点测试硅外延片的硅外延层的电阻率分别为0.071Ω·cm、0.070Ω·cm、0.070Ω·cm、0.070Ω·cm、0.071 Ω·cm，硅外延片的硅外延层的电阻率不均匀性0.709%，如图18所示。由于生长硅源即仅通过硅外延设备的内区，这种单路进气的方式通入反应腔体，严重影响生长硅源在反应腔体内的整体分布均匀性，进而造成硅外延片的硅外延层的厚度不均匀性超过1%，硅外延片的硅外延层的厚度均匀性不满足瞬态电压抑制器制作的要求。
从实施例1-4及对比实施例1-5的硅外延片的硅外延层检测结果可以得出：使用本发明实施例1-4的制备方法制作的硅外延片具有一致的实施效果，硅外延片的硅外延层的厚度和电阻率分布均匀性满足目标要求；而对比实施例1-5在硅外延片的硅外延层的厚度或者电阻率均匀性参数控制上无法完全满足目标要求。

Claims (2)

1.一种瞬态电压抑制器用重掺杂衬底硅外延片的制备方法，其特征在于，包括如下步骤：
步骤一、硅外延设备反应腔体采用红外灯管辐照加热的方式进行升温，反应腔体内的石墨基座的温度设定为1160~1180 ℃，通入氯化氢气体，氯化氢气体流量设定为18~20 L/min，在高温下对反应腔体和石墨基座上的残余沉积物质进行刻蚀，刻蚀时间设定为90~100sec；
步骤二、所述石墨基座降温至1040~1060℃，将主工艺氢气流量设定为85~95 L/min，且携带气态三氯氢硅作为生长硅源进入硅外延设备反应腔体内，气态三氯氢硅流量设定为13.5~14.0 L/min，气态三氯氢硅通入反应腔体内的时间设定为20~30 sec，在所述石墨基座表面沉积一层无掺杂的致密多晶硅层；
步骤三、将所述石墨基座温度降低至600 ℃，向所述硅外延设备反应腔体内石墨基座上装入重掺杂硅衬底片，石墨基座作为重掺杂硅衬底片的载体；
步骤四、重掺杂硅衬底片升温至1100~1120℃，对重掺杂硅衬底片的表面进行高温烘焙，烘焙时间设定为1~2 min，去除硅衬底片表面的自然氧化层；
步骤五、将重掺杂硅衬底片温度降低至1040~1060℃，通入主工艺氢气对硅外延设备反应腔体进行吹扫，主工艺氢气流量为85~95 L/min，吹扫时间设定为35~45 sec；
步骤六、重掺杂硅衬底片温度保持至1040~1060℃，稀释氢气携带磷烷气体组成的掺杂混合气作为硅外延层的掺杂气源，预先通入所述硅外延设备反应腔体进行排空，排空时间设定为60~180 sec；其中所述掺杂气源在混合前的稀释氢气流量设定为20 L/min，磷烷气体规格为500 ppm，在所述掺杂混合气中的占比率设定为55%~70%；
所述掺杂混合气的流量设定为200~240 sccm，且通过所述硅外延设备的内外两区的两路进气方式进入反应腔体，作为硅外延层的掺杂气源，设定内外两区的掺杂混合气流量比为1:6~1:8；
步骤七、主工艺氢气携带气态三氯氢硅作为生长硅源进入硅外延设备的排空管路，主工艺氢气流量设定为85~95 L/min，三氯氢硅流量设定为13.5~14.0 L/min，在排空管路中的排空时间为25~30 sec；
步骤八、随后所述主工艺氢气携带三氯氢硅通过所述硅外延设备的内外两区的两路进气方式通入所述反应腔体，设定内外两区的进气流量比为2:1~4:1；
步骤九、开始进行硅外延层的生长，生长速率设定为5.0~6.0 μm/min，石墨基座转速设定为32~36 r/min，所述石墨基座下部流入与主工艺氢气流动方向相反的辅助氢气，辅助氢气流量设定为22~26 L/min；
步骤十、硅外延层生长完成后，硅外延片降温至600 ℃后从石墨基座上取出。
2.如权利要求1所述的一种瞬态电压抑制器用重掺杂衬底硅外延片的制备方法，其特征在于，所述硅外延片生长所用的硅外延设备为常压单片平板式硅外延设备，型号为Centura 200。
CN202311861189.9A 2023-07-12 2023-12-31 一种瞬态电压抑制器用重掺杂衬底硅外延片的制备方法 Pending CN118028973A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2023108476937 2023-07-12
CN202310847693 2023-07-12

Publications (1)

Publication Number Publication Date
CN118028973A true CN118028973A (zh) 2024-05-14

Family

ID=90984886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311861189.9A Pending CN118028973A (zh) 2023-07-12 2023-12-31 一种瞬态电压抑制器用重掺杂衬底硅外延片的制备方法

Country Status (1)

Country Link
CN (1) CN118028973A (zh)

Similar Documents

Publication Publication Date Title
CN106757324B (zh) 一种硅外延片的制造方法
KR100272891B1 (ko) 저온, 고압 상태에서의 실리콘 증착방법
CN111463115B (zh) 一种肖特基器件用硅外延片的制备方法
CN203474963U (zh) 一种用于生产碳化硅外延片的化学气相沉积设备
WO2014122854A1 (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP2012506629A (ja) 半導体デバイス製造方法、半導体デバイス、及び半導体デバイス製造設備
JP6245416B1 (ja) 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
JP5910430B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
CN103603048B (zh) 一种用于生产碳化硅外延片的化学气相沉积设备
US20090226293A1 (en) Method and Apparatus for Manufacturing Semiconductor Wafer
US6887775B2 (en) Process and apparatus for epitaxially coating a semiconductor wafer and epitaxially coated semiconductor wafer
CN112885709B (zh) 一种碳化硅外延结构的制备方法及半导体设备
CN118028973A (zh) 一种瞬态电压抑制器用重掺杂衬底硅外延片的制备方法
CN115537922B (zh) 一种降低外延片自掺杂的方法
JP2009176784A (ja) 薄膜エピタキシャルウェーハの製造方法
JP3424069B2 (ja) エピタキシャルシリコン基板の製造方法
CN115074825A (zh) 碳化硅外延结构、脉冲式生长方法及其应用
CN118127623B (zh) 一种vdmos器件用重掺衬底n型硅外延片及其制备方法和应用
JP2001035794A (ja) 半導体装置の製造方法および製造装置
JP5780491B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN113737276B (zh) 一种提高硅外延生长速率的方法
CN114753002B (zh) 一种提高MOCVD生长GaAs本征掺杂均匀性的方法
CN117626425B (zh) 一种igbt用8英寸硅外延片的制备方法
CN111029245B (zh) 一种SiC外延速率切换的方法
TW202325921A (zh) 磊晶生長方法及磊晶矽片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination