CN117546182A - 量子装置、量子比特读出装置和电子电路 - Google Patents

量子装置、量子比特读出装置和电子电路 Download PDF

Info

Publication number
CN117546182A
CN117546182A CN202280044245.7A CN202280044245A CN117546182A CN 117546182 A CN117546182 A CN 117546182A CN 202280044245 A CN202280044245 A CN 202280044245A CN 117546182 A CN117546182 A CN 117546182A
Authority
CN
China
Prior art keywords
electron device
circuit
potential
quantum
qubit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280044245.7A
Other languages
English (en)
Inventor
棚本哲史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teikyo University
Original Assignee
Teikyo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teikyo University filed Critical Teikyo University
Publication of CN117546182A publication Critical patent/CN117546182A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Amplifiers (AREA)
  • Static Random-Access Memory (AREA)

Abstract

通过将放大后的表示第一量子比特的状态的信号与放大后的表示第二量子比特的状态的信号进行比较，准确判断第一量子比特的状态和第二量子比特的状态的差异，具体地，将与第一量子电路的输入信号反相的输入信号作为第二量子电路的输入信号，使第一量子电路的输出和第二量子电路的输出通过确定单元在逻辑值0和1之间进行反转，提高了读取量子比特状态的准确率。量子装置包括第一量子电路、第二量子电路以及连接到第一量子电路和第二量子电路的锁存电路，锁存电路具有锁存从第二量子电路输出的第一量子比特的状态并放大表示第一量子比特的状态的信号的功能，以及锁存从第二量子电路输出的第二量子比特的状态并放大第二量子比特的状态的功能。

Description

量子装置、量子比特读出装置和电子电路
技术领域
本发明涉及量子装置、量子比特读出装置和电子电路。
本申请要求基于2021年6月24日在日本提交的日本专利申请No.2021-104978的优先权，并将其内容并入本文。
背景技术
关于量子计算机和量子退火机的研发正在逐渐发展。例如，非专利文献1公开了半导体量子比特的两个逻辑运算的示例，非专利文献2公开了使用超导体创建50个或更多个量子比特的示例。另外，非专利文献3是量子退火机的实验例，该技术已经实现了商品化。
关于量子计算机技术，如上所述，使用超导体的相关技术正在取得进展。这是因为在维持量子态所需的时间(相干时间)内，通过实验实现无电阻的超导状态相对容易。然而，超导器件的大规模集成是困难的。
专利文献1的图1描述了连接到执行量子计算的量子比特结构的电栅极脉冲线。另外，尽管专利文献1描述了在执行写入期间监视电容的变化，但是专利文献1中描述的技术不能将表示量子比特的状态的信号作为集成电路进行放大。因此，利用专利文献1中描述的技术，无法作为集成电路精确地确定量子比特的状态的差异并提高读取量子比特的状态的准确率。
非专利文献4的图1描述了以交叉耦合方式连接的一对单电子器件。另外，在非专利文献4中描述的技术中，以与SRAM(Static Random Access Memory，静态随机存取存储器)相同的方式应用单电子器件作为存储器。因此，利用非专利文献4中描述的技术，无法将单电子器件作为传感器读取一对单电子器件之间的电位差，也无法读取连接到单电子器件的量子电路的量子比特的状态。
非专利文献5记载了自旋量子比特的读出(量子比特的自旋状态的检测)。此外，非专利文献5指出，在从自旋到电荷的转换中，通过对电荷运动的影响来检测自旋状态，使得可以测量电子自旋。另外，在非专利文献5描述的技术中，不能用于放大表示量子比特的自旋状态的集成电路的信号。因此，利用非专利文献5中描述的技术，无法精确地确定量子比特的自旋状态的差异并提高读取量子比特的自旋状态的准确率。
非专利文献6和7描述了用于读取量子比特的技术。在非专利文献6记载的技术中，由于库仑阻塞现象引起的电流变化小至pA，因此将后级的放大器电路构建为多层，对信号进行多重放大。因此，在非专利文献6、7记载的技术中，当量子比特数较多时，电路面积变得极大，这是不现实的。
现有技术文献
专利文献
[专利文献1]美国专利号7830695
非专利文献
[非专利文献1]M.Veldhorst、CH Yang、JCC Hwang、W.Huang、JP Dehollain、JTMuhonen、S.Simmons、A.Laucht、FE Hudson、KM Itoh、A.Morello&ASDzurak“A two-qubitlogic gate in silicon”Nature第526卷，第410-414页(2015年)
[非专利文献2]Frank Arute，Kunal Arya等人“Quantum supremacy using aprogrammable superconducting processor”Nature第574卷，第505-510页(2019)
[非专利文献3]MW Johnson等人“Quantum annealing with crafted spins”Nature vol 473,pp.194-198(2011)。
[非专利文献4]Souvik Mahapatra，AM Ionescu“A novel single electron SRAMarchitecture”Materials Science(2004)，第4届IEEE纳米技术会议，2004DOI：10.1109/NANO.2004.1392327CorpusID：20005522
[非专利文献5]Nakul Shaji等人“Spin blockade and lifetime-enhancedtransport in a few-electron Si/SiGe double quantum dot”Nature Physics 4,540-544(2008)
[非专利文献6]Andrea Ruffino等人“A Fully-Integrated 40-nm 5-6.5GHzCryo-CMOS System-on-Chip with I/Q Receiver and Frequency Synthesizer forScalable Multiplexed Readout of Quantum Dots”2021IEEE国际固态电路会议(ISSCC)
[非专利文献7]Andrea Morello等人“Single-shot readout of an electronicsspin in Silicon”Nature vol 467.p687(2010)
[非专利文献8]T Tanamoto，Y Nishi，J Deguchi“Quantum Annealing MachinesBased on Semiconductor Nanostructures”日本物理学会期刊88(6)，061013(2019)
[非专利文献9]Behzad Razavi“Design of Analog CMOS Integrated Circuits”(MCGRAW HILL BOOK CO，2000)ISBN：9780072380323
发明内容
本发明要解决的问题
鉴于以上几点，本发明的一个目的是提供一种量子装置，可以准确判断第一量子比特的状态与第二量子比特的状态之间的差异，并通过操作第一量子电路的输出的逻辑值与第二量子电路输出的逻辑值在0到1之间反转，可以提高读取量子比特状态的准确率。
另外，本发明的另一个目的是提供一种量子比特读出装置，通过读取第一个单电子器件的电位与第二个单电子器件的电位之间的差值，能够读出与单电子器件相连的量子电路的量子比特的状态，同时使电路小型化。
本发明的另一个目的是提供一种能够读取第一单电子器件的电位与第二单电子器件的电位之间的电位差的电子电路。
解决问题用到的手段
本发明的一个方面提供一种量子装置，包括：第一量子电路、第二量子电路以及连接到所述第一量子电路和所述第二量子电路的锁存电路，其中，所述锁存电路被配置为：具有锁存从所述第一量子电路输出的第一量子比特的状态，并放大表示所述第一量子比特的状态的信号的功能；以及锁存从所述第二量子电路输出的第二量子比特的状态，并放大表示所述第二量子比特的状态的信号的功能。
本发明的一个方面提供一种量子比特读出装置，包括：连接到第一量子电路的第一单电子器件；连接到第二量子电路的第二单电子器件；以及连接到所述第一单电子器件和所述第二单电子器件的差分放大器电路；所述量子比特读出装置被配置为，读取由所述差分放大器电路放大后的所述第一单电子器件的电位与所述第二单电子器件的电位之间的电位差。
本发明的一个方面的量子比特读出装置，还包括：设置在所述第一单电子器件和所述差分放大器电路之间的第一放大器电路；设置在所述第二单电子器件和所述差分放大器电路之间的第二放大器电路。
本发明的一个方面的量子比特读出装置，所述第一放大器电路包括第一导电类型晶体管和第二导电类型晶体管，所述第二放大器电路包括第一导电类型晶体管和第二导电类型晶体管。
本发明的一个方面提供一种量子比特读出装置，包括：连接到第一量子电路的第一单电子器件；连接到第二量子电路的第二单电子器件；连接到所述第一单电子器件和所述第二单电子器件的SRAM(Static Random Access Memory，静态随机存取存储器)；所述量子比特读出装置被配置为，读取经由所述SRAM输出的所述第一单电子器件的电位与所述第二单电子器件的电位之间的电位差。
本发明的一个方面的量子比特读出装置中，所述SRAM包括：连接到所述第一单电子器件的第一存取晶体管；连接到所述第二单电子器件的第二存取晶体管；连接到所述第一存取晶体管的第一反相器；连接到所述第二存取晶体管的第二反相器；其中，所述第一反相器和所述第二反相器交叉耦合。
本发明的一个方面的量子比特读出装置，包括：第一放大器电路，设置于所述第一单电子器件与所述SRAM之间；第二放大器电路，设置于所述第二单电子器件与所述SRAM之间。
本发明的一个方面的量子比特读出装置，包括感测放大器和均衡器，该感测放大器和均衡器连接到第一单电子器件和第二单电子器件，该第一单电子器件连接到第一量子电路，并且第二单电子器件连接到第二量子电路。所述量子比特读出装置被配置为，读取感测放大器和均衡器输出的第一单电子器件的电位和第二单电子器件的电位之间的电位差。
本发明一方面的量子比特读出装置中，感测放大器和均衡器可以与比通常的更复杂的动态随机存取存储器(DRAM)相同。通常的DRAM使用读取两个电容器中存储的电荷的差异的电路。本发明的一个特征是使用单电子器件来代替传统的DRAM电容器。特别地，当单电子器件是电荷量子比特时，对于读取电荷量子比特之间的小电位差是有用的。
本发明的一个方面的量子比特读出装置，包括：连接到第一量子电路的第一单电子器件；连接到第二量子电路的第二单电子器件；交叉耦合MOS晶体管电路，连接至所述第一单电子器件和所述第二单电子器件；其中，所述交叉耦合MOS晶体管电路包括一对交叉耦合P沟道MOS晶体管；所述量子比特读出装置被配置为，读取经由所述交叉耦合MOS晶体管电路输出的所述第一单电子器件的电位与所述第二单电子器件的电位之间的电位差。
本发明的一个方面的量子比特读出装置中，所述差分放大电路包括：第一双极晶体管，所述第一双极晶体管的基极连接至所述第一单电子器件；第二双极晶体管，所述第二双极晶体管的基极连接至所述第二单电子器件。
本发明的一个方面的量子比特读出装置中，所述第一单电子器件的电位和所述第二单电子器件的电位可以被反转输出。
根据本发明的一个方面的量子比特读出装置包括确定单元，该确定单元通过比较第一单电子器件的电位和第二单电子器件的电位来确定0和1的值。
本发明的一个方面提供一种电子电路，包括：第一存储单元阵列、从第一存储单元阵列选择第一单电子器件的第一选择器、第二存储单元阵列、以及从第二存储单元阵列选择第二单电子器件的第二选择器；所述电子电路被配置为，读取由第一选择器选择的第一单电子器件的电位与由第二选择器选择的第二单电子器件的电位之间的电位差。
根据本发明的一个方面的电子电路可以包括确定单元，该确定单元通过比较第一单电子器件的电位和第二单电子器件的电位来确定0和1的值。
上述量子比特可以是自旋量子比特，上述单电子器件可以是电荷量子比特本身。当量子比特是自旋量子比特时，可以经由隧道氧化膜等耦合到单电子器件。
发明效果
根据本发明提供的一种量子装置，可以准确地确定第一量子比特的状态和第二量子比特的状态之间的差异，并可以通过调整第二量子电路的输入信号，使第一量子电路的输出和第二量子电路的输出的逻辑值在0和1之间反转，以提高读取量子比特状态的准确率。
另外，根据本发明提供的一种量子比特读出装置，通过读取第一个单电子器件的电位与第二个单电子器件的电位之间的差值，能够读出与单电子器件相连的量子电路的量子比特的状态，同时使电路小型化。
另外，根据本发明，能够提供能够读取第一单电子器件的电位与第二单电子器件的电位之间的电位差的电子电路。
附图说明
图1是根据第一实施例所示的量子装置的示例图。
图2是根据第一实施例所示的量子比特读出装置等的示例图。
图3是用于说明与图2所示的单电子器件类似的单电子器件(具体地，单电子晶体管SET)的特性的示例图。
图4是用于说明图2所示的放大器电路(P沟道MOS晶体管)等基于MOS耦合的第一放大器电路的原理的图。
图5示出了与图2所示的单电子器件类似的单电子器件(具体地，单电子晶体管SET)的栅极电压(横轴)以及如图2所示的放大器电路(P沟道)一样，通过与MOS耦合(例如MOS晶体管)放大的输出端的电位(纵轴)的关系的图。
图6是根据第二实施例所示的量子比特读出装置等的示例图。
图7是用于说明如图6所示的放大器电路等一样，基于P沟道MOS晶体管和N沟道MOS晶体管的第一放大的图。
图8是使用图6所示的差分放大器电路的差分放大模拟结果的图。
图9是根据第三实施例所示的量子比特读出装置等的示例图。
图10是根据图9所示的电路模拟的结果(时间变化)示意图。
图11是根据第四实施例所示的量子比特读出装置等的示例图。
图12是根据第五实施例所示的量子比特读出装置的示例图。
图13是根据第六实施例所示的量子比特读出装置的示例图。
图14是根据第七实施例所示的量子比特读出装置等的示例图。
图15是根据第八实施例所示的量子比特读出装置等的示例图。
图16是根据第九实施例所示的电子电路的示例图。
图17示出了将第一单电子器件阵列3A所包含的多个单电子器件中的一个单电子器件(第一单电子器件3A1)作为第一实施例至第九实施例的单电子器件2A，将第二单电子器件阵列3C所包含的多个单电子器件中的一个单电子器件(第二单电子器件3C1)作为第一实施例至第九实施例的单电子器件2B。
图18是表示图13所示的第六实施例的量子比特读出装置中的电压的时间变化的图。
图19是用于说明在第九实施例的电子电路中使用NAND闪存作为第一单电子器件阵列、使用NAND闪存作为第二单电子器件阵列的示例图。
图20是示意性地表示单电子器件内的电位根据与单电子器件连接的量子点内的电子的有无而变化的状况的图。
具体实施例
在描述本发明的量子装置、量子比特读出装置和电子电路的实施例之前，将描述与量子装置等的测量有关的常规技术。
(与测量相关的常规技术)
使用电子自旋或空穴自旋的量子比特的研发进展缓慢。这是因为利用自旋的量子装置在测量自旋态的过程中存在一个难题。测量自旋态需要电子电路，虽然自旋具有磁性，但普通电子电路没有直接测量与磁化强度相关的量的机制，因此有必要将磁性转换为电荷状态。
具体来说，有一种叫做自旋封锁的方法。这是一种利用以下事实的方法：当添加一个量子点并且内部电子自旋方向固定时，电子就会根据从量子位进入的自旋是向上还是向下而被阻挡或流动。这是基于泡利不相容原理，该原理指出具有相同自旋的两个电子不能占据相同的能级。
然而，如图3所示，可以观察到库仑阻塞的单电子器件的电流值为纳安级，并且与正常CMOS电路工作的电压范围相比，电压极小。因此，为了放大单电子器件的微小信号，需要如非专利文献6那样的多层放大器电路。这种传统方法需要极大的电路面积来放大单个电子的信号，因此很难集成量子比特。
(制造成本)
此外，新的器件结构仍然对制造提出重大挑战。在非专利文献1或非专利文献3中，需要新的超微细结构。目前智能手机中使用的硅晶体管的栅极长度小于16纳米，制造芯片的成本超过1万亿日元。即使是40nm，也需要约4000亿日元。从头开始设计新的放大器电路预计需要巨大的开发成本，这是产业化的主要障碍。因此，希望尽可能地使用常规电路。
下面将描述本发明的量子装置、量子比特读出装置和电子电路的实施例。
[第一实施例]
图1是根据第一实施例所示的量子装置1的示例图。
在图1所示的例子中，根据第一实施例的量子装置1包括量子电路1A、量子电路1B、锁存电路1C以及确定单元1D。锁存电路1C通过一根或多根导线连接到量子电路1A和量子电路1B。量子电路1A和量子电路1B被配置为一对。
锁存电路1C具备锁存从量子电路1A输出的量子比特的状态(在自旋量子比特的情况下是自旋状态，在电荷量子比特的情况下是电荷状态)，并放大表示自旋量子比特的状态的信号的功能。即，锁存电路1C包括能放大从量子电路1A输出的表示量子比特的状态的信号的电路。
此外，锁存电路1C具有锁存从量子电路1B输出的量子比特的状态并且放大指示量子比特的状态的信号的功能。即，锁存电路1C包括能放大从量子电路1B输出的表示量子比特的状态的信号的电路。
图1所示的锁存电路1C和确定单元1D可以被表示为如图2的量子比特读出装置2中所示。锁存值由确定单元1D确定并最终作为计算结果输出。
图2是示出第一实施例的量子比特读出装置2的示例的图。这里，示出了量子比特是自旋量子比特的情况。
在图2所示的示例中，量子比特读出装置2配备有单电子器件2A、单电子器件2B、放大器电路2C、放大器电路2D、差分放大器电路2E和确定单元2I(见图6)。
单电子器件2A测量量子电路1A的自旋量子比特的状态(量子比特的自旋状态)。单电子器件2A的栅极与量子电路1A连接。单电子器件2A的源极和漏极之一连接到作为第一级放大器电路的放大器电路2C和作为第二级放大器电路的差分放大器电路2E。单电子器件2A的源极和漏极中的另一个，例如，可以接地。
单电子器件2B测量量子电路1B的自旋量子比特的状态。单电子器件2B的栅极与量子电路1B连接。单电子器件2B的源极和漏极的其中之一连接到作为第一级放大器电路的放大器电路2D和作为第二级放大器电路的差分放大器电路2E。单电子器件2B的源极和漏极中的另一个，例如，可以接地。
在图2所示的示例中，放大器电路2C布置在单电子器件2A和差分放大器电路2E之间。放大器电路2C由P沟道MOS晶体管构成。具体而言，作为放大器电路2C发挥作用的P沟道MOS晶体管的源极和漏极其中之一与单电子器件2A的源极和漏极其中之一连接。作为放大器电路2C的P沟道MOS晶体管的源极和漏极中的另一个连接至预定电位VD。
放大器电路2D布置在单电子器件2B和差分放大器电路2E之间。放大器电路2D由P沟道MOS晶体管构成。具体而言，作为放大器电路2D发挥作用的P沟道MOS晶体管的源极和漏极其中之一与单电子器件2B的源极和漏极其中之一连接。作为放大器电路2D的P沟道MOS晶体管的源极和漏极中的另一个连接至预定电位VD。
在图2所示的示例中，量子比特读出装置2包括放大器电路2C和放大器电路2D，但是在其他示例中，量子比特读出装置2也可以不包括放大器电路2C和放大器电路2D。
单电子器件(2A、2B)通常排列成如图17和图19所示的阵列，这将在后面描述，并且可以选择哪两个单电子器件(参见图17和图19，单电子器件用标号3A1和3C1表示，单电子器件阵列用标号3A和3C表示)。此时，所选择的单电子器件(2A、2B)和放大器电路(差分放大电路2E中的N沟道MOS晶体管2E3、2E4等)通过施加电压的晶体管(N沟道MOS晶体管2E1、2E2)与字线WL连接，信号被输入到放大器电路(差分放大器电路2E)。
在图2所示的示例中，差分放大器电路2E包括N沟道MOS晶体管2E1、2E2、2E3、2E4和2E7以及P沟道MOS晶体管2E5和2E6。
N沟道MOS晶体管2E1的源极和漏极其中之一连接到单电子器件2A的源极和漏极其中之一。N沟道MOS晶体管2E1的源极和漏极中的另一个连接到N沟道MOS晶体管2E3的栅极。N沟道MOS晶体管2E1的栅极连接到字线WL。
N沟道MOS晶体管2E3的源极和漏极其中一个连接到差分放大器电路2E的第一输出端Vout1、P沟道MOS晶体管2E5的源极和漏极其中一个、P沟道MOS晶体管2E5的栅极以及P沟道MOS晶体管2E6的栅极。
N沟道MOS晶体管2E7的源极和漏极中的另一个，例如，可以接地。
N沟道MOS晶体管2E2的源极和漏极其中之一连接到单电子器件2B的源极和漏极其中之一。N沟道MOS晶体管2E2的源极和漏极中的另一个连接到N沟道MOS晶体管2E4的栅极。N沟道MOS晶体管2E2的栅极连接到字线WL。
N沟道MOS晶体管2E4的源极和漏极其中之一连接到差分放大器电路2E的第二输出端Vout2以及P沟道MOS晶体管2E6的源极和漏极其中之一。N沟道MOS晶体管2E4的源极和漏极中的另一个连接到N沟道MOS晶体管2E7的源极和漏极中的其中一个。
P沟道MOS晶体管2E5的另一个源极和漏极以及P沟道MOS晶体管2E6的另一个源极和漏极连接到预定电位VD。
差分放大器电路2E的第一输出端Vout1和第二输出端Vout2连接至确定单元2I。
另外，本发明的差分放大器电路是最基本的放大器电路，也可以使用如非专利文献9所示的各种放大器电路。
确定单元2I读取经放大器电路2C和差分放大器电路2E放大的单电子器件2A的电位(差分放大器电路2E的第一输出端Vout1处的电位)，与经放大器电路2D和差分放大器电路2E放大的单电子器件2B的电位(差分放大器电路2E的第二输出端Vout2处的电位)之间的差值。
具体地，单电子器件2A的电位与单电子器件2B的电位之间的电位差经差分放大器电路2E、放大器电路2C和放大器电路2D放大后输出至输出端Vout1和Vout2。即，第一输出端Vout1和第二输出端Vout2之间的电位差大于原始单电子器件2A的电位和单电子器件2B的电位之间的电位差。此外，确定单元2I通过比较经放大电路2C和差分放大电路2E放大的单电子器件2A的电位，以及经放大电路2D和差分放大电路2E放大的单电子器件2B的电位，在“0”和“1”之间做出判断，便于后续阶段的数字电路处理。
在图2所示的例子中，确定单元2I判定由放大器电路2C以及差分放大器电路2E放大的单电子器件2A的电位、以及由放大器电路2D以及差分放大器放大的单电子器件的电位。通过读取单电子器件2B的电位差，能够在使电路整体小型化的同时，读取与单电子器件2A、2B连接的量子电路1A、1B的量子比特的状态。
换言之，在图1和图2所示的示例中，从量子电路1A输出的表示量子比特的自旋状态的信号(具体地，在自旋量子位的情况下，表示由单电子器件2A测量并输出的量子电路1A的量子比特的自旋状态的信号)经锁存电路1C(具体地，放大器电路2C和差分放大器电路2E)放大的信号(具体地，第一输出端Vout1的电位)和从量子电路1B输出的表示量子比特的状态的信号(具体地，在自旋量子比特的情况下，由单电子器件2B测量并输出的表示量子电路1B的量子比特的自旋状态的信号)经锁存电路1C(具体地，放大器电路2D和差分放大器电路2E)放大的信号(具体地，第二输出端Vout2的电位)之间的差值将两个单电子器件2A和单电子器件2B的信号之间原本的差异放大到更大程度，通过更准确地比较两个单电子器件2A和单电子器件2B的输出结果(微弱信号)，可以更准确地确定量子电路1A的(自旋)量子比特的状态和量子电路1B的(自旋)量子比特的状态之间的差异。具体地，通过以相反方向输入量子电路1A的输入信号和量子电路1B的输入信号，使得量子电路1A的期望逻辑输出和量子电路1B的期望逻辑输出彼此相反，通过操作锁存电路1C使得实际输出信号在第一输出端Vout1和第二输出端Vout2之间反转，可以提高读取量子比特的状态的准确率。
图3是用于说明图2所示的单电子器件2A等单电子器件(具体为单电子晶体管SET)的特性的示例图。详细地，图3(A)和3(B)示出了单电子器件的两个隧道膜的电容为1aF和10aF、栅极电容为2aF、隧道膜电阻为100kΩ和1MΩ时的I-V，以表示栅极电压依赖性(图3(A))以及栅极电压VG和漏极电压依赖性(图3(B))。图3(C)和3(D)示出了单电子器件的两个隧道膜的电容为1aF和20aF、栅极电容为2aF、隧道膜的电阻为200kΩ和1MΩ时的I-V，以表示栅极电压依赖性(图3(C))以及栅极电压VG和漏极电压依赖性(图3(D))。如图所示，流经单电子器件的电流值为纳安量级，比普通CMOS中的电流值小。这里，aF是阿法拉，代表10 - 18F。
图4是用于说明如图2所示的放大器电路2C(P沟道MOS晶体管)一样，基于MOS晶体管耦合的第一放大器电路的原理的图。本发明的特征之一，不是将两个单电子器件直接连接到第二放大器电路，而是先将单电子器件与MOS晶体管串联，升高和降低单电子器件的电位，再连接到第二个放大器电路。其原因在于，正如上述图3所解释的那样，单电子器件的电流值在纳安量级，与正常CMOS电路所使用的电流和电压范围相差甚远。如果单电子器件直接连接到第二放大器电路，则单电子器件的输出信号将进入第二放大器电路的噪声信号电平，且单电子器件的信号将无法被准确地确定。通过在第一放大器电路中连接MOS晶体管，可以将其稳定地连接到第二放大器电路。图4示出了饱和区的放大原理和线性区的放大原理。
图5示出了与图2所示的单电子器件2A类似的单电子器件(具体为单电子晶体管SET)的栅极电压VG[V](横轴)，与图2所示的放大器电路2C(P沟道MOS晶体管)等由结合MOS晶体管而放大的输出端的电位Vout[V](纵轴)的关系的图。具体地，图5(A)示出了栅极电压VG[V](横轴)和输出端电位Vout[V](纵轴)，图5(B)示出了放大器电路的P沟道MOS晶体管的栅极宽度Wp设定为1μm时的栅极电压G[V](横轴)与输出端的电位Vout[V](纵轴)的关系。如图5所示，饱和区中的电位Vout高于线性区中的电位Vout。
[第二实施例]
以下，对本发明的量子装置、量子比特读出装置以及电子电路的第二实施例进行说明。
第二实施例的量子装置1和量子比特读出装置2除了下述的点以外，与上述第一实施例的量子装置1和量子比特读出装置2同样地构成。因此，根据第二实施例的量子装置1和量子比特读出装置2，除了下述要点以外，能够实现与上述第一实施例的量子装置1和量子比特读出装置2相同的效果。
图6是根据第二实施例所示的量子比特读出装置2的示例图。第二实施例的量子装置1的锁存电路1C和确定单元1D可以被表示为如图6所示的量子比特读出装置2。
在图6所示的示例中，量子比特读出装置2包括单电子器件2A、单电子器件2B、放大器电路2C、放大器电路2D、差分放大器电路2E和确定单元。放大器电路2C包括N沟道MOS晶体管2C1和P沟道MOS晶体管2C2。放大器电路2D包括N沟道MOS晶体管2D1和P沟道MOS晶体管2D2。差分放大器电路2E包括N沟道MOS晶体管2E3、2E4和2E7以及P沟道MOS晶体管2E5和2E6。
单电子器件2A测量量子电路1A的自旋量子比特的状态。单电子器件2A的栅极与量子电路1A连接。单电子器件2A的源极和漏极其中之一，与作为第一级放大器电路的放大器电路2C的N沟道MOS晶体管2C1的源极和漏极其中之一，以及作为第二级放大器电路的差分放大器电路2E的N沟道MOS晶体管2E3的栅极连接。单电子器件2A的源极和漏极中的另一个，例如，可以接地。
单电子器件2B测量量子电路1B的自旋量子比特的状态。单电子器件2B的栅极与量子电路1B连接。单电子器件2B的源极和漏极中的其中一个，与作为第一级放大器电路的放大器电路2D的N沟道MOS晶体管2D1的源极和漏极中的其中一个，以及作为第二级放大器电路的差分放大器电路2E的N沟道MOS晶体管2E4的栅极连接。单电子器件2B的源极和漏极中的另一个，例如，可以接地。
在图6所示的示例中，放大器电路2C布置在单电子器件2A和差分放大器电路2E之间。具体地，放大器电路2C的N沟道MOS晶体管2C1的源极和漏极中的另一个连接至P沟道MOS晶体管2C2的源极和漏极的其中之一。P沟道MOS晶体管2C2的源极和漏极中的另一个连接至预定电位VD。
放大器电路2D布置在单电子器件2B和差分放大器电路2E之间。具体地，放大器电路2D的N沟道MOS晶体管2D1的源极和漏极中的另一个连接至P沟道MOS晶体管2D2的源极和漏极的其中之一。P沟道MOS晶体管2D2的源极和漏极中的另一个连接至预定电位VD。
N沟道MOS晶体管2E3的源极和漏极的其中之一，与差分放大器电路2E的第一输出端Vout1，P沟道MOS晶体管2E5的源极和漏极的其中之一，P沟道MOS晶体管2E5的源极和漏极的其中之一，P沟道MOS晶体管2E5的栅极，P沟道MOS晶体管2E6的栅极连接。N沟道MOS晶体管2E3的源极和漏极中的另一个连接到N沟道MOS晶体管2E7的源极和漏极中的其中一个。
N沟道MOS晶体管2E7的源极和漏极中的另一个，例如，可以接地。
N沟道MOS晶体管2E4的源极和漏极的其中之一，与差分放大器电路2E的第二输出端Vout2，以及P沟道MOS晶体管2E6的源极和漏极的其中之一连接。N沟道MOS晶体管2E4的源极和漏极中的另一个连接到N沟道MOS晶体管2E7的源极和漏极中的其中一个。
P沟道MOS晶体管2E5的源极和漏极中的另一个以及P沟道MOS晶体管2E6的源极和漏极中的另一个连接至预定电位VD。
差分放大器电路2E的第一输出端Vout1和第二输出端Vout2连接至确定单元2I。
确定单元2I读取由放大器电路2C的N沟道MOS晶体管2C1以及P沟道MOS晶体管2C2和差分放大器电路2E放大的单电子器件2A的电位(位于差分放大器电路的第一输出端Vout1的电位)，和由放大器电路2D的N沟道MOS晶体管2D1以及P沟道MOS晶体管2D2和差分放大器电路2E放大的单电子器件2B的电位(位于差分放大器电路的第2输出端Vout2的电位)之间的电位差。
具体地，差分放大器电路2E、放大器电路2C的N沟道MOS晶体管2C1和P沟道MOS晶体管2C2、以及放大器电路2D的N沟道MOS晶体管2D1和P沟道MOS晶体管2D2，可以使差分放大器2E的第一输出端Vout1和第二输出端Vout2之间的电位差大于原本单电子器件2A的电位与单电子器件2B的电位之间的电位差。此外，确定单元2I将由放大器电路2C的N沟道MOS晶体管2C1以及P沟道MOS晶体管2C2和差分放大器电路2E放大的单电子器件2A的电位，与放大器电路2D的N沟道MOS晶体管2D1以及P沟道MOS晶体管2D2和由差分放大器电路2E放大的单电子器件2B的电位进行比较，确定容易用于后续数字电路处理的“0”和“1”。
在图6所示的示例中，确定单元2I通过确定由放大器电路2C的N沟道MOS晶体管2C1以及P沟道MOS晶体管2C2和差分放大器电路2E放大的单电子器件2A的电位，与由差分放大器2D的N沟道MOS晶体管2D1以及P沟道MOS晶体管2D2和差分放大器电路2E放大的单电子器件2B的电位之间的电位差，可以在使整个电路小型化的同时，读取连接到单电子器件2A和2B的量子电路1A和1B中的量子比特的状态。
换言之，在第二实施例中，通过将从量子电路1A输出的表示量子比特的状态的信号(具体地，在自旋量子比特的情况下，表示由单电子器件2A测量并输出的表示量子电路1A的量子比特的自旋状态的信号)经锁存电路1C(具体地，放大器电路2C的N沟道MOS晶体管2C1、P沟道MOS晶体管2C2以及差分放大器电路2E)放大的信号(具体地，第一输出端Vout1的电位)，与从量子电路1B输出的表示量子比特的状态的信号(具体地，在自旋量子比特的情况下，表示由单电子器件2B测量并输出的量子电路1B的量子比特的自旋状态的信号)经锁存电路1C(具体地，放大器电路2D的N沟道MOS晶体管2D1、P沟道MOS晶体管2D2以及差分放大器电路2E)放大的信号(具体地，第二输出端Vout2的电位)进行比较，可以准确地确定量子电路1A的(自旋)量子比特的状态和量子电路1B的(自旋)量子比特的状态之间的差异。具体地，为使得量子电路1A的输出和量子电路1B的输出在0和1之间反相，可以将量子电路1A的输入信号与量子电路1B的输入信号，例如，一起经过反相器(即，将量子电路1A的输入信号的反转版本作为量子电路1B的输入信号)，以提高读取量子比特的状态的准确率。
图7是用于说明使用如图6所示的放大器电路2C一样，基于P沟道MOS晶体管和N沟道MOS晶体管的第一放大的图。具体地，图7(A)示出了预定条件下位于饱和区的单电子器件(SET)的栅极电压VG[V](横轴)和放大后的输出端的电位Vout[V](纵轴)之间的关系。图7(B)表示与图7(A)不同的条件下的位于饱和区的单电子器件(SET)的栅极电压VG[V](横轴)和放大后的输出端的电位Vout[V](垂直轴)之间的关系。图7(C)示出了预定条件下位于线性区的单电子器件(SET)的栅极电压VG[V](横轴)和放大后的输出端的电位Vout[V](纵轴)之间的关系。图7(D)示出了与图7(C)不同的条件下位于线性区的单电子器件(SET)的栅极电压VG[V](横轴)和放大后的输出端的电位Vout[V](纵轴)之间的关系。在图7中，ΔVout表示电位Vout由于放大而增加的部分。图5中，虽然一个MOS晶体管连接到了单电子器件，但即使两个MOS晶体管以同样的方式连接到一个单电子器件，通过控制两个MOS晶体管的工作范围，也可以完成第一放大的操作。此外，尽管在该示例中仅示出了两个MOS晶体管，但是也可以组合三个或更多个MOS晶体管。
图8是使用图6所示的差分放大器电路2E的差分放大模拟的结果的图。具体地，图8(A)示出了预定条件下单电子器件2A、2B的栅极电压VG[V](横轴)和第一输出端以及第二输出端的电位Vout[V](纵轴)之间的关系。这里，电位Vout[V]同时显示了图6中的第一输出端Vout1的电位和第二输出端Vout2的电位，通过改变栅极电压VG[V]，可以看出，第一输出端Vout1的电位与第二输出端Vout2的电位之间的电位差变得显著。图8(B)示出了与图8(A)中不同的条件下单电子器件2A、2B的栅极电压VG[V](横轴)和第一输出端以及第二输出端的电位Vout[V](纵轴)之间的关系。
在自旋量子点的情况下，这里所示的栅极电压VG[V]是模拟了单电子器件内的电位根据连接到单电子器件的量子点内的电子的有无而变化的状况，如图20所示。
[第三实施例]
以下，对本发明的量子装置、量子比特读出装置以及电子电路的第三实施例进行说明。
第三实施例的量子装置1和量子比特读出装置2除了下述的点以外，与上述第一实施例的量子装置1和量子比特读出装置2具有同样地构成。因此，根据第三实施例的量子装置1和量子比特读出装置2，除了下述的要点之外，可以获得与上述第一实施例的量子装置1和量子比特读出装置2相同的效果。要点如下。
图9是根据第三实施例所示的量子比特读出装置2的示例图。第三实施例的量子装置1的锁存电路1C和确定单元1D可以被表示为如图9所示的量子比特读出装置2。图9示出了量子比特是自旋量子比特的情况。当量子比特是电荷量子比特时，单电子器件可以直接被视为电荷量子比特。
在图9所示的示例中，量子比特读出装置2包括单电子器件2A、单电子器件2B、SRAM(静态随机存取存储器)2F和确定单元2I。SRAM 2F包括存取晶体管2F1、2F2以及反相器2F3、2F4。反相器2F3和反相器2F4交叉耦合。反相器2F3由P沟道MOS晶体管和N沟道MOS晶体管构成。反相器2F4由P沟道MOS晶体管和N沟道MOS晶体管构成。注意，虽然下面构成SRAM的晶体管的数量设置为6个，但是由8个、9个、10个或更多个晶体管构成的SRAM可以类似地作为量子比特读出装置。
单电子器件2A测量量子电路1A的自旋量子比特的状态。单电子器件2A的栅极与量子电路1A连接。单电子器件2A的源极和漏极的其中之一连接至SRAM2F的第一输出端Vout1。单电子器件2A的源极和漏极中的另一个，例如，可以接地。
单电子器件2B测量量子电路1B的自旋量子比特的状态。单电子器件2B的栅极与量子电路1B连接。单电子器件2B的源极和漏极的其中之一连接到SRAM2F的第二输出端Vout2。单电子器件2B的源极和漏极中的另一个，例如，可以接地。
存取晶体管2F1的栅极连接到字线WL。存取晶体管2F1的源极和漏极的其中之一连接到SRAM2F的第一输出端Vout1。存取晶体管2F1的源极和漏极中的另一个，与反相器2F3的P沟道MOS晶体管的源极和漏极的其中之一、反相器2F3的N沟道MOS晶体管的源极和漏极的其中之一、反相器2F4的P沟道MOS晶体管的栅极、反相器2F4的N沟道MOS晶体管的栅极相连接。
反相器2F3的P沟道MOS晶体管源极和漏极中的另一个连接到预定电位VD。反相器2F3的N沟道MOS晶体管的源极和漏极中的另一个，例如，可以接地。
存取晶体管2F2的栅极连接到字线WL。存取晶体管2F2的源极和漏极的其中之一连接到SRAM2F的第二输出端Vout2。存取晶体管2F2的源极和漏极中的另一个连接，与反相器2F4的P沟道MOS晶体管的源极和漏极的其中之一、反相器2F4的N沟道MOS晶体管的源极和漏极的其中之一、反相器2F3的P沟道MOS晶体管的栅极、反相器2F3的N沟道MOS晶体管的栅极相连接。
反相器2F4的P沟道MOS晶体管源极和漏极中的另一个连接到预定电位VD。反相器2F4的N沟道MOS晶体管的源极和漏极中的另一个，例如，可以接地。
SRAM2F的第一输出端Vout1和第二输出端Vout2连接至确定单元2I。
确定单元2I读取由SRAM2F放大的(即经由SRAM2F输出的)单电子器件2A的电位(SRAM2F的第一输出端Voutl处的电位)，与由SRAM2F放大的(即经由SRAM2F输出的)单电子器件2B(SRAM 2F的第二输出端Vout2处的电位)的电位之间的电位差。
具体地，SRAM2F的第一输出端Vout1和第二输出端Vout2将由SRAM2F放大的单电子器件2A的电位和由SRAM2F放大的单电子器件2B的电位，输出为例如“0”和“1”的反转后的结果。进一步地，确定单元2I通过将由SRAM2F放大的单电子器件2A的电位，与由SRAM2F放大的单电子器件2B的电位进行比较，判定“0”和“1”，使后续数字电路更容易处理。
在图9所示的例子中，确定单元2I通过读取由SRAM2F放大的单电子器件2A的电位，与由SRAM2F放大的单电子器件2B的电位之间的差，使电路整体的规模小型化的同时，可以读出连接到单电子器件2A和2B的量子电路1A和1B中的量子比特的状态。
换言之，在第三实施例中，通过比较从量子电路1A输出的表示(自旋)量子比特的状态的信号被锁存电路1C(具体地，SRAM2F)放大的信号(具体地，第一输出端Vout1的电位)，与从量子电路1B输出的表示(自旋)量子比特的状态的信号被锁存电路1C(具体地，SRAM2F)放大的信号(具体地，SRAM2F的第二输出端Vout2的电位)，可以准确地确定量子电路1A的(自旋)量子比特的状态与量子电路1B的(自旋)量子比特的状态之间的差异。具体地，将量子电路1A的输出信号与量子电路1B的输出信号通过确定单元2I，将量子电路1B的输入信号作为量子电路1A的输入信号，例如，通过反相器输入，以使输出在0和1之间反相，可以提高读取量子比特状态的准确率。
图10是表示图9所示的电路模拟(时间变化)的结果的图。具体地，图10(A)示出了在栅极长度为90nm的预定条件下SRAM2F的第一输出端Voutl的电位和第二输出端Vout2的电位的时间波形(未按时间分开)，以及在不同条件下SRAM2F的第一输出端Vout1的电位和第二输出端Vout2的电位的时间波形(按时间分开)。图10(B)示出了在与栅极长度为65nm的图10(A)不同的条件下SRAM2F的第一输出端Vout1的电位和第二输出端Vout2的电位的时间波形(未按时间分开)，以及在与上述条件不同的条件下SRAM2F的第一输出端Vout1的电位和第二输出端Vout2的电位的时间波形(按时间分开)。
[第四实施例]
以下，对本发明的量子装置、量子比特读出装置以及电子电路的第四实施例进行说明。
第四实施例的量子装置1和量子比特读出装置2，除了下述的点以外，与上述第三实施例的量子装置1和量子比特读出装置2具有同样地构成。因此，根据第四实施例的量子装置1和量子比特读出装置2，除了下述要点以外，能够实现与上述第三实施例的量子装置1和量子比特读出装置2相同的效果。要点如下。
图11是根据第四实施例所示的量子比特读出装置2等的示例图。第四实施例的量子装置1的锁存电路1C和确定单元1D可以被表示为如图11所示的量子比特读出装置2。图11示出了量子比特是自旋量子比特的情况。当量子比特是电荷量子比特时，单电子器件被视为电荷量子比特。
在图11所示的示例中，量子比特读出装置2包括单电子器件2A、单电子器件2B、放大器电路2C、放大器电路2D、SRAM2F和确定单元2I(见图9)。放大器电路2C由P沟道MOS晶体管构成。放大器电路2D由P沟道MOS晶体管构成。SRAM2F包括存取晶体管2F1和2F2以及反相器2F3和2F4。反相器2F3和反相器2F4交叉耦合。反相器2F3由P沟道MOS晶体管和N沟道MOS晶体管构成。反相器2F4由P沟道MOS晶体管和N沟道MOS晶体管构成。
单电子器件2A测量量子电路1A的自旋量子比特的状态。单电子器件2A的栅极与量子电路1A连接。单电子器件2A的源极和漏极的其中之一连接至SRAM2F的第一输出端Vout1。单电子器件2A的源极和漏极中的另一个，例如，可以接地。
单电子器件2B测量量子电路1B的自旋量子比特的状态。单电子器件2B的栅极与量子电路1B连接。单电子器件2B的源极和漏极的其中之一连接到SRAM2F的第二输出端Vout2。单电子器件2B的源极和漏极中的另一个，例如，可以接地。
用作放大器电路2C的P沟道MOS晶体管的源极和漏极的其中之一连接到SRAM2F的第一输出端Vout1。用作放大器电路2C的P沟道MOS晶体管的源极和漏极中的另一个连接至预定电位VD。即，放大器电路2C布置在单电子器件2A和SRAM2F之间。
用作放大器电路2D的P沟道MOS晶体管的源极和漏极之一连接到SRAM2F的第二输出端Vout2。用作放大器电路2D的P沟道MOS晶体管的源极和漏极中的另一个连接至预定电位VD。即，放大器电路2D布置在单电子器件2B和SRAM2F之间。
SRAM2F的存取晶体管2F1、2F2和反相器2F3、2F4以与图2所示的SRAM2F的存取晶体管2F1、2F2和反相器2F3、2F4相同的方式连接。
SRAM2F的第一输出端Vout1和第二输出端Vout2连接至确定单元2I。
确定单元2I读取由放大器电路2C和SRAM2F放大的(即，经由SRAM2F输出的)单电子器件2A的电位(SRAM2F的第一输出端Vout1处的电位)与放大器电路2D和SRAM2F放大的(即，经由SRAM2F输出的)单电子器件2B的电位(即，SRAM2F的第二输出端Vout2处的电位)之间的电位差。
具体而言，SRAM2F的第一输出端Vout1和第二输出端Vout2输出由放大器电路2C和SRAM2F放大的单电子器件2A的电位以及由放大器电路2D和SRAM2F放大的单电子器件2B的电位差，该电位差大于原始的单电子器件2A的输出端和单电子器件2B的输出端之间的电位差。另外，确定单元2I通过将由放大器电路2C以及SRAM2F放大的单电子器件2A的电位与由放大器电路2D以及SRAM2F放大的单电子器件2B的电位进行比较，进行“0”和“1”的判定。
在图11所示的例子中，确定单元2I通过读出由放大器电路2C和SRAM2F放大的单电子器件2A的电位与由放大器电路2D和SRAM2F放大的单电子器件2B的电位之间的电位差，可以读出连接到单电子器件2A和2B的量子电路1A和1B中的量子比特的状态，同时减小整个电路的尺寸。
换言之，在第四实施例中，通过比较从量子电路1A输出的表示(自旋)量子比特的状态的信号被锁存电路1C(具体地，放大器电路2C和SRAM2F)放大的信号(具体地，SRAM2F的第一输出端Vout1处的电位)，和从量子电路1B输出的表示自旋量子比特的状态的信号被锁存电路1C(具体地，放大器电路2D和SRAM2F)放大的信号(具体地，SRAM2F的第二输出端Vout2处的电位)，可以准确地确定量子电路1A中的(自旋)量子比特的状态与量子电路1B中的(自旋)量子比特的状态之间的差异。具体地，将量子电路1A的输入信号和量子电路1B的输入信号通过确定单元2I，通过将量子电路1B的输入信号作为量子电路1A的输入信号输入，例如，反相器，使其在0和1之间反转，可以提高读取量子比特状态的准确率。
[第五实施例]
以下，对本发明的量子装置、量子比特读出装置以及电子电路的第五实施例进行说明。
第五实施例的量子装置1和量子比特读出装置2除了下述的点以外，与上述第一实施例的量子装置1和量子比特读出装置2具有同样地构成。因此，根据第五实施例的量子装置1和量子比特读出装置2，除了下述的要点之外，可以获得与上述第一实施例的量子装置1和量子比特读出装置2相同的效果。要点如下。
图12是根据第五实施例所示的量子比特读出装置2的示例图。第五实施例的量子装置1的锁存电路1C和确定单元1D可以表现为如图12所示的量子比特读出装置2。
在图12所示的示例中，量子比特读出装置2包括感测放大器2G1、均衡器2G2、晶体管2G3和2G4以及确定单元2I(参见图6)。感测放大器2G1包括用作放大器电路的第一P沟道MOS晶体管、第二P沟道MOS晶体管、第一N沟道MOS晶体管和第二N沟道MOS晶体管。均衡器2G2包括第一N沟道MOS晶体管和第二N沟道MOS晶体管，其栅极接收公共均衡信号EQ。
单电子器件2A测量量子电路1A(图12中未示出)的自旋量子比特的状态。单电子器件2A包含在量子电路1A中。单电子器件2A的源极和漏极的其中之一连接至晶体管2G3的源极和漏极的其中之一。单电子器件2A的源极和漏极中的另一个，例如，可以接地。
单电子器件2B测量量子电路1B(图12中未示出)的自旋量子比特的状态。单电子器件2B包含在量子电路1B中。单电子器件2B的源极和漏极的其中之一连接到晶体管2G4的源极和漏极的其中之一。单电子器件2B的源极和漏极中的另一个，例如，可以接地。
晶体管2G3的源极和漏极中的另一个连接至放大器电路2G的第一输出端Vout1。连接晶体管2G3的源极和漏极中的另一个与放大器电路2G的第一输出端Vout1的布线用作第一位线。晶体管2G3的栅极连接至字线WL1。
晶体管2G4的源极和漏极中的另一个连接至放大器电路2G的第二输出端Vout2。连接晶体管2G4的源极和漏极中的另一个与放大器电路2G的第二输出端Vout2的布线用作第二位线。晶体管2G4的栅极连接至字线WL2。
连接晶体管2G3的源极和漏极中的另一个与放大器电路2G的第一输出端Vout1的第一位线，与感测放大器2G1的第一P沟道MOS晶体管的栅极和感测放大器2G1的第一N沟道MOS晶体管的栅极连接。
连接晶体管2G4的源极和漏极中的另一个与放大器电路2G的第二输出端Vout2的第二位线，与感测放大器2G1的第二P沟道MOS晶体管的栅极和感测放大器2G1的第二N沟道MOS晶体管的栅极连接。
感测放大器2G1的第一P沟道MOS晶体管的源极和漏极的其中之一连接到第二位线。感测放大器2G1的第二P沟道MOS晶体管的源极和漏极的其中之一连接至第一位线。公共感测放大器激活信号SAP被输入到感测放大器2G1的第一P沟道MOS晶体管的源极和漏极中的另一个，以及感测放大器2G1的第二P沟道MOS晶体管的源极和漏极中的另一个。
感测放大器2G1的第一N沟道MOS晶体管的源极和漏极的其中之一连接到第二位线。感测放大器2G1的第二N沟道MOS晶体管的源极和漏极的其中之一连接到第一位线。公共感测放大器激活信号SAN被输入到感测放大器2G1的第一N沟道MOS晶体管的源极和漏极中的另一个，以及感测放大器2G1的第二N沟道MOS晶体管的源极和漏极中的另一个。
均衡器2G2的第一N沟道MOS晶体管的源极和漏极的其中之一连接至第一位线。均衡器2G2的第二N沟道MOS晶体管的源极和漏极的其中之一连接到第二位线。均衡器2G2的第一N沟道MOS晶体管的源极和漏极中的另一个连接到均衡器2G2的第二N沟道MOS晶体管的源极和漏极中的另一个。
放大器电路2G的第一输出端Vout1和第二输出端Vout2连接至确定单元2I。
确定单元2I读取由放大器电路2G放大的(即，经由放大器电路2G输出的)单电子器件2A的电位(放大器电路2G的第一输出端Vout1处的电位)，以与由放大器电路2G放大的(即，经由放大器电路2G输出的)单电子器件2B的电位(放大器电路2G的第二输出端Vout2处的电位)之间的电位差。
具体而言，放大器电路2G的第一输出端Vout1和第二输出端Vout2将由放大器电路2G放大的单电子器件2A的电位和由放大器电路2G放大的单电子器件2B的电位，输出为比单电子器件2A的输出端和单电子器件2B的输出端之间的原始电位差更大的值。另外，确定单元2I通过比较由放大器电路2G放大的单电子器件2A的电位和由放大器电路2G放大的单电子器件2B的电位，来判定“0”和“1”。
在图12所示的例子中，确定单元2I通过读取由放大器电路2G放大的单电子器件2A的电位与由放大器电路2G放大的单电子器件2B的电位之间的电位差，可以读出连接到单电子器件2A和2B的量子电路1A和1B中的量子比特的状态，同时减小整个电路的尺寸。
换言之，在第五实施例中，通过比较从量子电路1A输出的表示(自旋)量子比特的状态的信号被锁存电路1C(具体地，放大器电路2G)放大的信号(具体地，放大器电路2G的第一输出端Vout1处的电位)，和从量子电路1B输出的表示(自旋)量子比特的状态的信号被锁存电路1C(具体地，放大器电路2G)放大的信号(具体地，放大器电路2G的第二输出端Vout2处的电位)，可以准确地确定量子电路1A中的(自旋)量子比特的状态与量子电路1B中的(自旋)量子比特的状态之间的差异。具体地，将量子电路1A的输出和量子电路1B的输出通过确定单元2I，通过将量子电路1B的输入信号通过量子电路1A的输入信号和量子电路1A的输入信号输入，例如，反相器，使其在0和1之间反转，可以提高读出量子比特状态的准确率。
[第六实施例]
以下，对本发明的量子装置、量子比特读出装置以及电子电路的第六实施例进行说明。
第六实施例的量子装置1和量子比特读出装置2除了下述的点以外，与上述第五实施例的量子装置1和量子比特读出装置2具有同样地构成。因此，根据第六实施例的量子装置1和量子比特读出装置2，除了下述的要点之外，可以获得与上述第五实施例的量子装置1和量子比特读出装置2相同的效果。要点如下。
图13是根据第六实施例所示的量子比特读出装置2的示例图。第六实施例的量子装置1的锁存电路1C可以表示为如图13所示的量子比特读出装置2。
在图13所示的示例中，量子比特读出装置2包括单电子器件2A、单电子器件2B、放大器电路2C、放大器电路2D、放大器电路2G以及确定单元2I(参见图6)。放大器电路2C由P沟道MOS晶体管构成。放大器电路2D由P沟道MOS晶体管构成。
另外，放大器电路2C和2D也可以由两个以上的MOS晶体管构成，如图7所示。
单电子器件2A测量量子电路1A的自旋量子比特的状态(参见图2)。单电子器件2A的栅极与量子电路1A连接。单电子器件2A的源极和漏极的其中之一，与放大器电路2G的晶体管2G3的源极和漏极的其中之一以及用作放大器电路2C的P沟道MOS晶体管的源极和漏极的其中之一连接。单电子器件2A的源极和漏极中的另一个，例如，可以接地。用作放大器电路2C的P沟道MOS晶体管的源极和漏极中的另一个连接至预定电位VD。即，放大器电路2C布置在单电子器件2A与放大器电路2G之间。
单电子器件2B测量量子电路1B的自旋量子比特的状态(参见图2)。单电子器件2B的栅极与量子电路1B连接。单电子器件2B的源极和漏极的其中之一，与放大器电路2G的晶体管2G4的源极和漏极的其中之一以及用作放大器电路2D的P沟道MOS晶体管的源极和漏极的其中之一连接。单电子器件2B的源极和漏极中的另一个，例如，可以接地。用作放大器电路2D的P沟道MOS晶体管的源极和漏极中的另一个连接至预定电位VD。即，放大器电路2D布置在单电子器件2B与放大器电路2G之间。
放大器电路2G与图12所示的放大器电路2G类似地配置。即，SRAM2F的第一输出端Vout1和第二输出端Vout2连接至确定单元2I。
确定单元2I读取由放大器电路2C和放大器电路2G放大的(即，经由放大器电路2G输出的)单电子器件2A的电位(放大器电路2G的第一输出端Vout1的电位)，与由放大器电路2D和放大器电路2G放大的(即，通过放大器电路2G输出的)单电子器件2B的电位(放大器电路2G的第二输出端Vout2处的电位)之间的电位差。
具体地，放大器电路2G的第一输出端Vout1和第二输出端Vout2，将由放大器电路2C和放大器电路2G放大的单电子器件2A的电位、以及由放大器电路2D放大的电位，输出为比单电子器件2A的输出端和单电子器件2B的输出端原始电位差更大的值。另外，确定单元2I将由放大器电路2C以及放大器电路2G放大的单电子器件2A的电位与由放大器电路2D以及放大器电路2G放大的单电子器件2B的电位进行比较，来判定“0”和“1”。
在图13所示的例子中，确定单元2I通过读取由放大器电路2C和放大器电路2G放大的单电子器件2A的电位、与由放大器电路2D和放大器电路2G放大的单电子器件2B的电位之间的电位差，可以在使电路整体小型化的同时，读出与单电子器件2A、2B连接的量子电路1A、1B中的量子比特的状态。
换言之，在第六实施例中，通过比较从量子电路1A输出的表示(自旋)量子比特的状态的信号经锁存电路1C(具体地，放大器电路2C和放大器电路2G)放大的信号(具体地，放大器电路2G的第一输出端Vout1处的电位)，与从量子电路1B输出的表示(自旋)量子比特的状态的信号经锁存电路1C(具体地，放大器电路2D和放大器电路2G)放大的信号(具体地，放大器电路2G的第二输出端Vout2处的电位)，可以准确地确定量子电路1A的(自旋)量子比特的状态和量子电路1B的(自旋)量子比特的状态之间的差异。具体地，将量子电路1A的输出和量子电路1B的输出通过确定单元2I，通过将量子电路1B的输入信号作为量子电路1A的输入信号经过，例如，反相器，使其在0和1之间反相，可以提高读出量子比特状态的准确率。
图18是表示图13所示的第六实施例的量子比特读出装置2中的电压的时间变化的图。
如图18所示，通过在时间上调整均衡器2G2和感测放大器2G1的输入信号，可以清楚地区分放大器电路2G的第一输出端Vout1处的电位Vout1和放大器电路2G的第二输出端Vout2处的电位Vout2。
[第七实施例]
以下，对本发明的量子装置、量子比特读出装置以及电子电路的第七实施例进行说明。
第七实施例的量子装置1和量子比特读出装置2除了下述的点以外，与上述第一实施例的量子装置1和量子比特读出装置2同样地构成。因此，根据第七实施例的量子装置1和量子比特读出装置2，除了下述的要点以外，可以实现与上述第一实施例的量子装置1和量子比特读出装置2相同的效果。
图14是根据第七实施例所示的量子比特读出装置2等的示例图。第七实施例的量子装置1的锁存电路1C和确定单元1D，例如可以表现为图14所示的量子比特读出装置2。
图14示出了量子比特是自旋量子比特的情况。当量子比特是电荷量子比特时，单电子器件被视为电荷量子比特。
在图14所示的示例中，量子比特读出装置2包括单电子器件2A、单电子器件2B、交叉耦合MOS晶体管电路2H和确定单元2I。交叉耦合MOS晶体管电路2H包括一对交叉耦合P沟道MOS晶体管2H1和2H2以及晶体管2H3和2H4。
单电子器件2A测量量子电路1A的量子比特的状态。单电子器件2A的栅极与量子电路1A连接。单电子器件2A的源极和漏极的其中之一，连接到交叉耦合MOS晶体管电路2H的晶体管2H3的源极和漏极的其中之一。单电子器件2A的源极和漏极中的另一个，例如，可以接地。
单电子器件2B测量量子电路1B的量子比特的状态。单电子器件2B的栅极与量子电路1B连接。单电子器件2B的源极和漏极的其中之一，连接到交叉耦合MOS晶体管电路2H的晶体管2H4的源极和漏极的其中之一。单电子器件2B的源极和漏极中的另一个，例如，可以接地。
晶体管2H3的源极和漏极中的另一个连接至交叉耦合MOS晶体管电路2H的第一输出端Vout1。晶体管2H3的栅极连接到字线WL。
晶体管2H4的源极和漏极中的另一个连接至交叉耦合MOS晶体管电路2H的第二输出端Vout2。晶体管2H4的栅极连接到字线WL。
P沟道MOS晶体管2H1的源极和漏极的其中之一，与P沟道MOS晶体管2H2的栅极以及交叉耦合MOS晶体管电路2H的第一输出端Vout1连接。P沟道MOS晶体管2H1的源极和漏极中的另一个连接至预定电位VD。
P沟道MOS晶体管2H2的源极和漏极的其中之一，与P沟道MOS晶体管2H1的栅极以及交叉耦合MOS晶体管电路2H的第二输出端Vout2连接。P沟道MOS晶体管2H2的源极和漏极中的另一个连接至预定电位VD。
交叉耦合MOS晶体管电路2H的第一输出端Vout1和第二输出端Vout2连接至确定单元2I。
确定单元2I读取由交叉耦合MOS晶体管电路2H放大的(即，通过交叉耦合MOS晶体管电路2H输出的)单电子器件2A的电位(交叉耦合MOS晶体管电路2H的第一输出端Vout1的电位)，与经交叉耦合MOS晶体管电路2H放大的(即，通过交叉耦合MOS晶体管电路2H输出的)单电子器件2B的电位(交叉耦合MOS晶体管电路2H的第二输出端Vout2电位)之间的电位差。
具体地，交叉耦合MOS晶体管电路2H的第一输出端Vout1和第二输出端Vout2输出由交叉耦合MOS晶体管电路2H放大的单电子器件2A的电位，与由交叉耦合MOS晶体管电路2H放大后的单电子器件2B的电位，输出为比单电子器件2A的输出端与单电子器件2B的输出端之间原始的电位差更大的值。另外，确定单元2I将由交叉耦合MOS晶体管电路2H放大的单电子器件2A的电位与由交叉耦合MOS晶体管电路2H放大的单电子器件2B的电位进行比较，来判定“0”和“1”。
在图14所示的示例中，确定单元2I通过读取由交叉耦合MOS晶体管电路2H放大的单电子器件2A的电位，和由交叉耦合MOS晶体管电路2H放大的单电子器件2B的电位之间的电位差，可以在缩小整个电路的尺寸的同时，读出连接到单电子器件2A和2B的量子电路1A和1B中的量子比特的状态。
换言之，在第七实施例中，通过比较从量子电路1A输出的表示(自旋)量子比特的状态的信号经锁存电路1C(具体地，交叉耦合MOS晶体管电路2H)放大的信号(具体地，交叉耦合MOS晶体管电路2H的第一输出端Vout1处的电位)，与从量子电路1B输出的表示(自旋)量子比特的状态的信号经锁存电路1C(具体地，交叉耦合MOS晶体管电路2H)放大的信号(具体地，交叉耦合MOS晶体管电路2H的第二输出端Vout2处的电位)，能够正确地判断量子电路1A的(自旋)量子比特的状态与量子电路1B的(自旋)量子比特的状态之间的差异。具体地，通过将量子电路1B的输入信号作为量子电路1A的输入信号输入，例如，反相器，可以提高读取量子比特的状态的准确率。
尽管图14中使用了一对P沟道MOS晶体管，但是也可以使用N沟道MOS晶体管，或者单电子器件的一端可以连接到一个以上另一个单电子器件或N沟道MOS晶体管，而不接地。通常，P沟道MOS晶体管或N沟道MOS晶体管分别可以与一个或多个单电子串联或并联。
[第八实施例]
以下，对本发明的量子装置、量子比特读出装置以及电子电路的第八实施例进行说明。
第八实施例的量子装置1和量子比特读出装置2除了下述的点以外，与上述第一实施例的量子装置1和量子比特读出装置2同样地构成。因此，根据第八实施例的量子装置1和量子比特读出装置2，除了下述要点以外，能够实现与上述第一实施例的量子装置1和量子比特读出装置2相同的效果。要点如下。
图15是根据第八实施例所示的量子比特读出装置2等的示例图。第八实施例的量子装置1的锁存电路1C和确定单元1D可以表现为如图15所示的量子比特读出装置2。图15示出了量子比特是自旋量子比特的情况。当量子比特是电荷量子比特时，单电子器件被视为电荷量子比特。
在图15所示的示例中，量子比特读出装置2包括差分放大器电路2E和确定单元2I(参见图2)。差分放大器电路2E包括双极晶体管2E11和2E12、电阻器2E13、2E14、2E15和2E16以及恒流源2E17。
单电子器件2A测量量子电路1A的量子比特的状态。单电子器件2A包含在量子电路1A中。单电子器件2A的源极和漏极的其中之一连接到双极晶体管2E11的基极，并且还经由电阻器2E15连接到预定电位VD。单电子器件2A的源极和漏极中的另一个，例如，可以接地。
单电子器件2B测量量子电路1B的量子比特的状态。单电子器件2B包含在量子电路1B中。单电子器件2B的源极和漏极的其中之一连接到双极晶体管2E12的基极，并且还经由电阻2E16连接到预定电位VD。单电子器件2B的源极和漏极中的另一个，例如，可以接地。
双极晶体管2E11的发射极连接到恒流源2E17。双极晶体管2E11的集电极连接至差分放大器电路2E的第一输出端Vout1。差分放大器电路2E的第一输出端Vout1经由电阻2E13与预定电位VD连接。
双极晶体管2E12的发射极连接到恒流源2E17。双极晶体管2E12的集电极连接至差分放大器电路2E的第二输出端Vout2。差分放大器电路2E的第2输出端Vout2经由电阻2E14与预定电位VD连接。
差分放大器电路2E的第一输出端Vout1和第二输出端Vout2连接至确定单元2I。
确定单元2I读取由差分放大器电路2E放大的单电子器件2A的电位(差分放大器电路2E的第一输出端处的电位)，和由差分放大器电路2E放大的单电子器件2A的电位(差分放大器电路2E的第二输出端处的电位)之间的电位差。
具体地，差分放大器电路2E的第一输出端Vout1和第二输出端Vout2放大由差分放大器电路2E放大的单电子器件2A的电位，与由差分放大器电路2E放大的单电子器件2A的电位之间的电位差。另外，确定单元2I将由差分放大器电路2E放大的单电子器件2A的电位与由差分放大器电路2E放大的单电子器件2B的电位进行比较，来判定“0”和“1”。
在图15所示的例子中，确定单元2I通过读取由差分放大器电路2E放大的单电子器件2A的电位，与由差分放大器电路2E放大的单电子器件2B的电位之间的电位差，可以读出连接到单电子器件2A和2B的量子电路1A和1B中的量子比特的状态，同时减小整个电路的尺寸。
换言之，在第八实施例中，通过比较从量子电路1A输出的表示量子比特的状态的信号经锁存电路1C(具体地，差分放大器电路2E)放大的信号(具体地，差分放大器电路2E的第一输出端Vout1处的电位)，与从量子电路1B输出的表示量子比特的状态的信号经锁存电路1C(具体地，差分放大器电路2E)放大的信号(具体地，差分放大器电路2E的第二输出端Vout2处的电位)，能够正确地确定量子电路1A中的量子比特的状态与量子电路1B中的量子比特的状态之差。具体地，将量子电路1A的输出和量子电路1A的输出通过判断单元2I，通过将量子电路1B的输入信号作为量子电路1A的输入信号，例如，通过反相器，使其在0和1之间反转，可以提高读出量子比特状态的准确率。
[第九实施例]
以下，对本发明的量子装置、量子比特读出装置以及电子电路的第九实施例进行说明。
除了下述的点之外，第九实施例的电子电路3具有与上述第七实施例的量子比特读出装置2具有相同的配置。因此，根据第九实施例的电子电路3，除了下述的要点之外，能够实现与上述第七实施例的量子比特读出装置2相同的效果。
图16是根据第九实施例所示的电子电路3的示例图。
在图16所示的例子中，电子电路3具备第一单电子器件阵列3A(参照图17)、第一选择器3B(参照图17)以及第二单电子器件阵列3C(参照图17)、第二选择器3D(参照图17)、放大器电路3E、以及确定单元3F。
第一单电子器件阵列3A包括多个单电子器件。第一选择器3B从第一单电子器件阵列3A中包括的多个单电子器件中，选择一个单电子器件作为第一单电子器件3A1。
第二单电子器件阵列3C包括多个单电子器件。第二选择器3D从第二单电子器件阵列3C中包括的多个单电子器件中，选择一个单电子器件作为第二单电子器件3C1。
放大器电路3E与图14所示的交叉耦合MOS晶体管电路2H具有类似地配置。放大器电路3E放大由第一选择器3B选择的第一单电子器件3A1的电位和由第二选择器3D选择的第二单电子器件3C1的电位。
确定单元3F的功能与图14所示的确定单元2I类似。确定单元3F通过比较由放大器电路3E放大的第一单电子器件3A1的电位(放大器电路3E的第一输出端Vout1处的电位)与由放大器电路3E放大的第二单电子器件3C1的电位(放大器电路3E的第二输出端Vout2处的电位)，来确定0和1。
即，在图16所示的例子中，在电子电路3中，读取第一单电子器件3A1的电位与第二单电子器件3C1的电位之间的电位差。
图17示出了将第一单电子器件阵列3A所包含的多个单电子器件中的一个单电子器件(第一单电子器件3A1)作为第一实施例至第九实施例的单电子器件2A，将第二单电子器件阵列3C所包含的多个单电子器件中的一个单电子器件(第二单电子器件3C1)作为第一实施例至第九实施例的单电子器件2B。虽然图17仅描绘了单电子器件，但这是单电子器件是电荷量子比特的情况，并且当应用于自旋量子比特时，各单电子器件充当自旋量子比特读出器的作用。
图17的阵列结构可以适用于从第一实施例到第九实施例，但是特别是当在图17所示的阵列结构中应用图16的实施例时，第一选择器3B选择从第一单电子器件阵列3A中选择具有与图9所示的单电子器件2A类似的功能的第一单电子器件3A1(参见图16)。由第一选择器3B选择的第一单电子器件3A1连接到放大器电路3E。
第二单电子器件阵列3C与第一单电子器件阵列3A具有同样地构成。第二选择器3D与第一选择器3B具有同样地构成。第二选择器3D从第二单电子器件阵列3C中选择第二单电子器件3C1(参见图16)，其功能与图9所示的单电子器件2B类似。由第二选择器3D选择的第二单电子器件3C1连接到放大器电路3E。
图17所示的放大器电路3E的功能与图9所示的SRAM2F类似。图17所示的确定单元3F的功能与图9所示的确定单元2I类似。即，确定单元3F读取由第一选择器3B选择并由放大器电路3E放大的(即，经由放大器电路3E输出的)第一单电子器件3A1的电位(放大器电路3E的第一输出端Vout1处的电位)，以及由第二选择器3D选择并由放大器电路3E放大的(即，经由放大器电路3E输出的)第二单电子器件3C1的电位(放大器电路3E的第二输出端Vout2处的电位)之间的电位差。
具体而言，放大器电路3E的第一输出端Vout1和第二输出端Vout2将经放大器电路3E放大的第一单电子器件3A1和经放大器电路3E放大的第二单电子器件的电位，输出为例如“0”和“1”的反转结果。另外，确定单元3F通过比较由放大器电路3E放大的第一单电子器件3A1的电位和由放大器电路3E放大的第二单电子器件3C1的电位，来判定“0”和“1”。
图19是用于说明第九实施例的电子电路3的使用NAND闪存作为第一单电子器件阵列3A，并使用NAND闪存作为第二单电子器件阵列3C的示例的图。详细地，图19示出了用作第一单电子器件阵列3A的NAND闪存的控制栅极、浮置栅极、隧道氧化膜、源极、漏极和电子之间的关系。
以上，参照附图对本发明的实施例进行了详细说明，但具体的结构并不限定于该实施例，在不脱离本发明的主旨的范围内可以进行适当的变更。可以组合在上述每个实施例和示例中描述的配置。
尽管主要针对自旋量子比特描述了本发明，但是即使所有单电子器件都被替换为电荷量子比特器件，本发明也是适用的。例如，在图16所示的示例中，单电子器件3A1和3C1本身可以作为电荷量子比特起作用。图16示出了电荷量子比特(3A1)和电荷量子比特(3C1)通过电容耦合的状态。电荷量子比特(3A1)和电荷量子比特(3C1)之间的电容耦合例如作为伊辛相互作用起作用，如非专利文献8所示。如果电荷量子比特之间相距较远，这种相互作用就不起作用。这样，形成一对的单电子可以彼此靠近并通过电容直接相互作用。
此外，尽管第一MOS晶体管利用PMOS进行了描述，但是也可以使用NMOS晶体管。此外，在NMOS晶体管的情况下，MOS晶体管可以插入在单电子器件和接地之间。在图17和19中，相邻的电荷量子比特可以相互作用。
注意，上述实施例中的量子装置1、量子比特读出装置2或电子电路3中设置的各部分的全部或部分功能，可以通过在计算机可读记录介质上记录用于实现这些功能的程序，由计算机系统读入并执行记录在记录介质上的程序实现。注意，这里的“计算机系统”包括诸如OS和外围设备之类的硬件。
此外，术语“计算机可读记录介质”是指诸如软盘、磁光盘、ROM和CD-ROM之类的便携式介质以及诸如内置于计算机系统中的硬盘之类的存储单元。此外，“计算机可读记录介质”指的是在短时间内动态地存储程序的存储介质，例如当经由诸如互联网之类的网络或诸如网络之类的通信线路传输程序时的通信线路。它还可以包括将程序保留一段时间的设备，例如作为服务器或客户端的计算机系统内的易失性存储器。另外，上述程序可以是用于实现上述功能的一部分的程序，也可以是能够与计算机系统中已记录的程序组合来实现上述功能的程序。
在上述实施例中，描述了从量子电路1A输出的自旋量子比特的状态和量子电路1B的输入信号作为量子电路1A的输入信号通过例如反相器输入(即，通过将量子电路1A的输入信号反转后作为量子电路1B的输入信号)，这通常可以表明一个自旋量子点的自旋方向与另一个自旋量子点的自旋方向相反。
关于输入部分，在上述各图所示的自旋量子比特的例子中，考虑当两个量子点之一的自旋态为上时，考虑了可能进入下自旋的情况。这利用了以下事实：当量子点中存在靠近单电子器件的电子时，电流变得难以流过单电子器件。换言之，相当于它利用了这样的事实：单电子器件的栅极电压根据单电子器件旁边的电子的存在或不存在而移位。图20示出了这种情况的示意图，并且示出了库仑振动的峰值位置根据有无电荷而移动。在上述实施例中，将该偏移量描述为单电子器件的栅极电压的差。注意，可以有两个或更多个控制单电子器件的电极。
此外，这只是一个例子，例如，与单电子器件接触的自旋量子点的数量可以是一个，如非专利文献7中那样。
在以上描述中，量子电路1B中的量子比特的数量不必等于量子电路1A中的量子比特的数量。在这种情况下，量子电路1B中的量子比特的量子状态被固定为0或1，并且量子电路1A中的量子比特的量子状态可以被确定为参考的量子比特的集合。
[符号说明]
1…量子装置、1A…量子电路、1B…量子电路、1C…锁存电路、1D…确定单元、2…量子比特读出装置、2A…单电子器件、2B…单电子器件、2C…放大器电路、2C1…晶体管、2C2…晶体管、2D…放大器电路、2D1…晶体管、2D2…晶体管、2E…差分放大器电路、2E1、2E2、2E3、2E4、2E5、2E6、2E7…晶体管、2E11、2E12…双极晶体管、2E13、2E14、2E15、2E16…电阻、2E17…恒流源、2F…SRAM、2F1、2F2…存取晶体管、2F3、2F4…反相器、2G…放大器电路、2G1…感测放大器、2G2…均衡器、2G3、2G4…晶体管、2H…交叉耦合MOS晶体管电路、2H1、2H2…P沟道MOS晶体管、2H3、2H4…晶体管、2I…确定单元、3…电子电路、3A…第一单电子器件阵列、3A1…单电子器件、3B…第一选择器、3C…第二单电子器件阵列、3C2…单电子器件、3D…第二选择器、3E…放大器电路、3F…确定单元。

Claims (15)

1.一种量子装置，其特征在于，包括：
第一量子电路；
第二量子电路；
连接至所述第一量子电路和所述第二量子电路的锁存电路；
其中，所述锁存电路被配置为：
具有锁存从所述第一量子电路输出的第一量子比特的状态，并放大表示所述第一量子比特的状态的信号的功能；以及
锁存从所述第二量子电路输出的第二量子比特的状态，并放大表示所述第二量子比特的状态的信号的功能。
2.一种量子比特读出装置，其特征在于，包括：
连接到第一量子电路的第一单电子器件；
连接到第二量子电路的第二单电子器件；
差分放大器电路，连接至所述第一单电子器件和所述第二单电子器件；
所述量子比特读出装置被配置为，读取由所述差分放大电路放大后的所述第一单电子器件的电位与所述第二单电子器件的电位之间的电位差。
3.根据权利要求2所述的量子比特读出装置，其特征在于，还包括：
第一放大器电路，设置于所述第一单电子器件与所述差分放大器电路之间；
第二放大器电路，设置于所述第二单电子器件与所述差分放大器电路之间。
4.根据权利要求3所述的量子比特读出装置，其特征在于，
所述第一放大器电路包括第一导电类型晶体管和第二导电类型晶体管；
所述第二放大器电路包括第一导电类型晶体管和第二导电类型晶体管。
5.一种量子比特读出装置，其特征在于，包括：
连接到第一量子电路的第一单电子器件；
连接到第二量子电路的第二单电子器件；
连接到所述第一单电子器件和所述第二单电子器件的SRAM(Static Random AccessMemory，静态随机存取存储器)；
所述量子比特读出装置被配置为，读取经由所述SRAM输出的所述第一单电子器件的电位与所述第二单电子器件的电位之间的电位差。
6.根据权利要求5所述的量子比特读出装置，其特征在于，所述SRAM包括：
连接到所述第一单电子器件的第一存取晶体管；
连接到所述第二单电子器件的第二存取晶体管；
连接到所述第一存取晶体管的第一反相器；
连接至所述第二存取晶体管的第二反相器；其中，
所述第一反相器与所述第二反相器交叉耦合。
7.根据权利要求5所述的量子比特读出装置，其特征在于，包括：
第一放大器电路，设置于所述第一单电子器件与所述SRAM之间；
第二放大器电路，设置于所述第二单电子器件与所述SRAM之间。
8.一种量子比特读出装置，其特征在于，包括：
放大器电路，连接至与第一量子电路连接的第一单电子器件和与第二量子电路连接的第二单电子器件；
所述量子比特读出装置被配置为，读取经由所述放大器电路输出的所述第一单电子器件的电位与所述第二单电子器件的电位之间的电位差。
9.根据权利要求8所述的量子比特读出装置，其特征在于，所述放大器电路包括感测放大器和均衡器。
10.一种量子比特读出装置，其特征在于，包括：
连接到第一量子电路的第一单电子器件；
连接到第二量子电路的第二单电子器件；
交叉耦合MOS晶体管电路，连接至所述第一单电子器件和所述第二单电子器件；其中，
所述交叉耦合MOS晶体管电路包括一对交叉耦合P沟道MOS晶体管；
所述量子比特读出装置被配置为，读取经由所述交叉耦合MOS晶体管电路输出的所述第一单电子器件的电位与所述第二单电子器件的电位之间的电位差。
11.根据权利要求2所述的量子比特读取装置，其特征在于，所述差分放大电路包括：
第一双极晶体管，所述第一双极晶体管的基极连接至所述第一单电子器件；
第二双极晶体管，所述第二双极晶体管的基极连接至所述第二单电子器件。
12.根据权利要求2至11中任一项所述的量子比特读出装置，其特征在于，所述装置被配置为：
输出所述第一单电子器件的电位和所述第二单电子器件的电位反转后的结果。
13.根据权利要求2至12中任一项所述的量子比特读出装置，其特征在于，包括：
确定单元，被配置为通过比较所述第一单电子器件的电位和所述第二单电子器件的电位来确定0和1的值。
14.一种电子电路，其特征在于，包括：
第一单电子器件阵列，包括多个单电子器件；
第一选择器，被配置为从所述第一单电子器件阵列中选择一个单电子器件作为第一单电子器件；
第二单电子器件阵列，包括多个单电子器件；
第二选择器，被配置为从所述第二单电子器件阵列中选择一个单电子器件作为第二单电子器件；
放大器电路，被配置为放大由所述第一选择器选择的所述第一单电子器件的电位和由所述第二选择器选择的所述第二单电子器件的电位；
所述电子电路被配置为，读取所述第一单电子器件与所述第二单电子器件之间的电位差。
15.根据权利要求14所述的电子电路，其特征在于，包括：
确定单元，被配置为通过比较所述第一单电子器件的电位和所述第二单电子器件的电位来确定0和1的值。
CN202280044245.7A 2021-06-24 2022-06-17 量子装置、量子比特读出装置和电子电路 Pending CN117546182A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021104978A JP2023003726A (ja) 2021-06-24 2021-06-24 量子装置、量子ビット読み出し装置および電子回路
JP2021-104978 2021-06-24
PCT/JP2022/024351 WO2022270436A1 (ja) 2021-06-24 2022-06-17 量子装置、量子ビット読み出し装置および電子回路

Publications (1)

Publication Number Publication Date
CN117546182A true CN117546182A (zh) 2024-02-09

Family

ID=84543811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280044245.7A Pending CN117546182A (zh) 2021-06-24 2022-06-17 量子装置、量子比特读出装置和电子电路

Country Status (4)

Country Link
EP (1) EP4361902A1 (zh)
JP (1) JP2023003726A (zh)
CN (1) CN117546182A (zh)
WO (1) WO2022270436A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3712993B2 (ja) * 2001-07-04 2005-11-02 松下電器産業株式会社 センスアンプ回路
US7830695B1 (en) 2006-10-30 2010-11-09 Hrl Laboratories Capacitive arrangement for qubit operations
JP5922935B2 (ja) * 2012-01-24 2016-05-24 エスアイアイ・セミコンダクタ株式会社 不揮発性メモリ装置の読出し回路
JP2018163495A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 情報処理装置、情報処理システムおよび情報処理方法
JP7477291B2 (ja) 2019-12-26 2024-05-01 サンスター株式会社 口腔用組成物

Also Published As

Publication number Publication date
EP4361902A1 (en) 2024-05-01
JP2023003726A (ja) 2023-01-17
WO2022270436A1 (ja) 2022-12-29

Similar Documents

Publication Publication Date Title
US6341084B2 (en) Magnetic random access memory circuit
JP4771710B2 (ja) メモリの差動電流モードを検出する方法と装置
DE102013106684A1 (de) Leseverstärkerschaltung für resistive Speicher
JP4901899B2 (ja) 磁気抵抗効果メモリ
JP2009211733A (ja) 磁気記憶装置
Wicht Current Sense Amplifiers for Embedded SRAM in High-Performance System-on-a-Chip Designs: For Embedded SRAM in High-Performance System-on-a-Chip Designs
Shrivastava et al. Design of high-speed low variation static noise margin ternary S-RAM cells
CN102646440A (zh) 非对称读出放大器设计
US8638599B2 (en) Semiconductor storage device
JPH02282995A (ja) 半導体記憶装置
US6621729B1 (en) Sense amplifier incorporating a symmetric midpoint reference
Kumar et al. Node voltage and KCL model-based low leakage volatile and non-volatile 7T SRAM cells
JP2005285161A (ja) 半導体集積回路装置
CN110120237B (zh) 一种具有良好传感裕度的stt-mram传感电路
CN117546182A (zh) 量子装置、量子比特读出装置和电子电路
JPH07211081A (ja) 半導体記憶装置
Bajaj et al. Design and analysis of hybrid cmos sram sense amplifier
Gupta et al. Stability analysis of different dual-port SRAM cells in deep submicron region using N-Curve Method
JP4702359B2 (ja) 半導体記憶装置の読み出し回路
JP3904359B2 (ja) 半導体ｍｏｓ／バイポーラ複合トランジスタを利用した半導体メモリ素子
Elangovan et al. Read Improved and Low Leakage Power CNTFET Based Hybrid 10t SRAM Cell for Low Power Applications
US9007851B2 (en) Memory read techniques using Miller capacitance decoupling circuit
JP4762720B2 (ja) 磁気半導体記憶装置の読出し回路
JP3725854B2 (ja) 半導体記憶装置
Lee et al. Crossbar Memory Simulation and Performance Evaluation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination