CN117545270A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN117545270A CN117545270A CN202210888942.2A CN202210888942A CN117545270A CN 117545270 A CN117545270 A CN 117545270A CN 202210888942 A CN202210888942 A CN 202210888942A CN 117545270 A CN117545270 A CN 117545270A
- Authority
- CN
- China
- Prior art keywords
- layer
- along
- opening
- substrate
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 154
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 102
- 239000003990 capacitor Substances 0.000 claims abstract description 101
- 238000003860 storage Methods 0.000 claims abstract description 79
- 238000005192 partition Methods 0.000 claims abstract description 18
- 230000015654 memory Effects 0.000 claims description 69
- 238000002955 isolation Methods 0.000 claims description 58
- 239000000463 material Substances 0.000 claims description 22
- 230000000149 penetrating effect Effects 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 239000002210 silicon-based material Substances 0.000 claims description 11
- 239000003989 dielectric material Substances 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 230000010354 integration Effects 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 description 22
- 230000008569 process Effects 0.000 description 18
- 230000008093 supporting effect Effects 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- -1 oxide (e.g. Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
本公开涉及一种半导体结构及其形成方法。所述半导体结构包括：衬底；堆叠结构，位于衬底上，堆叠结构包括沿第一方向间隔排布的存储区域、以及位于所述存储区域之间的隔离墙；存储区域包括沿第二方向间隔排布的存储单元，所述存储单元包括晶体管结构和电容结构，电容结构在衬底的顶面上的投影的轮廓线均为矩形或者圆角矩形，在沿第一方向上，所述晶体管结构的宽度与所述电容结构的宽度相等；在沿第三方向上，所述晶体管结构与所述电容结构对齐排布。本公开能够提高半导体结构稳定性和集成度，且提高了各个存储单元之间形貌的一致性，从而提高所述半导体结构内部各存储单元电性能的一致性。
Description
技术领域
本公开涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
为了满足高的存储密度和高的集成度的要求，DRAM等存储器逐渐由二维结构向三维结构发展。为了维持具有三维结构的DRAM等半导体结构的稳定性，需要在DRAM中设置多个支撑框架、以及设置多个用于隔离相邻电容器的下电极隔离结构。举例来说，在具有三维结构的DRAM中通常需要设置三个支撑框架(即位于晶体管沟道区域相对两侧的两个支撑框架、以及位于电容器远离晶体管一侧的一个支撑框架)和两个下电极隔离结构(位于电容器的相对两端)。所述支撑框架和所述下电极隔离结构都需要占用所述半导体结构的空间，从而影响了半导体结构尺寸的进一步微缩。另外，DRAM中的字线的尺寸受限于两个支撑框架之间的间隙尺寸，而支撑框架在形成过程中会受到很多偶然因素的影响，从而使得所述支撑框架的尺寸存在较大的波动性，导致半导体制程工艺的可控性降低。
因此，如何在确保半导体结构稳定性的同时缩小半导体结构的尺寸，并提高半导体结构制程工艺的可控性，是当前亟待解决的技术问题。
发明内容
本公开一些实施例提供的半导体结构及其形成方法，用于在确保半导体结构稳定性的同时缩小半导体结构的尺寸，并提高半导体结构制程工艺的可控性。
为了解决上述问题，本公开提供了一种半导体结构，包括：
衬底；
堆叠结构，位于所述衬底上，所述堆叠结构包括沿第一方向间隔排布的多个存储区域、以及位于所述存储区域之间的隔离墙；所述存储区域包括沿第二方向间隔排布的多个存储单元，所述存储单元包括晶体管结构、以及沿第三方向位于所述晶体管结构的侧面且与所述晶体管结构电连接的电容结构，所述电容结构在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形，在沿所述第一方向上，所述晶体管结构的宽度与所述电容结构的宽度相等；在沿所述第三方向上，所述晶体管结构与所述电容结构对齐排布；所述第一方向和所述第三方向均与所述衬底的顶面平行，所述第二方向与所述衬底的顶面垂直，且所述第一方向与所述第三方向相交。
在一些实施例中，所述堆叠结构还包括：
隔离层，位于所述存储区域内的相邻所述存储单元之间，且所述隔离层连接于所述隔离墙的侧壁。
在一些实施例中，所述隔离层的厚度为20nm～30nm。
在一些实施例中，还包括位于所述存储区域内的字线，所述字线沿所述第二方向延伸，多条所述字线沿所述第一方向间隔排布；所述晶体管结构包括：
栅极层；
沟道层，环绕所述栅极层的外周分布，且所述沟道层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形，所述字线连接所述存储区域内沿所述第二方向相邻的所述栅极层；
源极区和漏极区，沿所述第三方向分布于所述沟道层的相对两端。
在一些实施例中，还包括位于所述存储区域内的字线，所述字线沿所述第二方向延伸，多条所述字线沿所述第一方向间隔排布；所述晶体管结构包括：
栅极层；
沟道层，所述栅极层环绕所述沟道层的外周分布，所述栅极层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形，所述字线连接所述存储区域内沿所述第二方向相邻的所述栅极层；
源极区和漏极区，沿所述第三方向分布于所述沟道层的相对两端。
在一些实施例中，在沿平行于所述衬底的顶面的方向上，所述栅极层的宽度大于或者等于所述字线的宽度。
在一些实施例中，所述晶体管结构还包括位于所述栅极层与所述沟道层之间的栅极介质层，所述栅极介质层的厚度大于10nm。
在一些实施例中，所述电容结构包括：
上电极层；
电介质层，环绕所述上电极层的外周分布；
下电极层，环绕所述电介质层的外周分布，所述下电极层与所述晶体管结构电连接，且所述下电极层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形。
在一些实施例中，所述电容结构包括：
上电极层；
电介质层，环绕所述上电极层的外周分布；
下电极层，包括环绕所述电介质层的外周分布的第一导电层、以及环绕所述第一导电层的外周分布的第二导电层，所述第二导电层与所述晶体管结构电连接，且所述第二导电层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形。
在一些实施例中，所述晶体管结构中的所述漏极区与所述第二导电层一体成型。
在一些实施例中，所述第一导电层的材料与所述第二导电层的材料不同，且所述第二导电层的材料为包括掺杂离子的硅材料。
在一些实施例中，所述电容结构包括：
上电极层，所述上电极层在所述衬底的顶面上的投影为长条形，且所述上电极层沿所述第三方向延伸；
电介质层，所述电介质层环绕所述上电极层的外周分布，且所述电介质层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形；
下电极层，环绕所述电介质层的外周分布，所述下电极层与所述晶体管结构电连接，且所述下电极层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形。
在一些实施例中，所述电容结构包括：
上电极层，包括沿所述第三方向间隔排布的多个子上电极层；
电介质层，包括沿所述第三方向间隔排布的多个子电介质层，所述子电介质层环绕所述子上电极层的外周分布；
下电极层，沿所述第三方向延伸，且连续覆盖沿所述第三方向间隔排布的多个所述子电介质层的外周，所述下电极层与所述晶体管结构电连接，且所述下电极层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形。
在一些实施例中，所述电容结构包括：
公共电极层，位于所述存储区域内，所述公共电极层沿所述第二方向延伸，并连接沿所述第二方向相邻的所述上电极层；
在沿平行于所述衬底的顶面的方向上，所述公共电极层的宽度小于或者等于所述上电极层的宽度。
在一些实施例中，还包括：
位线，多条所述位线沿所述第二方向间隔排布，所述位线与沿所述第一方向间隔排布的多个所述晶体管结构电连接，所述位线的材料为包括掺杂离子的硅材料。
在一些实施例中，所述晶体管结构中的所述源极区与所述位线一体成型。
根据另一些实施例，本公开还提供了一种半导体结构的形成方法，包括如下步骤：
提供衬底；
形成堆叠结构于所述衬底上，所述堆叠结构包括沿第一方向间隔排布的多个存储区域、以及位于所述存储区域之间的隔离墙；所述存储区域包括沿第二方向间隔排布的多个存储单元，所述存储单元包括晶体管结构、以及沿第三方向位于所述晶体管结构的侧面且与所述晶体管结构电连接的电容结构，所述电容结构在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形，在沿所述第一方向上，所述晶体管结构的宽度与所述电容结构的宽度相等；在沿所述第三方向上，所述晶体管结构与所述电容结构对齐排布；所述第一方向和所述第三方向均与所述衬底的顶面平行，所述第二方向与所述衬底的顶面垂直，且所述第一方向与所述第三方向相交。
在一些实施例中，形成堆叠结构于所述衬底上的具体步骤包括：
形成堆叠层于所述衬底上，所述堆叠层包括沿所述第二方向间隔排布的多个半导体层；
刻蚀所述堆叠层，形成沿所述第二方向贯穿所述堆叠层的第一沟槽，多个所述第一沟槽将所述堆叠层分隔为沿第一方向间隔排布的多个所述存储区域；
填充第一介质材料于所述第一沟槽内，形成所述隔离墙；
于所述存储区域形成沿所述第二方向间隔排布的多个所述存储单元。
在一些实施例中，形成沿所述第二方向贯穿所述堆叠层的第一沟槽的具体步骤包括：
沿所述第三方向刻蚀所述堆叠层，形成沿所述第三方向未贯穿所述堆叠层的所述第一沟槽，所述堆叠层沿所述第三方向的端部残留的所述半导体层作为位线。
在一些实施例中，所述存储区域在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形，且所述存储区域包括晶体管区域、以及沿所述第三方向位于所述晶体管区域外部的电容区域；于所述存储区域形成沿所述第二方向间隔排布的多个所述存储单元的具体步骤包括：
刻蚀所述堆叠层，形成沿所述第二方向贯穿所述晶体管区域的所述堆叠层的第一开口、以及沿所述第二方向贯穿所述电容区域的所述堆叠层的第二开口，所述第一开口和所述第二开口在所述衬底的顶面上的投影均为矩形或者圆角矩形，在沿所述第一方向上，所述第一开口的宽度与所述第二开口的宽度相等；在沿所述第三方向上，所述第一开口与所述第二开口对齐排布；所述晶体管区域残留的所述半导体层作为沟道层、以及沿所述第三方向位于所述沟道层两端的源极区和漏极区；
于所述第一开口内形成栅极层；
于所述第二开口内至少形成上电极层、以及环绕所述上电极层的外周分布的电介质层。
在一些实施例中，在沿所述第一方向上，所述第一开口的宽度与所述第二开口的宽度相等；
在沿所述第三方向上，所述第一开口与所述第二开口对齐排布。
在一些实施例中，所述堆叠层包括沿所述第二方向交替堆叠的所述半导体层和牺牲层；形成沿所述第二方向贯穿所述晶体管区域的所述堆叠层的第一开口、以及沿所述第二方向贯穿所述电容区域的所述堆叠层的第二开口之后，还包括如下步骤：
去除所述牺牲层，形成位于相邻所述半导体层之间、且暴露所述隔离墙的第二沟槽；
沉积第二介质材料于所述第二沟槽内，形成隔离层。
在一些实施例中，所述晶体管区域残留的所述半导体层中的所述沟道层环绕所述第一开口的外周分布；或者，
所述晶体管区域残留的所述半导体层中的所述沟道层沿所述第三方向贯穿所述第一开口。
在一些实施例中，于所述第一开口内形成栅极层的具体步骤包括：
沿所述第一开口形成覆盖所述沟道层表面的栅极介质层；
沿所述第一开口沉积第一导电材料，于所述第一开口内形成覆盖所述栅极介质层表面的所述栅极层、以及沿所述第二方向延伸且连接沿所述第二方向相邻的所述栅极层的字线。
在一些实施例中，于所述第二开口内至少形成上电极层、以及环绕所述上电极层的外周分布的电介质层的具体步骤包括：
沿所述第二开口去除所述电容区域残留的所述半导体层，于所述电容区域的相邻所述隔离层之间的第三开口；
形成覆盖所述第三开口内壁的下电极层；
于所述第三开口内形成覆盖所述下电极层表面的电介质层；
于所述第三开口内形成覆盖所述电介质层的上电极层，形成包括所述下电极层、所述电介质层和所述上电极层的电容结构。
在一些实施例中，于所述第二开口内至少形成上电极层、以及环绕所述上电极层的外周分布的电介质层的具体步骤包括：
沿所述第二开口注入掺杂离子至所述电容区域残留的所述半导体层中，形成第一导电层；
于所述第二开口内形成覆盖所述第一导电层表面的第二导电层；
于所述第二开口内形成覆盖所述第二导电层的电介质层；
于所述第二开口内形成覆盖所述电介质层的上电极层，形成包括所述第一导电层、所述第二导电层、所述电介质层和所述上电极层的电容结构。
本公开一些实施例提供的半导体结构及其形成方法，通过在任意相邻的存储区域之间设置隔离墙，不仅可以电性隔离相邻的所述存储区域，而且还能够起到支撑堆叠结构的作用，从而无需再设置额外的支撑框架和下电极隔离结构，使得在能够确保半导体结构稳定性的同时，进一步缩小所述半导体结构的尺寸，提高所述半导体结构的集成度和存储密度。而且，由于所述半导体结构中没有支撑框架，因此，晶体管结构的尺寸(尤其是晶体管结构中栅极层和沟道层)的尺寸不再受支撑框架制成工艺波动性的影响，从而提高了半导体结构制程工艺的可控性，并有助于进一步提高所述半导体结构的良率。本公开一些实施例中还在所述存储区域内的相邻存储单元之间设置隔离层，且所述隔离层与所述隔离墙的侧壁连接，一方面，通过所述隔离层隔离相邻的所述存储单元；另一方面，所述隔离层与所述隔离墙共同支撑所述堆叠结构，从而进一步提高了所述堆叠结构的稳定性。
另外，本公开一些实施例的存储单元中的电容结构在衬底的顶面上的投影为规则的矩形或者圆角矩形，且在沿所述第一方向上，所述晶体管结构的宽度与所述电容结构的宽度相等，在沿所述第三方向上，所述晶体管结构与所述电容结构对齐排布，一方面，有助于提高各个存储单元之间形貌的一致性，从而提高所述半导体结构内部各存储单元电性能的一致性，以提高所述半导体结构的性能稳定性；另一方面，能够充分利用所述存储区域的空间，所述存储单元内部无需设置额外的隔离结构或者支撑结构，最大程度的实现了对存储区域空间的利用，提高了所述半导体结构内部空间的利用率，从而进一步提高了所述半导体结构的集成度和存储密度。
附图说明
附图1是本公开具体实施方式的第一实施例中半导体结构的立体结构示意图；
附图2是附图1的俯视结构示意图；
附图3是本公开具体实施方式的第二实施例中半导体结构的立体结构示意图；
附图4是附图3的俯视结构示意图；
附图5是本公开具体实施方式的第三实施例中半导体结构的俯视结构示意图；
附图6是附图2在a-a位置的一种截面示意图；
附图7是附图2在a-a位置的另一种截面示意图；
附图8是附图4在b-b位置的一截面示意图；
附图9是附图4在b-b位置的另一截面示意图；
附图10是本公开具体实施方式中半导体结构的形成方法流程图；
附图11-附图23是本公开具体实施方式在形成半导体结构的过程中主要的工艺结构示意图。
具体实施方式
下面结合附图对本公开提供的半导体结构及其形成方法的具体实施方式做详细说明。
本具体实施方式提供了一种半导体结构，附图1是本公开具体实施方式的第一实施例中半导体结构的立体结构示意图，附图2是附图1的俯视结构示意图。如图1和图2所示，所述半导体结构，包括：
衬底；
堆叠结构，位于所述衬底上，所述堆叠结构包括沿第一方向D1间隔排布的多个存储区域PM、以及位于所述存储区域PM之间的隔离墙10；所述存储区域PM包括沿第二方向D2间隔排布的多个存储单元，所述存储单元包括晶体管结构TR、以及沿第三方向D3位于所述晶体管结构TR的侧面且与所述晶体管结构TR电连接的电容结构CAP，所述电容结构CAP在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形，在沿所述第一方向D1上，所述晶体管结构TR的宽度与所述电容结构CAP的宽度相等；在沿所述第三方向D3上，所述晶体管结构TR与所述电容结构CAP对齐排布；所述第一方向D1和所述第三方向D3均与所述衬底的顶面平行，所述第二方向D2与所述衬底的顶面垂直，且所述第一方向D1与所述第三方向D3相交。
本具体实施方式中所述的半导体结构可以是但不限于DRAM。具体来说，所述衬底(图中未示出)可以是但不限于硅衬底，本具体实施方式以所述衬底20为硅衬底为例进行说明。在其他实施例中，所述衬底20还可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。所述衬底用于支撑在其上的所述堆叠结构。本具体实施方式中所述衬底的顶面是指所述衬底朝向所述堆叠结构的表面。本具体实施方式中所述的多个是指两个以上。
所述堆叠结构包括沿所述第一方向D1交替排布的所述存储区域PM和所述隔离墙10，且所述存储区域PM包括沿所述第二方向间隔排布的多个所述存储单元，通过所述隔离墙10能够电性隔离沿所述第一方向D1相邻的所述存储区域PM。所述存储区域PM中的多个所述存储单元均与所述隔离墙10的侧壁接触连接，以通过所述隔离墙10支撑所述存储区域PM中的多个所述存储单元，从而提高所述堆叠结构整体的稳定性。而且，本具体实施方式通过位于所述存储单元外部的所述隔离墙来支撑所述堆叠结构，从而无需在所述存储单元内部再设置支撑结构，提高了所述存储单元内部空间的利用率，有助于进一步缩小存储单元的尺寸和提高存储单元的存储容量。另外，由于无需在所述存储单元内部设置支撑结构，从而减小甚至是避免了支撑结构的尺寸波动对存储单元性能的影响，改善了半导体结构的良率，提高了半导体结构制程工艺的可控性。
所述电容结构CAP在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形是指，所述电容结构CAP中的下电极层、电介质层和上电极层构成的整体在所述衬底的顶面上的投影的轮廓线的形状为矩形或者圆角矩形。在一示例中，所述晶体管结构TR在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形。所述晶体管结构TR在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形是指，所述晶体管结构TR中的沟道层、栅极层、源极区和漏极区构成的整体在所述衬底的顶面上的投影的轮廓线的形状为矩形或者圆角矩形。本具体实施方式通过所述隔离墙10分隔和支撑所述存储单元，从而任意所述存储单元均具有规则的形状，在一示例中，所述存储单元在所述衬底的顶面上的投影的轮廓线的形状为矩形或者圆角矩形。本具体实施方式通过所述隔离墙10分隔和支撑所述存储单元，从而能够使得任意所述存储单元中的电容结构在衬底的顶面上的投影的轮廓线的形状为规则的矩形或者圆角矩形(或者所述存储单元中的电容结构和晶体管结构在衬底的顶面上的投影的轮廓线的形状均为规则的矩形或者圆角矩形)，简化了所述存储单元的制程工艺，而且有助于提高各个存储单元之间形貌的一致性，从而提高所述半导体结构内部各存储单元电性能的一致性，以提高所述半导体结构的性能稳定性。本具体实施方式中所述的圆角矩形是指，至少一个内角为圆弧形内角的矩形。
在沿所述第三方向D3上，所述晶体管结构TR与所述电容结构CAP对齐排布是指，所述晶体管结构TR沿所述第三方向D3延伸的中心轴与所述电容结构CAP沿所述第三方向D3延伸的中心轴沿所述第三方向D3对齐。所述晶体管结构TR沿所述第一方向D1上的宽度与所述电容结构CAP沿所述第一方向D1上的宽度相等，且所述晶体管结构TR与所述电容结构CAP沿所述第三方向D3对齐排布，不仅能够在各个存储区域PM形成规则形状的所述晶体管结构TR和所述电容结构CAP，且将所述晶体管结构TR的部分制程工艺与所述电容结构CAP的部分制程工艺兼容，从而简化所述半导体结构的制造工艺，而且还能够最大程度的利用所述存储区域内部的空间，在提高所述晶体管结构TR的可控性的同时，增大所述电容结构CAP的电容量。
在一些实施例中，所述堆叠结构还包括：
隔离层16，位于所述存储区域PM内的相邻所述存储单元之间，且所述隔离层16连接于所述隔离墙10的侧壁。
具体来说，所述存储区域PM包括沿所述第二方向D2交替堆叠的所述存储单元和所述隔离层16。所述隔离层16一方面能够隔离所述存储区域PM内沿所述第二方向D2相邻的所述存储单元，另一方面还能够与所述隔离墙10共同支撑所述堆叠结构，从而进一步加强了所述堆叠结构的稳定性，降低了所述半导体结构在制程工艺中出现倾倒或者坍塌的概率。
在一些实施例中，所述隔离层16的厚度为20nm～30nm。
具体来说，所述隔离层16的厚度不宜过小，否则，不仅会增大沿所述第二方向D2相邻的所述存储单元之间的寄生电容效应或者导致沿所述第二方向D2相邻的所述存储单元之间的漏电，而且还会增加相邻位线之间的电容耦合效应。所述隔离层16的厚度也不宜过大，否则会导致所述半导体结构尺寸的增加。为了在降低所述半导体结构内部的寄生电容效应的同时，进一步缩小所述半导体结构的尺寸，本具体实施方式中所述隔离层16沿所述第二方向D2的厚度为20nm～30nm。在一示例中，所述隔离层16沿所述第二方向D2的厚度为25nm。
为了增强所述隔离层16与所述隔离墙10之间的连接稳定性，从而进一步稳定的支撑所述堆叠结构，在一实施例中，所述隔离层16的材料与所述隔离墙10的材料相同。在一示例中，所述隔离层16与所述隔离墙10的材料均为氧化物材料，例如二氧化硅。
在一些实施例中，还包括位于所述存储区域PM内的字线60，所述字线60沿所述第二方向D2延伸，多条所述字线60沿所述第一方向D1间隔排布；所述晶体管结构包括：
栅极层11；
沟道层20，环绕所述栅极层11的外周分布，且所述沟道层20在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形，所述字线60连接所述存储区域PM内沿所述第二方向D2相邻的所述栅极层11；
源极区和漏极区，沿所述第三方向D3分布于所述沟道层20的相对两端。
附图6是附图2在a-a位置的一种截面示意图，附图7是附图2在a-a位置的另一种截面示意图。具体来说，所述晶体管结构TR所述栅极层11、环绕覆盖于所述栅极层11表面的栅极介质层12、环绕覆盖于所述栅极介质层12表面的所述沟道层20、以及沿所述第三方向D3分布于所述沟道层20的相对两端的所述源极区和所述漏极区，形成沟道全环绕结构，且所述漏极区与所述电容结构CAP直接接触电连接。其中，所述沟道层20、所述源极区和所述漏极区的材料可以均为硅材料。
在一些实施例中，在沿平行于所述衬底的顶面的方向上，所述栅极层11的宽度大于或者等于所述字线60的宽度。
具体来说，在一些实施例中，为了降低短沟道效应的影响，在沿平行于所述衬底的顶面的方向(例如所述第一方向D1和所述第三方向D3)上，所述栅极层11的宽度大于所述字线60的宽度。在另一些实施例中，为了简化半导体的制程工艺，在沿平行于所述衬底的顶面的方向(例如所述第一方向D1和所述第三方向D3)上，所述栅极层11的宽度等于所述字线60的宽度。
在另一些实施例中，还包括位于所述存储区域PM内的字线60，所述字线60沿所述第二方向D2延伸，多条所述字线60沿所述第一方向D1间隔排布；所述晶体管结构包括：
栅极层11；
沟道层20，所述栅极层11环绕所述沟道层20的外周分布，所述栅极层11在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形，所述字线60连接所述存储区域PM内沿所述第二方向D2相邻的所述栅极层11；
源极区和漏极区，沿所述第三方向D3分布于所述沟道层20的相对两端。
具体来说，所述晶体管结构TR包括所述沟道层20、环绕覆盖于所述沟道层20表面的栅极介质层12、然后覆盖于所述栅极介质层12表面的所述栅极层11、以及沿所述第三方向D3分布于所述沟道层20的相对两端的所述源极区和所述漏极区，形成栅极全环绕结构，且所述漏极区与所述电容结构CAP直接接触电连接。其中，所述沟道层20、所述源极区和所述漏极区的材料可以均为硅材料。
为了避免在所述晶体管结构TR内部产生反型层，在一些实施例中，所述晶体管结构TR还包括位于所述栅极层11与所述沟道层20之间的栅极介质层12，所述栅极介质层12的厚度大于10nm。
为了简化所述半导体结构的制造工艺，在一些实施例中，如图1和图2所示，所述电容结构CAP包括：
上电极层14；
电介质层13，环绕所述上电极层14的外周分布；
下电极层15，环绕所述电介质层13的外周分布，所述下电极层15与所述晶体管结构TR电连接，且所述下电极层15在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形。
具体来说，所述电容结构CAP包括所述下电极层15、所述电介质层13和所述上电极层14，其中，所述下电极层15与所述晶体管结构TR中的所述漏极区接触电连接，所述下电极层15呈矩形环状结构或者圆角矩形环绕状结构。所述电介质层13位于所述上电极层14与所述下电极层15之间。其中，所述上电极14和所述下电极层15的材料可以相同，例如均为金属钨或者TiN。
附图3是本公开具体实施方式的第二实施例中半导体结构的立体结构示意图，附图4是附图3的俯视结构示意图。在另一些实施例中，如图3和图4所示，所述电容结构包括：
上电极层14；
电介质层13，环绕所述上电极层14的外周分布；
下电极层，包括环绕所述电介质层14的外周分布的第一导电层151、以及环绕所述第一导电层151的外周分布的第二导电层30，所述第二导电层30与所述晶体管结构TR电连接，且所述第二导电层30在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形。
在一些实施例中，所述晶体管结构TR中的所述漏极区与所述第二导电层30一体成型。
在一些实施例中，所述第一导电层151的材料与所述第二导电层30的材料不同，且所述第二导电层30的材料为包括掺杂离子的硅材料。
举例来说，所述电容结构CAP包括所述下电极层、所述电介质层13和所述上电极层14，所述电介质层13覆盖所述上电极层14的表面，所述下电极层覆盖所述电介质层13背离所述上电极层14的表面，且所述下电极层包括所述第一导电层151和所述第二导电层30。其中，所述第一导电层151的材料可以与所述上电极层14的材料相同，例如均为金属钨或者TiN。所述第二导电层30与所述晶体管结构TR中的所述漏极区接触电连接。通过将所述晶体管结构TR中的所述漏极区与所述第二导电层30一体成型，不仅能够将所述晶体管结构中所述漏极区与所述电容结构CAP中所述第二导电层30的形成工艺兼容，从而简化所述半导体结构的制造工艺，而且还能够增大所述第二导电层30与所述漏极区之间的接触面积，降低所述晶体管结构TR与所述电容结构CAP之间的接触电阻。所述第二导电层30的材料为包括掺杂离子的硅材料，以在增强所述第二导电层30的导电性的同时，降低所述第二导电层30与所述晶体管结构TR中的所述漏极区之间的接触电阻。本具体实施方式中所述晶体管结构TR中的所述漏极区与所述第二导电层30一体成型是指，所述漏极区与所述第二导电层30之间无接触界面。
在一些实施例中，所述电容结构CAP包括：
上电极层14，所述上电极层14在所述衬底的顶面上的投影为长条形，且所述上电极层14沿所述第三方向D3延伸；
电介质层13，所述电介质层13环绕所述上电极层14的外周分布，且所述电介质层13在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形；
下电极层，环绕所述电介质层13的外周分布，所述下电极层与所述晶体管结构TR电连接，且所述下电极层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形。
举例来说，如图3和图4所示，所述存储单元内的所述上电极层14在所述衬底14的顶面上的投影为长条形结构，所述电介质层13、所述下电极层中的所述第一导电层151和所述第二导电层30在所述衬底的顶面上的投影的轮廓线均为矩形或者圆角矩形，从而简化所述半导体结构的制造工艺，降低所述半导体结构的制造成本。
附图5是本公开具体实施方式的第三实施例中半导体结构的俯视结构示意图。在另一些实施例中，如图5所示，所述电容结构CAP包括：
上电极层，包括沿所述第三方向D3间隔排布的多个子上电极层141；
电介质层，包括沿所述第三方向D3间隔排布的多个子电介质层131，所述子电介质层131环绕所述子上电极层131的外周分布；
下电极层，沿所述第三方向D3延伸，且连续覆盖沿所述第三方向D3间隔排布的多个所述子电介质层131的外周，所述下电极层与所述晶体管结构TR电连接，且所述下电极层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形。
具体来说，所述电容结构CAP包括图案化的所述上电极层、所述电介质层和所述下电极层，所述下电极层包括所述第一导电层151和覆盖于所述第一导电层151表面的第二导电层。图案化的所述上电极层包括沿所述第三方向D3间隔排布的多个所述子上电极层141，且相邻所述上电极层141之间沿所述第三方向D3的间隔宽度小于所述存储区域PM内沿所述第二方向D2相邻的两个所述电容结构CAP之间的间隔距离，以便于在形成沿所述第三方向D3延伸且连续覆盖多个所述子电介质层131的表面的所述第一导电层151的同时，避免沿所述第二方向D2相邻的两个所述电容结构CAP内的所述第一导电层151连接。采用图案化的所述上电极层，可以有助于提高所述电容结构CAP的效率，且增大所述电容结构CAP的电容量。
附图8是附图4在b-b位置的一截面示意图，附图9是附图4在b-b位置的另一截面示意图。在一些实施例中，如图8或图9所示，所述电容结构CAP包括：
公共电极层80，位于所述存储区域PM内，所述公共电极层80沿所述第二方向D2延伸，并连接沿所述第二方向D2相邻的所述上电极层14；
在沿平行于所述衬底的顶面的方向上，所述公共电极层80的宽度小于或者等于所述上电极层14的宽度。
举例来说，如图8或者图9所示，所述公共电极层80沿所述第二方向D2延伸，且连续连接所述存储区域PM内沿所述第二方向D2间隔排布的多个所述上电极层14。在一示例中，在沿平行于所述衬底的顶面的方向(例如所述第一方向D1和所述第三方向D3)上，所述公共电极层80的宽度等于所述上电极层14的宽度，以简化所述半导体结构的制程工艺。在另一示例中，在沿平行于所述衬底的顶面的方向(例如所述第一方向D1和所述第三方向D3)上，所述公共电极层80的宽度小于所述上电极层14的宽度，从而增大所述上电极层14与所述下电极层的正对面积，以增大所述电容结构的电容量。
在一些实施例中，所述半导体结构还包括：
位线17，多条所述位线17沿所述第二方向D2间隔排布，所述位线17与沿所述第一方向D1间隔排布的多个所述晶体管结构TR电连接，所述位线17的材料为包括掺杂离子的硅材料。
在一实施例中，所述晶体管结构TR中的所述源极区与所述位线17一体成型。
具体来说，多条所述位线17沿所述第二方向D2间隔排布，沿所述第二方向D2相邻的所述位线17之间设置有所述隔离层16，以电性隔离相邻的所述位线17。所述位线17沿所述第一方向D1延伸，并连续与沿所述第一方向D1间隔排布的多个所述晶体管结构TR的所述源极区电连接。通过将所述晶体管结构TR中的所述源极区与所述第二导电层30一体成型，不仅能够将所述晶体管结构中所述源极区与所述位线17的形成工艺兼容，从而简化所述半导体结构的制造工艺，而且还能够增大所述位线17与所述源极区之间的接触面积，降低所述晶体管结构TR与所述位线17之间的接触电阻。所述位线17的材料可以与所述源极区的材料相同，例如均为包括掺杂离子的硅材料。
本具体实施方式还提供了一种半导体结构的形成方法，附图10是本公开具体实施方式中半导体结构的形成方法流程图，附图11-附图23是本公开具体实施方式在形成半导体结构的过程中主要的工艺结构示意图。本具体实施方式形成的半导体结构的示意图可以参见图1-图9。本具体实施方式中所述的半导体结构可以是但不限于DRAM。如图1-图23所示，所述半导体结构的形成方法，包括如下步骤：
步骤S101，提供衬底；
步骤S102，形成堆叠结构于所述衬底上，所述堆叠结构包括沿第一方向D1间隔排布的多个存储区域PM、以及位于所述存储区域PM之间的隔离墙10；所述存储区域PM包括沿第二方向D2间隔排布的多个存储单元，所述存储单元包括晶体管结构TR、以及沿第三方向D3位于所述晶体管结构TR的侧面且与所述晶体管结构TR电连接的电容结构CAP，所述电容结构CAP在所述衬底的顶面上的投影的轮廓线均为矩形或者圆角矩形，在沿所述第一方向D1上，所述晶体管结构TR的宽度与所述电容结构CAP的宽度相等；在沿所述第三方向D3上，所述晶体管结构TR与所述电容结构CAP对齐排布；所述第一方向D1和所述第三方向D3均与所述衬底的顶面平行，所述第二方向D2与所述衬底的顶面垂直，且所述第一方向D1与所述第三方向D3相交。
在一些实施例中，形成堆叠结构于所述衬底上的具体步骤包括：
形成堆叠层于所述衬底上，所述堆叠层包括沿所述第二方向D2间隔排布的多个半导体层110，如图11和图12所示，其中，图11是所述半导体结构形成过程中的俯视结构示意图，图12是图11在c-c位置的截面示意图；
刻蚀所述堆叠层，形成沿所述第二方向D2贯穿所述堆叠层的第一沟槽130，多个所述第一沟槽130将所述堆叠层分隔为沿第一方向D1间隔排布的多个所述存储区域PM，如图13和图14所示，其中，图13是所述半导体结构形成过程中的俯视结构示意图，图14是图13在c-c位置的截面示意图；
填充第一介质材料于所述第一沟槽130内，形成所述隔离墙10，如图15和图16所示，其中，图15是所述半导体结构形成过程中的俯视结构示意图，图16是图15在c-c位置的截面示意图；
于所述存储区域PM形成沿所述第二方向D2间隔排布的多个所述存储单元。
在一实施例中，形成沿所述第二方向D2贯穿所述堆叠层的第一沟槽130的具体步骤包括：
沿所述第三方向D3刻蚀所述堆叠层，形成沿所述第三方向D3未贯穿所述堆叠层的所述第一沟槽130，所述堆叠层沿所述第三方向D3的端部残留的所述半导体层110作为位线17。
具体来说，可以于所述衬底的顶面上沿所述第二方向D2交替外延生长所述半导体层110和牺牲层120，形成具有超晶格堆栈结构的堆叠层，如图11和图12所示。其中，所述半导体层110和所述牺牲层120之间应具有较高的刻蚀选择比，以便于后续选择性的去除所述牺牲层120。在一示例中，所述半导体层110的材料为硅材料，所述牺牲层120的材料为SiGe材料。所述半导体层110沿所述第二方向D2的厚度可以为30nm，所述牺牲层120沿所述第二方向D2的厚度可以为20nm～30nm。之后，可以采用光刻工艺刻蚀所述堆叠层，形成多个沿所述第二方向D2贯穿所述堆叠层的所述第一沟槽130，且多个所述第一沟槽130沿所述第一方向D1间隔排布，从而将所述堆叠层分隔为沿第一方向D1间隔排布的多个所述存储区域PM，如图13和图14所示。多个所述第一沟槽130将所述半导体层110分隔为沿所述第一方向D1间隔排布的多个矩形的半导体块132。所述第一沟槽130沿所述第三方向D3未贯穿所述堆叠层，残留于所述堆叠层端部的所述半导体层110作为位线17。填充氧化物(例如二氧化硅)等第一介质材料于所述第一沟槽130内，形成所述隔离墙10。所述隔离墙10一方面用于隔离相邻的所述存储区域PM，另一方面还用于支撑所述堆叠层，避免所述堆叠层在后续工艺中出现倾倒或者坍塌。之后，于所述半导体块132中形成所述存储单元。本具体实施方式将所述隔离墙10的形成工艺、所述存储区域PM的形成工艺、以及所述位线17的形成工艺兼容，有助于进一步简化所述半导体结构的制程工艺，提高所述半导体结构的制造效率。
在一些实施例中，所述存储区域PM在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形，且所述存储区域PM包括晶体管区域PT、以及沿所述第三方向D3位于所述晶体管区域PT外部的电容区域PC，如图17所示；于所述存储区域PM形成沿所述第二方向D2间隔排布的多个所述存储单元的具体步骤包括：
刻蚀所述堆叠层，形成沿所述第二方向D2贯穿所述晶体管区域PT的所述堆叠层的第一开口170、以及沿所述第二方向D2贯穿所述电容区域PC的所述堆叠层的第二开口171，所述第一开口170和所述第二开口171在所述衬底的顶面上的投影均为矩形或者圆角矩形，在沿所述第一方向D1上，所述第一开口170的宽度与所述第二开口171的宽度相等；在沿所述第三方向D3上，所述第一开口170与所述第二开口171对齐排布；所述晶体管区域PT残留的所述半导体层110作为沟道层20、以及沿所述第三方向D3位于所述沟道层20两端的源极区和漏极区；
于所述第一开口170内形成栅极层11；
于所述第二开口171内至少形成上电极层14、以及环绕所述上电极层14的外周分布的电介质层13，如图1-图9所示。
在一些实施例中，所述堆叠层包括沿所述第二方向D2交替堆叠的所述半导体层110和牺牲层120；形成沿所述第二方向D2贯穿所述晶体管区域PT的所述堆叠层的第一开口170、以及沿所述第二方向D2贯穿所述电容区域PC的所述堆叠层的第二开口171之后，还包括如下步骤：
去除所述牺牲层120，形成位于相邻所述半导体层110之间、且暴露所述隔离墙10的第二沟槽190，如图18和图19所示，其中，图18是所述半导体结构形成过程中的俯视结构示意图，图19是图18在c-c位置的截面示意图；
沉积第二介质材料于所述第二沟槽190内，形成隔离层16，如图20和图21所示，其中，图20是所述半导体结构形成过程中的俯视结构示意图，图21是图20在c-c位置的截面示意图。
具体来说，在形成所述隔离墙10之后，可以采用干法刻蚀工艺对所述存储区域PM中的所述晶体管区域PT和所述电容区域PC同步进行刻蚀，于所述晶体管区域PT形成沿所述第二方向D2贯穿所述半导体块132和所述牺牲层120的所述第一开口170、并同时于所述电容区域PC形成沿所述第二方向D2贯穿所述半导体块132和所述牺牲层120的所述第二开口171。为了简化刻蚀工艺，所述第一开口170与所述第二开口171在所述衬底的顶面上的投影均为矩形或者圆角矩形，且在沿所述第一方向D1上，所述第一开口170的宽度与所述第二开口171的宽度相等，在沿所述第三方向D3上，所述第一开口170与所述第二开口171对齐排布。在形成所述第一开口170和所述第二开口171之后，所述晶体管区域PT和所述电容区域PC均残留部分的所述半导体块132，如图17所示。其中，所述晶体管区域PT残留的所述半导体块132作为沟道层20、以及沿所述第三方向D3位于所述沟道层20两端的源极区和漏极区，所述电容区域PC残留的所述半导体块132后续可以全部去除、也可以用于形成电容结构。
接着，在所述隔离墙10的支撑作用下，采用湿法刻蚀工艺去除所述堆叠层中全部的所述牺牲层120，形成位于相邻所述半导体层110之间、且暴露所述隔离墙10的第二沟槽190，并填充氧化物(例如二氧化硅)等第二介质材料于所述第二沟槽190内、所述第一开口170内和所述第二开口171内，形成所述隔离层160。
在一些实施例中，所述晶体管区域PT残留的所述半导体层110中的所述沟道层20环绕所述第一开口170的外周分布；或者，
所述晶体管区域PT残留的所述半导体层110中的所述沟道层20沿所述第三方向D3贯穿所述第一开口170。
具体来说，所述晶体管区域PT残留的所述半导体层110中的所述沟道层20环绕所述第一开口170的外周分布，从而后续可以形成沟道全环绕结构的所述晶体管结构。所述晶体管区域PT残留的所述半导体层110中的所述沟道层20沿所述第三方向D3贯穿所述第一开口170，以便于后续形成栅极全环绕的所述晶体管结构，以满足不同的半导体结构需求，提高所述半导体结构的制造灵活性。
在一些实施例中，于所述第一开口170内形成栅极层11的具体步骤包括：
沿所述第一开口170形成覆盖所述沟道层20表面的栅极介质层12；
沿所述第一开口170沉积第一导电材料，于所述第一开口170内形成覆盖所述栅极介质层12表面的所述栅极层11、以及沿所述第二方向D2延伸且连接沿所述第二方向D2相邻的所述栅极层11的字线60。
具体来说，去除所述第一开口170内的所述隔离层16，如图22所示，之后，沉积氧化物(例如二氧化硅)于所述第一开口170的内壁，形成所述栅极介质层12。接着，沉积金属钨或者TiN等第一导电材料于所述第一开口170内，形成覆盖所述栅极介质层12的表面的所述栅极层11、以及沿所述第二方向D2延伸且连接沿所述第二方向D2相邻的所述栅极层11的字线60，如图1-图9和图23所示。
在一些实施例中，于所述第二开口171内至少形成上电极层14、以及环绕所述上电极层14的外周分布的电介质层13的具体步骤包括：
沿所述第二开口171去除所述电容区域PC残留的所述半导体层110，于所述电容区域PC的相邻所述隔离层10之间的第三开口230，如图23所示；
形成覆盖所述第三开口230内壁的下电极层15；
于所述第三开口230内形成覆盖所述下电极层15表面的电介质层13；
于所述第三开口230内形成覆盖所述电介质层13的上电极层14，形成包括所述下电极层15、所述电介质层13和所述上电极层14的电容结构CAP，参见图1和图2。
具体来说，可以采用刻蚀工艺去除所述电容区域PC残留的所有的所述半导体块132，形成所述第三开口230。之后，依次于所述第三开口230内形成所述下电极层15、所述电介质层13和所述上电极层14。
在一些实施例中，于所述第二开口171内至少形成上电极层14、以及环绕所述上电极层14的外周分布的电介质层13的具体步骤包括：
沿所述第二开口171注入掺杂离子至所述电容区域PC残留的所述半导体层110中，形成第一导电层30；
于所述第二开口171内形成覆盖所述第一导电层30表面的第二导电层151；
于所述第二开口171内形成覆盖所述第二导电层151的电介质层13；
于所述第二开口171内形成覆盖所述电介质层13的上电极层14，形成包括所述第一导电层30、所述第二导电层151、所述电介质层13和所述上电极层14的电容结构。
具体来说，在去除所述第二开口171内的所述隔离层16之后，可以完全不去除所述电容区域PC残留的所述半导体块132、或者仅去除所述电容区域PC残留的部分的所述半导体块132，并注入掺杂离子至所述电容区域PC残留的所述半导体层110中，形成第一导电层30，所述第一导电层30作为所述电容结构中的所述下电极层的一部分。接着，形成覆盖所述第一导电层30的所述第二导电层151、覆盖所述第二导电层151的所述电介质层13、以及覆盖所述电介质层13的所述上电极层14。
本具体实施方式一些实施例提供的半导体结构及其形成方法，通过在任意相邻的存储区域之间设置隔离墙，不仅可以电性隔离相邻的所述存储区域，而且还能够起到支撑堆叠结构的作用，从而无需再设置额外的支撑框架和下电极隔离结构，使得在能够确保半导体结构稳定性的同时，进一步缩小所述半导体结构的尺寸，提高所述半导体结构的集成度和存储密度。而且，由于所述半导体结构中没有支撑框架，因此，晶体管结构的尺寸(尤其是晶体管结构中栅极层和沟道层)的尺寸不再受支撑框架制成工艺波动性的影响，从而提高了半导体结构制程工艺的可控性，并有助于进一步提高所述半导体结构的良率。本具体实施方式一些实施例中还在所述存储区域内的相邻存储单元之间设置隔离层，且所述隔离层与所述隔离墙的侧壁连接，一方面，通过所述隔离层隔离相邻的所述存储单元；另一方面，所述隔离层与所述隔离墙共同支撑所述堆叠结构，从而进一步提高了所述堆叠结构的稳定性。
另外，本具体实施方式一些实施例的存储单元中的电容结构在衬底的顶面上的投影为规则的矩形或者圆角矩形，且在沿所述第一方向上，所述晶体管结构的宽度与所述电容结构的宽度相等，在沿所述第三方向上，所述晶体管结构与所述电容结构对齐排布，一方面，有助于提高各个存储单元之间形貌的一致性，从而提高所述半导体结构内部各存储单元电性能的一致性，以提高所述半导体结构的性能稳定性；另一方面，能够充分利用所述存储区域的空间，所述存储单元内部无需设置额外的隔离结构或者支撑结构，最大程度的实现了对存储区域空间的利用，提高了所述半导体结构内部空间的利用率，从而进一步提高了所述半导体结构的集成度和存储密度。
以上所述仅是本公开的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本公开原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。
Claims (25)
1.一种半导体结构，其特征在于，包括：
衬底；
堆叠结构，位于所述衬底上，所述堆叠结构包括沿第一方向间隔排布的多个存储区域、以及位于所述存储区域之间的隔离墙；所述存储区域包括沿第二方向间隔排布的多个存储单元，所述存储单元包括晶体管结构、以及沿第三方向位于所述晶体管结构的侧面且与所述晶体管结构电连接的电容结构，所述电容结构在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形，在沿所述第一方向上，所述晶体管结构的宽度与所述电容结构的宽度相等；在沿所述第三方向上，所述晶体管结构与所述电容结构对齐排布；所述第一方向和所述第三方向均与所述衬底的顶面平行，所述第二方向与所述衬底的顶面垂直，且所述第一方向与所述第三方向相交。
2.根据权利要求1所述的半导体结构，其特征在于，所述堆叠结构还包括：
隔离层，位于所述存储区域内的相邻所述存储单元之间，且所述隔离层连接于所述隔离墙的侧壁。
3.根据权利要求2所述的半导体结构，其特征在于，所述隔离层的厚度为20nm～30nm。
4.根据权利要求1所述的半导体结构，其特征在于，还包括位于所述存储区域内的字线，所述字线沿所述第二方向延伸，多条所述字线沿所述第一方向间隔排布；所述晶体管结构包括：
栅极层；
沟道层，环绕所述栅极层的外周分布，且所述沟道层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形，所述字线连接所述存储区域内沿所述第二方向相邻的所述栅极层；
源极区和漏极区，沿所述第三方向分布于所述沟道层的相对两端。
5.根据权利要求4所述的半导体结构，其特征在于，还包括位于所述存储区域内的字线，所述字线沿所述第二方向延伸，多条所述字线沿所述第一方向间隔排布；所述晶体管结构包括：
栅极层；
沟道层，所述栅极层环绕所述沟道层的外周分布，所述栅极层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形，所述字线连接所述存储区域内沿所述第二方向相邻的所述栅极层；
源极区和漏极区，沿所述第三方向分布于所述沟道层的相对两端。
6.根据权利要求4或5所述的半导体结构，其特征在于，在沿平行于所述衬底的顶面的方向上，所述栅极层的宽度大于或者等于所述字线的宽度。
7.根据权利要求4或5所述的半导体结构，其特征在于，所述晶体管结构还包括位于所述栅极层与所述沟道层之间的栅极介质层，所述栅极介质层的厚度大于10nm。
8.根据权利要求1所述的半导体结构，其特征在于，所述电容结构包括：
上电极层；
电介质层，环绕所述上电极层的外周分布；
下电极层，环绕所述电介质层的外周分布，所述下电极层与所述晶体管结构电连接，且所述下电极层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形。
9.根据权利要求4或5所述的半导体结构，其特征在于，所述电容结构包括：
上电极层；
电介质层，环绕所述上电极层的外周分布；
下电极层，包括环绕所述电介质层的外周分布的第一导电层、以及环绕所述第一导电层的外周分布的第二导电层，所述第二导电层与所述晶体管结构电连接，且所述第二导电层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形。
10.根据权利要求9所述的半导体结构，其特征在于，所述晶体管结构中的所述漏极区与所述第二导电层一体成型。
11.根据权利要求9所述的半导体结构，其特征在于，所述第一导电层的材料与所述第二导电层的材料不同，且所述第二导电层的材料为包括掺杂离子的硅材料。
12.根据权利要求1所述的半导体结构，其特征在于，所述电容结构包括：
上电极层，所述上电极层在所述衬底的顶面上的投影为长条形，且所述上电极层沿所述第三方向延伸；
电介质层，所述电介质层环绕所述上电极层的外周分布，且所述电介质层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形；
下电极层，环绕所述电介质层的外周分布，所述下电极层与所述晶体管结构电连接，且所述下电极层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形。
13.根据权利要求1所述的半导体结构，其特征在于，所述电容结构包括：
上电极层，包括沿所述第三方向间隔排布的多个子上电极层；
电介质层，包括沿所述第三方向间隔排布的多个子电介质层，所述子电介质层环绕所述子上电极层的外周分布；
下电极层，沿所述第三方向延伸，且连续覆盖沿所述第三方向间隔排布的多个所述子电介质层的外周，所述下电极层与所述晶体管结构电连接，且所述下电极层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形。
14.根据权利要求12或13所述的半导体结构，其特征在于，所述电容结构包括：
公共电极层，位于所述存储区域内，所述公共电极层沿所述第二方向延伸，并连接沿所述第二方向相邻的所述上电极层；
在沿平行于所述衬底的顶面的方向上，所述公共电极层的宽度小于或者等于所述上电极层的宽度。
15.根据权利要求4或5所述的半导体结构，其特征在于，还包括：
位线，多条所述位线沿所述第二方向间隔排布，所述位线与沿所述第一方向间隔排布的多个所述晶体管结构电连接，所述位线的材料为包括掺杂离子的硅材料。
16.根据权利要求15所述的半导体结构，其特征在于，所述晶体管结构中的所述源极区与所述位线一体成型。
17.一种半导体结构的形成方法，其特征在于，包括如下步骤：
提供衬底；
形成堆叠结构于所述衬底上，所述堆叠结构包括沿第一方向间隔排布的多个存储区域、以及位于所述存储区域之间的隔离墙；所述存储区域包括沿第二方向间隔排布的多个存储单元，所述存储单元包括晶体管结构、以及沿第三方向位于所述晶体管结构的侧面且与所述晶体管结构电连接的电容结构，所述电容结构在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形，在沿所述第一方向上，所述晶体管结构的宽度与所述电容结构的宽度相等；在沿所述第三方向上，所述晶体管结构与所述电容结构对齐排布；所述第一方向和所述第三方向均与所述衬底的顶面平行，所述第二方向与所述衬底的顶面垂直，且所述第一方向与所述第三方向相交。
18.根据权利要求17所述的半导体结构的形成方法，其特征在于，形成堆叠结构于所述衬底上的具体步骤包括：
形成堆叠层于所述衬底上，所述堆叠层包括沿所述第二方向间隔排布的多个半导体层；刻蚀所述堆叠层，形成沿所述第二方向贯穿所述堆叠层的第一沟槽，多个所述第一沟槽将所述堆叠层分隔为沿第一方向间隔排布的多个所述存储区域；
填充第一介质材料于所述第一沟槽内，形成所述隔离墙；
于所述存储区域形成沿所述第二方向间隔排布的多个所述存储单元。
19.根据权利要求18所述的半导体结构的形成方法，其特征在于，形成沿所述第二方向贯穿所述堆叠层的第一沟槽的具体步骤包括：
沿所述第三方向刻蚀所述堆叠层，形成沿所述第三方向未贯穿所述堆叠层的所述第一沟槽，所述堆叠层沿所述第三方向的端部残留的所述半导体层作为位线。
20.根据权利要求18所述的半导体结构的形成方法，其特征在于，所述存储区域在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形，且所述存储区域包括晶体管区域、以及沿所述第三方向位于所述晶体管区域外部的电容区域；于所述存储区域形成沿所述第二方向间隔排布的多个所述存储单元的具体步骤包括：
刻蚀所述堆叠层，形成沿所述第二方向贯穿所述晶体管区域的所述堆叠层的第一开口、以及沿所述第二方向贯穿所述电容区域的所述堆叠层的第二开口，所述第一开口和所述第二开口在所述衬底的顶面上的投影均为矩形或者圆角矩形，在沿所述第一方向上，所述第一开口的宽度与所述第二开口的宽度相等；在沿所述第三方向上，所述第一开口与所述第二开口对齐排布；所述晶体管区域残留的所述半导体层作为沟道层、以及沿所述第三方向位于所述沟道层两端的源极区和漏极区；
于所述第一开口内形成栅极层；
于所述第二开口内至少形成上电极层、以及环绕所述上电极层的外周分布的电介质层。
21.根据权利要求20所述的半导体结构的形成方法，其特征在于，所述堆叠层包括沿所述第二方向交替堆叠的所述半导体层和牺牲层；形成沿所述第二方向贯穿所述晶体管区域的所述堆叠层的第一开口、以及沿所述第二方向贯穿所述电容区域的所述堆叠层的第二开口之后，还包括如下步骤：
去除所述牺牲层，形成位于相邻所述半导体层之间、且暴露所述隔离墙的第二沟槽；沉积第二介质材料于所述第二沟槽内，形成隔离层。
22.根据权利要求20所述的半导体结构的形成方法，其特征在于，所述晶体管区域残留的所述半导体层中的所述沟道层环绕所述第一开口的外周分布；或者，
所述晶体管区域残留的所述半导体层中的所述沟道层沿所述第三方向贯穿所述第一开口。
23.根据权利要求21所述的半导体结构的形成方法，其特征在于，于所述第一开口内形成栅极层的具体步骤包括：
沿所述第一开口形成覆盖所述沟道层表面的栅极介质层；
沿所述第一开口沉积第一导电材料，于所述第一开口内形成覆盖所述栅极介质层表面的所述栅极层、以及沿所述第二方向延伸且连接沿所述第二方向相邻的所述栅极层的字线。
24.根据权利要求21所述的半导体结构的形成方法，其特征在于，于所述第二开口内至少形成上电极层、以及环绕所述上电极层的外周分布的电介质层的具体步骤包括：
沿所述第二开口去除所述电容区域残留的所述半导体层，于所述电容区域的相邻所述隔离层之间的第三开口；
形成覆盖所述第三开口内壁的下电极层；
于所述第三开口内形成覆盖所述下电极层表面的电介质层；
于所述第三开口内形成覆盖所述电介质层的上电极层，形成包括所述下电极层、所述电介质层和所述上电极层的电容结构。
25.根据权利要求21所述的半导体结构的形成方法，其特征在于，于所述第二开口内至少形成上电极层、以及环绕所述上电极层的外周分布的电介质层的具体步骤包括：
沿所述第二开口注入掺杂离子至所述电容区域残留的所述半导体层中，形成第一导电层；
于所述第二开口内形成覆盖所述第一导电层表面的第二导电层；
于所述第二开口内形成覆盖所述第二导电层的电介质层；
于所述第二开口内形成覆盖所述电介质层的上电极层，形成包括所述第一导电层、所述第二导电层、所述电介质层和所述上电极层的电容结构。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210888942.2A CN117545270A (zh) | 2022-07-27 | 2022-07-27 | 半导体结构及其形成方法 |
| PCT/CN2023/070663 WO2024021533A1 (zh) | 2022-07-27 | 2023-01-05 | 半导体结构及其形成方法 |
| US18/449,018 US20240040777A1 (en) | 2022-07-27 | 2023-08-14 | Semiconductor structure, and method for forming semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210888942.2A CN117545270A (zh) | 2022-07-27 | 2022-07-27 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117545270A true CN117545270A (zh) | 2024-02-09 |
Family
ID=89705160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210888942.2A Pending CN117545270A (zh) | 2022-07-27 | 2022-07-27 | 半导体结构及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117545270A (zh) |
| WO (1) | WO2024021533A1 (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10535659B2 (en) * | 2017-09-29 | 2020-01-14 | Samsung Electronics Co., Ltd. | Semiconductor memory devices |
| JP7338975B2 (ja) * | 2018-02-12 | 2023-09-05 | 三星電子株式会社 | 半導体メモリ素子 |
| CN109285838B (zh) * | 2018-08-28 | 2023-05-02 | 中国科学院微电子研究所 | 半导体存储设备及其制造方法及包括存储设备的电子设备 |
| CN113644061B (zh) * | 2020-04-27 | 2023-08-22 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、存储器及其形成方法 |
| US11094699B1 (en) * | 2020-05-28 | 2021-08-17 | Micron Technology, Inc. | Apparatuses including stacked horizontal capacitor structures and related methods, memory devices, and electronic systems |
| US11723209B2 (en) * | 2020-05-29 | 2023-08-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional memory device and manufacturing method thereof |
| CN114023744B (zh) * | 2022-01-10 | 2022-03-25 | 长鑫存储技术有限公司 | 一种半导体结构、半导体结构的制备方法和半导体存储器 |
-
2022
- 2022-07-27 CN CN202210888942.2A patent/CN117545270A/zh active Pending
-
2023
- 2023-01-05 WO PCT/CN2023/070663 patent/WO2024021533A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024021533A1 (zh) | 2024-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4801988A (en) | Semiconductor trench capacitor cell with merged isolation and node trench construction | |
| KR20210002775A (ko) | 반도체 메모리 소자 | |
| CN114582809B (zh) | 电容器的制作方法、电容器以及存储器 | |
| US11296091B2 (en) | Dynamic random access memory and method of forming the same | |
| KR20130021661A (ko) | 반도체 소자의 제조 방법 | |
| CN114864501A (zh) | 三维存储器及其形成方法 | |
| CN115116970A (zh) | 半导体器件及其制备方法 | |
| CN208923136U (zh) | 集成电路存储器及半导体集成电路器件 | |
| CN117545270A (zh) | 半导体结构及其形成方法 | |
| WO2023015642A1 (zh) | 半导体结构的制作方法及半导体结构 | |
| US20240040777A1 (en) | Semiconductor structure, and method for forming semiconductor structure | |
| CN117529105B (zh) | 半导体结构及其形成方法 | |
| US20230389261A1 (en) | Semiconductor structure and method for forming semiconductor structure | |
| CN117529103B (zh) | 半导体结构及其形成方法 | |
| WO2023130698A1 (zh) | 半导体结构及其制备方法 | |
| US20230019492A1 (en) | Semiconductor structure and method for manufacturing semiconductor structure | |
| US20230345712A1 (en) | Semiconductor structure and method for forming semiconductor structure | |
| WO2023201849A1 (zh) | 半导体结构及其形成方法 | |
| US20240064971A1 (en) | Semiconductor structure and method for forming same | |
| US11895831B2 (en) | Manufacturing method for memory and memory | |
| WO2023206812A1 (zh) | 半导体结构及其制备方法、存储器 | |
| US20230013060A1 (en) | Semiconductor device and method for forming same | |
| CN117222223A (zh) | 半导体结构及其形成方法 | |
| WO2023206839A1 (zh) | 半导体结构及其制备方法 | |
| US20230371231A1 (en) | Three-dimensional memory and formation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |