CN117440678A - 半导体结构的制造方法 - Google Patents

半导体结构的制造方法 Download PDF

Info

Publication number
CN117440678A
CN117440678A CN202210822648.1A CN202210822648A CN117440678A CN 117440678 A CN117440678 A CN 117440678A CN 202210822648 A CN202210822648 A CN 202210822648A CN 117440678 A CN117440678 A CN 117440678A
Authority
CN
China
Prior art keywords
layer
word line
region
forming
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210822648.1A
Other languages
English (en)
Inventor
窦涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210822648.1A priority Critical patent/CN117440678A/zh
Priority to US18/547,151 priority patent/US20240172410A1/en
Priority to PCT/CN2023/089535 priority patent/WO2024011985A1/zh
Publication of CN117440678A publication Critical patent/CN117440678A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开实施例涉及半导体领域，提供一种半导体结构的制造方法，半导体结构包括晶体管区，晶体管区包括第一源漏区和字线区，制造方法包括：提供基底，在基底上形成有源层，晶体管区的有源层包括多个有源结构；在第一源漏区和字线区形成伪字线结构，伪字线结构包覆同一层有源结构的表面；形成第一隔离层，第一隔离层与伪字线结构在第三方向上交替设置；去除伪字线结构；在第一源漏区和字线区的有源结构的表面形成初始介质层；在初始介质层表面形成初始字线；去除位于第一源漏区的初始字线和初始介质层；在第一源漏区形成绝缘层，绝缘层位于相邻有源结构之间。本公开实施例至少可以提高半导体结构的性能。

Description

半导体结构的制造方法
技术领域
本公开属于半导体领域，具体涉及一种半导体结构的制造方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是一种半导体存储器，主要的作用原理是利用电容内存储电荷的多寡来代表其存储的一个二进制比特是1还是0。
3D堆叠式DRAM是一种在基底上堆叠多层晶体管的结构，其集成度较高，有利于降低单位面积的成本。然而3D堆叠式DRAM的性能还有待提升。
发明内容
本公开实施例提供一种半导体结构的制造方法，至少有利于提高3D堆叠式DRAM的性能。
根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制造方法，其中，所述半导体结构包括晶体管区，所述晶体管区包括在第一方向排列的第一源漏区和字线区，所述制造方法包括：提供基底，在所述基底上形成多层间隔设置的有源层，所述晶体管区的所述有源层包括多个在第二方向排列的有源结构，所述第二方向垂直于所述第一方向；在所述第一源漏区和所述字线区形成多个伪字线结构，所述伪字线结构包覆同一层所述有源结构的表面；在相邻所述伪字线结构之间形成第一隔离层，形成第一隔离层，所述第一隔离层与所述伪字线结构在第三方向上交替设置，所述第三方向垂直于所述基底表面；去除所述伪字线结构；在所述第一源漏区和所述字线区的所述有源结构的表面形成初始介质层；在所述初始介质层表面形成初始字线，且所述初始字线包覆所述有源结构；去除位于所述第一源漏区的所述初始字线和初始介质层；剩余的所述初始介质层构成介质层；剩余的所述初始字线构成字线，所述字线包覆所述字线区的同一层的所述有源结构；在所述第一源漏区形成绝缘层，所述绝缘层位于相邻所述有源结构之间，并覆盖所述第一隔离层。
本公开实施例提供的技术方案至少具有以下优点：形成包覆同一层有源层的伪字线结构，伪字线结构所占据的空间位置为后续形成的初始字线所占据的空间位置；在相邻伪字线结构之间形成第一隔离层，此后，去除伪字线结构，并在第一隔离层内形成初始字线。即第一隔离层能够规范初始字线的形状，从而避免同一字线发生断开，或相邻字线发生互连的问题。此外，从而有利于提高半导体结构的性能。此外，第一源漏区能够增大形成伪字线结构、第一隔离层、初始字线的工艺窗口，从而便于工艺制造。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了一种半导体结构的示意图；
图2-图46示出了一种半导体结构的制造方法中各步骤对应的结构示意图。
具体实施方式
背景技术可知，3D堆叠式DRAM的性能还有待提升。参考图1，经分析发现，主要原因在于：在基底100上形成多层有源结构200后，通常直接沉积导电材料以形成包覆同一层的多个有源结构200的字线600；然而，导电材料在不同位置的沉积程度不同，从而可能发生错误的互连或断开。比如，在第一位置L1，即有源结构200的边缘处，字线600的厚度较小，并且可能发生断开现象。在第二位置L2，由于上下空间连通，因此，上下层相邻的字线600容易发生互连。因此，半导体结构的性能有待提升。
本公开实施例提供一种半导体结构，制造方法包括：形成包覆同一层有源层的伪字线结构，并在相邻伪字线结构之间形成第一隔离层，此后，去除伪字线结构以露出有源层，形成包覆同一层有源层的字线。即，伪字线结构所占据的空间位置即为字线所占据的空间位置，第一隔离层为形成字线的模子，能够规范字线的形状，从而避免相邻有源结构之间的字线发生断开；此外，第一隔离层在形成字线之前已经形成，在第一介质层隔离作用下，可以避免上下层的字线发生互联。此外，第一源漏区还可用于增大工艺窗口，进而便于工艺制造。
下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开实施例所要求保护的技术方案。
如图2-图46所示，本公开一实施例提供一种半导体结构的制造方法，以下将结合附图对本申请一实施例提供的半导体结构的制造方法进行详细说明。需要说明的是，为了便于描述以及清晰地示意出半导体结构制作方法的步骤，图2至图46均为半导体结构的局部结构示意图。
参考图2，图2示出了最终形成的半导体结构的俯视图，为更加直观，俯视图中仅示出了半导体结构中的部分结构。首先，需要说明的是，半导体结构内具有第一方向X、第二方向Y和第三方向Z(参考图3)。第一方向X和第二方向Y与基底1表面平行且二者相互垂直，第三方向Z垂直于基底1表面。
半导体结构包括晶体管区A，晶体管区A在第一方向X依次排列的第一源漏区A2和字线区A1。在一些实施例中，半导体结构还包括台阶区B，台阶区B与字线区A1在第二方向Y排列，且二者相接。
图3为图2所示的d-d1方向上的剖面图；图4为图2所示的e-e1方向、f-f1方向和h-h1方向上的剖面图；图5为图2所示的g-g1方向上的剖面图。参考图3-图5，提供基底1，在基底1上形成多层交替设置的有源层20和牺牲层31。在一些实施例中，有源层20和牺牲层31位于晶体管区A和台阶区B的基底1上。
示例地，通过外延生长工艺形成有源层20和牺牲层31。此外，有源层20与基底1的材料可以相同，比如二者可以均为硅层。牺牲层31的材料可以为硅锗。
此外，还可以在有源层20的表面形成保护层30。示例地，在有源层20的表面沉积氧化硅以作为保护层30。保护层30能够在后续刻蚀过程中保护有源层20的表面。
参考图6-图7，图6为图2所示的d-d1方向上的剖面图，图7为图2所示的f-f1方向和h-h1方向上的剖面图，在本步骤中，半导体结构在e-e1方向上的剖面未发生变化，可参考图4；在晶体管区A形成第二隔离层321，第二隔离层321穿透有源层20和牺牲层31，并将晶体管区A的有源层20分割为多个有源结构2。
示例地，对有源层20和牺牲层31进行图形化处理，以去除部分有源层20和牺牲层31，以形成在第一方向X延伸的多个沟槽；在沟槽中沉积绝缘材料以作为第二隔离层321。第二隔离层321的材料可以与保护层30的材料相同，比如二者均为氧化硅。
在一些实施例中，还可以在形成第二隔离层321的同时，在台阶区B形成边缘隔离层322。具体地，参考图2和图8，图8为图2所示的g-g1方向上的剖面图；台阶区B包括第一区B1和第二区B2，第一区B1与字线区A1正对，且第一区B1的部分侧面与字线区A1相接，第二区B2环绕第一区B1未与字线区A1相接的侧面，第二区B2可以用于增大第一区B1的工艺窗口。示例地，第一区B1的形状为矩形，第一区B1的一个侧面与字线区A1相接，第二区B2环绕第一区B1的其他三个侧面。边缘隔离层322位于台阶区B的第二区B2。
示例地，去除位于第二区B2的牺牲层31和有源层20，此后，在第二区B2沉积边缘隔离层322。
图9为图2所示的d-d1方向上的剖面图，图10为图2所示的e-e1方向的剖面图，图11为图2所示的h-h1方向上的剖面图；参考图9-图11，形成支撑结构4。示例地，采用干法刻蚀工艺去除部分第二隔离层321和部分牺牲层31，以形成多个沟槽，在沟槽中沉积氮化硅以作为支撑结构4。沉积氮化硅之后，采用化学机械研磨工艺进行平坦化处理。
参考图9，在一些实施例中，支撑结构4位于字线区A1远离台阶区B的一侧，且此支撑结构4穿透第二隔离层321，此支撑结构4可以用于定义字线区A1远离台阶区B的边界。支撑结构4还可以位于台阶区B朝向字线区A1的一侧，此支撑结构4可以用于支撑台阶区B的有源层20。
参考图10-图11，在另一些实施例中，支撑结构4至少位于字线区A1背向第一源漏区A2的一侧，且此处的支撑结构4包覆有源结构2。即此处的支撑结构4为网状结构，有源结构2穿透支撑结构4。此外，支撑结构4还可以位于防漏电区A4远离字线区A1的一侧，且此处的支撑结构4包覆有源结构2。
在另一些实施例中，参考图2，在形成支撑结构4的同时，还可以形成环绕台阶区B的框架结构42，框架结构42穿透边缘隔离层322，且在字线区A1与第一区B1的相接处，框架结构42还包覆有源层20。即，框架结构42用于定义台阶区B的边缘，且能够将台阶区B与半导体结构内的其他区域相隔离。需要说明的是，位于第二区B2边缘的框架结构与第一区B1的距离越远，则第一区B1的工艺窗口越大。
在一些实施例中，参考图2，在第一方向X上，台阶区B的宽度大于字线区A1的宽度。由于后续将去除第一区B1的有源层20，因此，台阶区B较大的宽度能够增大去除有源层20的工艺窗口，从而便于工艺制造。
参考图12-图14，图12为图2所示的d-d1方向上的剖面图，图13为图2所示的e-e1方向的剖面图，图14为图2所示的f-f1方向的剖面图，在本步骤中，h-h1方向上的剖面图未发生变化，可参考图11；去除晶体管区A的第二隔离层321和牺牲层31，以露出晶体管区A的有源层20。此外，还可以去除台阶区B的边缘隔离层322和牺牲层31，即去除第二区B2的边缘隔离层322和第一区B1的牺牲层31，以露出台阶区B的有源层20。
示例地，采用湿法刻蚀工艺去除第二隔离层321、牺牲层31和边缘隔离层322。支撑结构4能够在去除上述结构时，对有源层20起到支撑作用。
继续参考图12-图14，在晶体管区A形成第一填充层331，第一填充层331覆盖有源层20和支撑结构4，即第一填充层331占据了晶体管区A原有的牺牲层31和第二隔离层321的空间。
在形成第一填充层331的同时，还可以在台阶区B形成多层第二填充层332，第二填充层332与有源层20交替设置。具体地，第二填充层332与第一区B1的有源层20交替设置，且第二填充层332还填充于第二区B2。
示例地，采用化学气相沉积工艺在晶体管区A和台阶区B填充氧化硅以作为第一填充层331和第二填充层332，此后，采用化学机械研磨工艺进行平坦化处理。
参考图16-图18，图16为图2所示的d-d1方向上的剖面图，图17为图2所示的e-e1方向的剖面图，图18为图2所示的f-f1方向的剖面图，去除位于第一源漏区A2和字线区A1的第一填充层331，从而露出第一源漏区A2和字线区A1的有源结构2。
需要说明的是，去除第一源漏区A2的第一填充层331的主要原因在于：第一源漏区A2可以用于增大字线区A1的工艺窗口，以便于后续形成伪字线结构6、第一隔离层5、初始字线620和初始介质层610。工艺窗口增大，生产效率提高，且有利于提高各膜层的质量，从而提高半导体结构的性能。
至此，基于图3-图18，可以在基底1上形成多层间隔设置的有源层20，晶体管区A的有源层20包括多个在第二方向Y排列的有源结构2，且字线区A1和第一源漏区A2内的有源结构2被露出，以便于后续形成伪字线结构6。上述步骤仅为示例性说明，本公开实施例不限于此，比如，在形成支撑结构4后，可以只去除字线区A1和第一源漏区A2内的第二隔离层321和牺牲层31。由于其他区域内的牺牲层31并未并去除，因而无需再形成第一填充层311和第二填充层332。
图19为图2所示的d-d1方向上的剖面图，图20为图2所示的e-e1方向的剖面图，图21为图2所示的f-f1方向的剖面图，参考图19-图21，在第一源漏区A2和字线区A1形成多个伪字线结构6，伪字线结构6包覆同一层有源结构2的表面。
示例地，通过原子层沉积工艺在有源层20的表面沉积氧化硅以作为伪字线结构6。原子层沉积工艺将物质以单原子膜形式一层一层的镀在有源结构2表面，在原子层沉积过程中，新一层原子膜的化学反应是直接与之前一层相关联的，因此，膜层的均一性、致密度更好，从而有利于改善伪字线结构6的形貌。伪字线结构6所在的空间位置即为后续形成的字线62所在的空间位置，因此，还可以改善后续形成的字线62的形貌。在另一些实施例中，也可以采用化学气相沉积工艺形成伪字线结构6。
需要说明的是，由于第一源漏区A2的第一填充层321被去除，第一源漏区A2可用于增大工艺窗口，即增加进入字线区A1的反应气体，进而使得反应气体在有源结构2表面的沉积程度相对一致，以改善伪字线结构6的形貌。
继续参考图19-图21，形成初始第一隔离层50，初始第一隔离层50位于第一源漏区A2和字线区A1，且覆盖伪字线结构6背向字线区A1的端面，并位于相邻伪字线结构6之间。也就是说，采用反向填充工艺形成初始第一隔离层50以作为后续形成的上下层字线62之间的隔离结构。
示例地，通过原子层沉积工艺在字线区A1和第一源漏区A2沉积碳氮氧硅以作为第一隔离层5。原子层沉积工艺能够提高第一隔离层5的致密度和均一性，从而有利于提高隔离效果，还能够改善后续形成的字线62的形貌。在另一些实施例中，还可以通过化学气相沉积工艺形成第一隔离层5。
在一些实施例中，支撑结构4的材料与初始第一隔离层50的材料不同。主要原因在于，后续将去除部分初始第一隔离层50，以形成第一隔离层5。在去除部分初始第一隔离层50时，为避免将支撑结构4也去除，因此，二者的材料不同。示例地，初始第一隔离层50与支撑结构4的选择刻蚀比大于2。
图22为图2所示的d-d1方向上的剖面图，图23为图2所示的e-e1方向的剖面图，图24为图2所示的f-f1方向的剖面图，参考图22-图24，去除位于伪字线结构6背向字线区A1的端面的初始第一隔离层50，剩余的初始第一隔离层50作为第一隔离层5。第一隔离层5与伪字线结构6在第三方向Z上交替设置，第三方向Z垂直于基底1表面。
示例地，采用干法刻蚀工艺以去除位于伪字线结构6端面的初始第一隔离层50。
继续参考图22-图24，去除伪字线结构6。示例地，采用湿法刻蚀工艺去除伪字线结构6，从而露出相邻第一隔离层5之间的间隙。
图25为图2所示的d-d1方向上的剖面图，图26为图2所示的e-e1方向的剖面图，图27为图2所示的f-f1方向的剖面图，参考图25-图27，在第一源漏区A2和字线区A1的有源结构2的表面形成初始介质层610；示例地，通过原位水汽生成工艺在有源结构2的表面生长氧化硅以作为初始介质层610。
继续参考图25-图27，在初始介质层610表面形成初始字线620，且初始字线620包覆有源结构2。具体地，通过原子层沉积工艺在初始介质层610的表面形成氮化钛或氮化钽等膜层以作为初始字线阻挡层6210。初始字线阻挡层6210能够避免后续形成的初始字线填充层6220与第一隔离层5发生原子扩散，从而保证初始字线填充层6220具有较低电阻。
继续参考图25-图27，形成位于相邻第一隔离层5之间的初始字线填充层6220，初始字线填充层6220还覆盖初始字线阻挡层6210，且初始字线填充层6220包覆同一层的有源结构2，初始字线阻挡层6210和初始字线填充层6220构成初始字线620。示例地，在相邻第一隔离层5之间沉积钛、钨或钼等低电阻金属作为字线填充层622。低电阻的金属有利于降低半导体结构的功耗，还有利于缩短延迟时间，从而提高半导体结构的运行速率。
参考图26，需要说明的是，初始介质层610和初始字线620还位于第一源漏区A2背向字线区A1的一侧，后续将去除此位置的初始字线620和初始介质层610。
图28为图2所示的d-d1方向上的剖面图，图29为图2所示的e-e1方向的剖面图，参考图28-图29，去除位于第一隔离层5顶面的初始字线620和初始介质层610。具体地，可通过化学机械研磨工艺去除顶面的初始字线620和初始介质层610，以露出第一隔离层5的顶面。
参考图29，刻蚀位于第一源漏区A2背向字线区A1的一侧的初始字线620和初始介质层610，从而露出有源结构2的端面。
图30为图2所示的f-f1方向的剖面图，参考图30，在第一源漏区A2形成多个第一沟槽501，第一沟槽501沿第三方向Z延伸，第三方向Z垂直于基底1表面；第一沟槽501穿透第一隔离层5、初始字线620和初始介质层610。
示例地，采用干法刻蚀工艺沿着第三方向Z去除位于相邻有源结构2之间的第一隔离层5、初始字线620和初始介质层610，从而露出有源结构2在第二方向Y排列的侧壁。
图31为图2所示的f-f1方向的剖面图，参考图31，形成填充第一沟槽501的第一绝缘层511。示例地，在第一沟槽501中沉积氮化硅以作为第一绝缘层511。此后，采用化学机械研磨工艺进行平坦化处理。
图32为图2所示的e-e1方向的剖面图，图33为图2所示的f-f1方向的剖面图，参考图32-图33，去除第一源漏区A2剩余的初始字线620和初始介质层610；剩余的初始介质层610构成介质层61；剩余的初始字线620构成字线62。换言之，在形成第一绝缘层511后，第一绝缘层511与有源结构2以及第一隔离层5围成小孔502，此后，刻蚀位于该小孔502内的初始字线620和初始介质层610，从而缩短初始字线620和初始介质层610在第一方向X上的长度。由于小孔502的面积较小，因此，能够便于控制去除的初始字线620和初始介质层610的长度，从而避免将字线区A1的初始字线620和初始介质层610也去除，如此，有利于提高半导体结构的性能。
至此，基于图28-图30和图32-图33所示的工艺步骤，可以去除位于第一源漏区A2的初始字线620和初始介质层610，从而形成字线62和介质层61。介质层61位于字线区A1的有源结构2的表面，字线62包覆字线区A1的同一层的有源结构2，且覆盖介质层61。上述步骤为示例性说明，而不限于此。在另一些实施例中，还可以采用一道刻蚀步骤以去除第一源漏区A2的初始介质层610和初始字线620。
图34为图2所示的e-e1方向的剖面图，图35为图2所示的f-f1方向的剖面图，参考图34-图35，在第一源漏区A2形成第二绝缘层512，第二绝缘层512位于有源结构2的上下两侧以及相邻第一绝缘层511之间，还覆盖第一隔离层5；第一绝缘层511和第二绝缘层512构成绝缘层51。换言之，第二绝缘层512位于第一绝缘层511、有源结构2以及第一隔离层5围成的小孔502内，并覆盖第一源漏区A2远离字线区A1的侧壁。
示例地，在第一源漏区A2沉积碳氮氧硅以作为第二绝缘层512。第二绝缘层512的材料可以与第一隔离层5的材料相同。
至此，基于图31和图34-图35所示的两个步骤可以在第一源漏区A2形成绝缘层51，绝缘层51位于相邻有源结构2之间，并覆盖第一隔离层5。采用两次步骤形成绝缘层51，有利于提升绝缘层51的致密度，从而提高绝缘层51的隔离效果。在另一些实施例中，在去除第一源漏区A2的初始介质层610和初始字线620后，可以采用一道沉积步骤形成绝缘层51。
需要说明的是，在形成第二绝缘层512前，制造方法还包括：对第一源漏区A2的有源结构2进行重掺杂处理。示例地，第一源漏区A2的掺杂离子的类型可以与字线区A1的掺杂离子的类型相反。
图36为图2所示的e-e1方向的剖面图，图37为图2所示的g-g1方向的剖面图，参考图36-图37，对台阶区B进行图形化处理，以形成多个台阶，台阶包括有源层20以及位于其下方的第二填充层332。
示例地，采用干法刻蚀工艺去除部分有源层20和部分第二填充层332，剩余的有源层20和第二填充层332作为台阶。
图38为图2所示的e-e1方向的剖面图，图39为图2所示的g-g1方向的剖面图，参考图38-图39，形成覆盖台阶的第一覆盖层34。示例地，第一覆盖层34的材料可以与第二填充层332的材料相同，比如，在台阶上沉积氧化硅以作为第一覆盖层34。
图40为图2所示的e-e1方向的剖面图，图41为图2所示的g-g1方向的剖面图，参考图40-图41，形成第一覆盖层34后，在第二区B2内形成第二沟槽632，第二沟槽632位于有源层20在第一方向X上排列的相对两侧，并露出有源层20的侧壁；去除第一区B1的有源层20，以形成台阶填充槽631。
也就是说，形成第二沟槽632的目的在于：露出有源层20，使得刻蚀剂可以通过第二沟槽632进入第一覆盖层34的下方，从而与有源层20进行反应，最终去除有源层20。台阶填充槽631的位置为原有源层20的位置。
在另一些实施例中，去除有源层20形成台阶填充槽631后，可以通过台阶填充槽631去除与有源层20连接的介质层61，即，去除字线区A1与台阶区B交界处的介质层61，从而使得后续填充的字线连接层63可以与字线62直接接触，增加接触面积，降低接触电阻。
至此，基于图36-图41所示的步骤可以去除位于台阶区B字线区A1的有源层20。需要说明的是，采用两道步骤以去除有源层20的好处在于：可以缩短有源层20在第二方向Y上的长度，进而能够减少刻蚀有源层20所产生的残留物。此外，在形成台阶时，第二填充层332在第二方向Y上的长度也相应缩短，能够避免后续在去除有源层20后，第二填充层332因失去支撑而发生倾斜或坍塌的问题。
图42为图2所示的e-e1方向的剖面图，图43为图2所示的g-g1方向的剖面图，参考图42-图43，在台阶填充槽631以及第二沟槽632内形成初始字线连接层633。初始字线连接层633的材料可以为低电阻金属，比如铜、钨、钼或铝等等。
参考图44，图44为图2所示的g-g1方向的剖面图，去除位于第二沟槽632内的初始字线连接层633，位于台阶填充槽内的初始字线连接层633作为字线连接层63，字线连接层63还位于相邻第二填充层332之间。字线连接层63与字线62电连接。
需要说明的是，台阶区B的字线连接层63替代有源层20作为字线62的接触结构，字线连接层63的电阻比有源层20的电阻更小，能够提高半导体结构的运行速率，降低半导体结构的功耗。此外，有源层20被去除，则在台阶区B与字线区A1的交界处可以形成一个较大的开口，从而可以增加字线62和字线连接层63的接触面积，进而降低接触电阻。
继续参考图44，在第二沟槽632内形成第三隔离层35。第三隔离层35的材料可以与第一覆盖层34和第二填充层332的材料相同，比如均为二氧化硅。
参考图45-图46，形成多个连接柱64，连接柱64与台阶一一对应，并穿透位于字线62上的第一覆盖层34，以使连接柱64与字线62连接。
示例地，在第一覆盖层34上形成第二覆盖层36，形成穿透第一覆盖层34和第二覆盖层36的接触孔，接触孔与台阶区B的字线连接层63一一对应，且露出字线连接层63的顶面。在接触孔内沉积导电材料以作为连接柱64。
此外，参考图2，晶体管区A还包括防漏电区A4和第二源漏区A5；防漏电区A4位于第二源漏区A5与字线区A1之间；在第一方向X上，防漏电区A4的宽度大于第二源漏区A5的宽度；对防漏电区A4的有源结构2进行轻掺杂处理；对第二源漏区A5的有源结构2进行重掺杂处理。
具体地，对防漏电区A4进行轻掺杂处理的目的在于：使电势缓变，降低跃迁几率，进而降低栅诱导漏极泄漏电流GIDL(gate-induced drain leakage)，从而提升半导体结构的可靠性。第二源漏区A5的掺杂类型可以与防漏电区A4和第一源漏区A2的掺杂类型相同。
此外，参考图2，晶体管区A还可以包括位线区A3，位线区A3与第一源漏区A2相连。位线区A3内可形成沿第三方向Z延伸的位线7，位线7与多层的有源结构2相连。
此外，参考图2，半导体结构还可以包括电容区C，电容区C与第二源漏区A5相连，电容区C内可形成多个堆叠设置的电容。
综上所述，本公开实施例先在有源结构2的表面形成伪字线结构6；形成第一隔离层5后，再去除伪字线结构6，从而获得形成字线62的模子；在第一隔离层5内填充导电材料可形成字线62，从而可以避免同一层字线62发生断开，或上下层字线62发生互连的问题。此外，由于去除了台阶区B的有源层20，字线区A1和台阶区B交界处的开口较大，从而可以避免字线62在两个区域的交界处发生断开的问题。此外，去除第一源漏区A2的第一填充层311，可增大字线区A1的工艺窗口。此外，形成第一绝缘层511，第一绝缘层511、有源结构2和第一隔离层5可围成小孔502，能够便于控制去除的初始字线620的长度。如此，有利于提高半导体结构的性能。

Claims (15)

1.一种半导体结构的制造方法，其特征在于，所述半导体结构包括晶体管区，所述晶体管区包括在第一方向排列的第一源漏区和字线区，所述制造方法包括：
提供基底，在所述基底上形成多层间隔设置的有源层，所述晶体管区的所述有源层包括多个在第二方向排列的有源结构，所述第二方向垂直于所述第一方向；
在所述第一源漏区和所述字线区形成多个伪字线结构，所述伪字线结构包覆同一层所述有源结构的表面；
形成第一隔离层，所述第一隔离层与所述伪字线结构在第三方向上交替设置，所述第三方向垂直于所述基底表面；
去除所述伪字线结构；
在所述第一源漏区和所述字线区的所述有源结构的表面形成初始介质层；
在所述初始介质层表面形成初始字线，且所述初始字线包覆所述有源结构；
去除位于所述第一源漏区的所述初始字线和初始介质层；剩余的所述初始介质层构成介质层；剩余的所述初始字线构成字线，所述字线包覆所述字线区的同一层的所述有源结构；
在所述第一源漏区形成绝缘层，所述绝缘层位于相邻所述有源结构之间，并覆盖所述第一隔离层。
2.根据权利要求1所述的半导体结构的制造方法，其特征在于，去除位于所述第一源漏区的所述初始字线和初始介质层，以及在所述第一源漏区形成所述绝缘层，包括：
在所述第一源漏区形成多个第一沟槽，所述第一沟槽沿第三方向延伸，所述第三方向垂直于所述基底表面；所述第一沟槽穿透所述第一隔离层、所述初始字线和所述初始介质层；
形成填充所述第一沟槽的第一绝缘层；
形成所述第一绝缘层后，去除所述第一源漏区剩余的所述初始字线和所述初始介质层；
在所述第一源漏区形成第二绝缘层，所述第二绝缘层位于所述有源结构的上下两侧以及相邻所述第一绝缘层之间，还覆盖所述第一隔离层；所述第一绝缘层和所述第二绝缘层构成所述绝缘层。
3.根据权利要求2所述的半导体结构的制造方法，其特征在于，所述初始介质层和所述初始字线还位于所述第一源漏区背向所述字线区的一侧；
在形成所述第一沟槽前，还包括：刻蚀位于所述第一源漏区背向所述字线区的一侧的所述初始字线和所述初始介质层。
4.根据权利要求2所述的半导体结构的制造方法，其特征在于，在形成所述第二绝缘层前，还包括：
对所述第一源漏区的所述有源结构进行重掺杂处理。
5.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述形成多层间隔设置的有源层的步骤包括：
在所述基底上形成多层交替设置的牺牲层和所述有源层；
在所述晶体管区形成第二隔离层，所述第二隔离层穿透所述有源层和所述牺牲层，并将所述晶体管区的所述有源层分割为多个所述有源结构；
形成所述第二隔离层后，还包括：
形成支撑结构，所述支撑结构至少位于所述字线区背向所述第一源漏区的一侧，且所述支撑结构包覆所述有源结构；
形成所述支撑结构后，去除所述第二隔离层和所述牺牲层；
在所述晶体管区形成第一填充层，所述第一填充层覆盖所述有源层和所述支撑结构；
在形成所述伪字线结构前，还包括：去除位于所述第一源漏区和所述字线区的所述第一填充层。
6.根据权利要求5所述的半导体结构的制造方法，其特征在于，所述支撑结构的材料与所述第一隔离层的材料不同。
7.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述半导体结构还包括：台阶区，所述台阶区与所述字线区在所述第二方向排列，且二者相接；
所述制造方法还包括：在所述台阶区形成多层第二填充层，所述第二填充层与所述有源层交替设置；
去除位于所述台阶区的所述有源层；
在相邻所述第二填充层之间形成字线连接层，所述字线连接层与所述字线电连接。
8.根据权利要求7所述的半导体结构的制造方法，其特征在于，
所述台阶区包括第一区和第二区，所述第一区与所述字线区正对，且所述第一区的部分侧面与所述字线区相接，所述第二区环绕所述第一区未与所述字线区相接的侧面；
在形成所述第二填充层前，还包括：
在所述台阶区的所述基底上形成多层牺牲层，所述牺牲层与所述有源层交替设置；
去除位于所述第二区的所述牺牲层和所述有源层；
在所述第二区形成边缘隔离层；
形成环绕所述台阶区的框架结构，所述框架结构穿透所述边缘隔离层，且在所述台阶区与所述第一区的相接处，所述框架结构还包覆所述有源层；
去除所述边缘隔离层和位于所述第一区的所述牺牲层；
形成所述第二填充层，所述第二填充层与所述第一区的所述有源层交替设置。
9.根据权利要求8所述的半导体结构的制造方法，其特征在于，
在所述第一方向上，所述台阶区的宽度大于所述字线区的宽度。
10.根据权利要求8所述的半导体结构的制造方法，其特征在于，形成所述字线连接层的步骤包括：
对所述台阶区进行图形化处理，以形成多个台阶，所述台阶包括有源层以及位于其下方的第二填充层；在所述字线区指向所述台阶区的方向上，所述台阶的高度依次降低；
形成覆盖所述台阶的第一覆盖层；
形成所述第一覆盖层后，在所述第二区内形成第二沟槽，所述第二沟槽位于所述有源层在所述第一方向上排列的相对两侧，并露出有源层的侧壁；
去除所述第一区的所述有源层，以形成台阶填充槽；
在所述台阶填充槽以及所述第二沟槽内形成初始字线连接层；
去除位于所述第二沟槽内的初始字线连接层，位于所述台阶填充槽内的所述初始字线连接层作为所述字线连接层；
在所述第二沟槽内形成第三隔离层。
11.根据权利要求10所述的半导体结构的制造方法，其特征在于，还包括：
形成多个连接柱，所述连接柱与所述台阶一一对应，并穿透位于所述字线上的所述第一覆盖层，以使所述连接柱与所述字线连接。
12.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述第一隔离层包括：
形成初始第一隔离层，所述初始第一隔离层位于所述第一源漏区和所述字线区，且覆盖所述伪字线结构背向所述字线区的端面，并位于相邻所述伪字线结构之间；
去除位于所述端面的所述初始第一隔离层，剩余的所述初始第一隔离层作为所述第一隔离层。
13.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述晶体管区还包括防漏电区和第二源漏区；所述防漏电区位于所述第二源漏区与所述字线区之间；在所述第一方向上，所述防漏电区的宽度大于所述第二源漏区的宽度；
对所述防漏电区的所述有源结构进行轻掺杂处理；
对所述第二源漏区的所述有源结构进行重掺杂处理。
14.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述伪字线结构的方法包括：原子层沉积工艺。
15.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述伪字线结构的方法包括：
形成所述第一隔离层的方法包括：原子层沉积工艺。
CN202210822648.1A 2022-07-12 2022-07-12 半导体结构的制造方法 Pending CN117440678A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210822648.1A CN117440678A (zh) 2022-07-12 2022-07-12 半导体结构的制造方法
US18/547,151 US20240172410A1 (en) 2022-07-12 2023-04-20 Method For Fabricating Semiconductor Structures
PCT/CN2023/089535 WO2024011985A1 (zh) 2022-07-12 2023-04-20 半导体结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210822648.1A CN117440678A (zh) 2022-07-12 2022-07-12 半导体结构的制造方法

Publications (1)

Publication Number Publication Date
CN117440678A true CN117440678A (zh) 2024-01-23

Family

ID=89535384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210822648.1A Pending CN117440678A (zh) 2022-07-12 2022-07-12 半导体结构的制造方法

Country Status (3)

Country Link
US (1) US20240172410A1 (zh)
CN (1) CN117440678A (zh)
WO (1) WO2024011985A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11676965B2 (en) * 2018-09-28 2023-06-13 Intel Corporation Strained tunable nanowire structures and process
US11355496B2 (en) * 2020-01-31 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. High-density 3D-dram cell with scaled capacitors
US11532617B2 (en) * 2020-04-07 2022-12-20 Mediatek Inc. Semiconductor structure and method of forming the same
CN114446963A (zh) * 2021-12-01 2022-05-06 北京超弦存储器研究院 半导体存储单元结构、半导体存储器及其制备方法、应用
CN114023703B (zh) * 2022-01-07 2022-04-26 长鑫存储技术有限公司 半导体器件的形成方法及半导体器件

Also Published As

Publication number Publication date
WO2024011985A1 (zh) 2024-01-18
WO2024011985A9 (zh) 2024-03-07
US20240172410A1 (en) 2024-05-23

Similar Documents

Publication Publication Date Title
KR101116354B1 (ko) 단일측벽콘택에 연결된 매립비트라인을 갖는 반도체장치 및 그제조 방법
US5817552A (en) Process of making a dram cell arrangement
KR100881825B1 (ko) 반도체 소자 및 그 제조 방법
KR20180071463A (ko) 반도체 메모리 장치
US6867096B2 (en) Method of fabricating semiconductor device having capacitor
TWI459475B (zh) 製造半導體裝置之方法
JPH08288474A (ja) 埋設ストラップを有する半導体デバイス及びその製造方法
US5674769A (en) Process for forming deep trench DRAMs with sub-groundrule gates
CN114420642A (zh) 半导体结构的形成方法以及半导体结构
CN110544617B (zh) 周边电路区内的氧化层的制作方法
US6037209A (en) Method for producing a DRAM cellular arrangement
CN110718501A (zh) 间隙填充方法以及使用该方法制造半导体器件的方法
CN115666132A (zh) 半导体结构的制备方法及半导体结构
US20070184694A1 (en) Wiring structure, semiconductor device and methods of forming the same
CN116133386A (zh) 半导体结构及其制作方法
CN114420641A (zh) 半导体结构的形成方法以及半导体结构
US20020123198A1 (en) Method of fabricating a self-aligned shallow trench isolation
CN113284852B (zh) 存储器的制作方法
CN110943130A (zh) 晶体管、半导体存储器及其制造方法
CN115101523A (zh) 半导体结构及半导体结构的制备方法
CN114927523A (zh) 半导体结构及半导体结构的制备方法
US6734059B1 (en) Semiconductor device with deep trench isolation and method of manufacturing same
CN117440678A (zh) 半导体结构的制造方法
US20230027860A1 (en) Semiconductor structure and manufacturing method thereof
CN217387156U (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination