CN1173229A - 对硬磁盘驱动器主轴电机制造容差的适应性补偿 - Google Patents

对硬磁盘驱动器主轴电机制造容差的适应性补偿 Download PDF

Info

Publication number
CN1173229A
CN1173229A CN96191294A CN96191294A CN1173229A CN 1173229 A CN1173229 A CN 1173229A CN 96191294 A CN96191294 A CN 96191294A CN 96191294 A CN96191294 A CN 96191294A CN 1173229 A CN1173229 A CN 1173229A
Authority
CN
China
Prior art keywords
spindle motor
commutation
phase
zero crossing
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN96191294A
Other languages
English (en)
Inventor
S·H·汀斯摩尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seagate Technology LLC
Original Assignee
Seagate Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seagate Technology LLC filed Critical Seagate Technology LLC
Publication of CN1173229A publication Critical patent/CN1173229A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/20—Driving; Starting; Stopping; Control thereof
    • G11B19/28—Speed controlling, regulating, or indicating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/20—Driving; Starting; Stopping; Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1816—Testing
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/08—Arrangements for controlling the speed or torque of a single motor
    • H02P6/085—Arrangements for controlling the speed or torque of a single motor in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/14—Electronic commutators
    • H02P6/15—Controlling commutation time

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Rotational Drive Of Disk (AREA)

Abstract

本发明公开了用于适应性补偿硬磁盘驱动器中的反电势换向主轴电机的旋转速度变化的设备和方法。当电机达到额定运行速度后,硬磁盘驱动器进入一个学习模式,在此模式中表示在若干次转旋转中主轴电机运行速度的系统变化特征,包括过零信号相对于参考频率周期的平均定时特征以及相继的过零信号之间的平均时间特征。硬磁盘驱动器接着进入补偿模式,在此模式中响应学习模式下表征的平均定时输出改进的速度控制定时信号和改进的换向定时信号。

Description

对硬磁盘驱动器主轴电机制造容差的适应性补偿
                 发明背景
1.发明领域
本发明总体上讲是涉及硬磁盘驱动器工作性能的改进，更详细地说，但并不作为限制，涉及对硬磁盘驱动器主轴电机的旋转速度偏差进行适应性补偿的设备和方法，以减小主轴电机制造容差的影响。
2.现有技术的简述
硬磁盘驱动器目前作为个人计算机的长期存储装置已越来越普及。这种驱动器包括若干具有可磁化涂层的硬磁盘，通过磁化沿磁盘的同心数据磁道定义的相继数据单元，可以将数据写入其中。由于磁盘的硬性，进一步包括的一个能够精确地进行磁道跟踪的伺服系统能使数据磁道间隔非常紧密，从而一个硬磁盘驱动器可以在一个很小的容积中存储大量的数据。
随着计算机技术的进步，硬磁盘驱动器的一个重要特征是驱动器的“存取时间”，它是对一个典型时间的测量，在此期间磁盘驱动器不能执行存储由计算机提供的数据和检索计算机先前提供的存储数据的功能。存取时间一般包括内务操作时间，它是磁盘驱动器为其内部操作服务的时间；查找时间，它是读出/写入转换器磁头查找需要的数据磁道的时间；等待时间，它是当磁盘在转换器磁头下旋转时，所需要的数据磁道上的一个特定扇区到达转换器磁头的时间。本领域的技术人员可以理解，减小存取时间的努力包括通过加快磁盘的运行旋转速度来降低等待时间，以使得转换器磁头移动到适当的数据磁道时，特定扇区到达转换器磁头所需要的时间被减到最小。
现代的磁盘驱动器采用无刷直流电机或主轴电机来以需要的运行旋转速度旋转磁盘。这些电机一般有一个包括若干相位的定子，每个相位有一组或多组电绕组绕在定子内的磁极上，并且每个相位中的绕组被串行电连接。每个相位一般与其它相位并行连接，以使得所有相位在“Y”形或“星”形结构中共用公共的中心抽头。电机还有一个包括若干永久磁体的转子。
磁盘被机械安置到转子上，通过对定子的一个相位内的绕组的激励来感应磁场，该磁场与转子中的永久磁体互相作用，导致转子和磁盘在要求的方向以要求的运行速度旋转。按预定的次序对定子中的相位有选择地激励被称为电机的换向，它仅仅包括提供一系列定时换向步骤，将能量传递到电机使其旋转。每个换向步骤之间的时间被称为一个换向周期，在电机机械旋转一周内的换向周期数是相位数和电机磁体中的南极和北极总数的函数。例如，一个三相十二极电机在电机每机械旋转一周内有36个换向步骤和36个相应的换向周期，每个换向步骤发生在一个绕组和一个磁极唯一的机械对准时刻，其中一个开关从一个结构或换向步骤切换到下一个。
本领域的技术人员知道，换向步骤包括给电机的一个相位提供电流，降低另一个相位的电流，以及使第三相保持在高阻抗使其不被激励。一个换向周期被定义为一系列完整的换向步骤，其中每个相位都依次被提供电流、降低电流和保持不被激励。换向步骤的适当定序和定时将导致电机在要求的方向以要求的速度旋转，并且电机机械旋转一周一般有若干换向周期。换向步骤的定序和定时由换向电路提供给电机，以使电机以要求的运行速度旋转。
现代的电机通常有一个反电势感应电路，它测量在保持在高阻抗的未激励相位上产生的反电势，将该电压与中心抽头上的电压进行比较，在电压的过零点，也就是当反电势电压相对于中心抽头的电压改变极性时，产生一个信号。过零点随后被作为产生下一换向脉冲的定时的参考，以及作为指示电机的位置和相对速度的参考。
本领域的技术人员会理解，在运行过程中主轴电机运行速度存在微小变化，并且当运行速度增加时，为了保证在数据被存储或从磁盘检索之前转换器磁头与扇区的恰当对准，控制这些变化并使其减到最小变得越来越重要。
磁盘运行速度的一个显著变化源来自主轴电机自身的制造容差。这些制造容差可能归因于轴承和轴承表面的变化、主轴电机中永久磁体磁场强度的变化、主轴电机中相位绕组电阻和电感的变化、以及最主要的是绕组之间磁极和槽的间隔变化。这些变化可能显著地影响过零点的定时，由此又影响随后的换向步骤的定时，以及影响速度控制电路保持磁盘以恒定速度旋转的能力。
此外，在数据可能存储在数据磁道的一个特定扇区之前，转换器磁头必须首先定位正确的数据磁道并检测正确扇区在通过转换器磁头下面时的边界，因此相比于电机在速度变化近似于零的情况下运行而言，磁盘运行速度的变化通常需要使用较大的定时窗口来检测适当的扇区边界。
在许多采用这种反电势感应和换向定时方法的现有技术硬磁盘驱动器中的一个问题是采用先前的过零周期来确定随后换向步骤的定时。例如，一种方法包括将随后的换向步骤安插在最近的过零点之外最近的过零点和下一最近过零点之间的时间的一半或先前过零周期的一半时间的时间点上。由于主轴电机制造容差引起的与过零点定时相关的变化，根据先前的过零周期安插换向步骤可能存在显著的误差，从而导致电机速度的进一步变化。
在许多这种现有技术的硬磁盘驱动器中的一个相关问题是采用过零点指示电机速度和位置而产生的；由于主轴电机制造容差引起的过零点的变化，电机速度控制可以在随后的换向步骤对电机速度提供不必要的补偿。例如，当电机实际上以正确的速度运行时，如果由于制造容差的原因，过零点在一个时间点发生，指示电机运行太快，速度控制电路可能通过减小提供的电流来使电机不必要地减速。已经发现某些这类错误对电机中磁盘的机械旋转可能是系统性的；根据这些制造容差，进行每次机械旋转的电机可以在同样的步骤被加速或减速，但同时保持一个整体平均恒定速度。
因此需要一种改进的磁盘驱动器控制电路，来补偿由于电机制造容差引起的磁盘旋转速度的系统变化，并提供改进的速度控制，以允许增加电机速度，减小要求的定时窗口。
                        发明概述
本发明提供了一种设备和方法，它通过在主轴电机到达额定运行速度后进行并存储定时测量，然后在主轴电机的运行过程中使用这些测量值以减小由于主轴电机制造容差引起的定时变化的影响，来适应性地补偿磁盘驱动器中主轴电机旋转速度的变化。
更详细地说，本发明包括一个改进的设备和方法，用于通过减小电机旋转速度系统变化的影响来改进硬磁盘驱动器主轴电机的运行，包括一个表征装置，用于表示在主轴电机额定运行中主轴电机的运行速度在若干次旋转过程中的系统变化特征。该表征装置包括速度控制平均装置，用于表示过零信号相关于参考频率周期的平均定时特征，还包括换向定时平均装置，用于表示相继的过零信号之间的平均时间特征。
另外，本发明包括补偿装置，用于补偿主轴电机运行速度的系统变化。补偿装置包括速度控制补偿装置，响应速度控制平均装置来输出改进的速度控制定时信号，即响应由速度控制平均装置表示其特征的平均定时而改进的速度控制定时信号；还包括换向定时补偿装置，响应换向定时平均装置来输出改进的换向定时信号，即响应由换向定时平均装置表示其特征的平均定时而改进的换向定时信号。
通过采用目前的过零周期而不是先前的过零周期产生随后换向步骤的定时，可以改进主轴电机的换向定时。当电机被启动并达到额定的运行速度后，硬磁盘驱动器进入一个特征方式，其中在主轴电机机械旋转一周中每个过零周期的相关误差被测量为每个过零周期的预定部分和额定过零周期的相应部分之间的相位差。额定过零周期被定义为由参考时钟提供的参考脉冲之间的时间，其中参考脉冲在额定的过零点发生。测量的相位差随后对若干机械转数取平均，从而提供磁盘机械旋转一周中每个过零周期的平均相位差。
当平均相位差知道后，硬磁盘驱动器进入运行补偿方式，其中平均相位差被用来将换向步骤定位在最近的参考脉冲之外等于参考周期预定部分的一个时间点上，所述参考周期由为该过零周期确定的平均相位差做了调节。在一个最佳实施例中，过零周期、额定过零周期和参考周期的预定部分是这些周期的一半(1/2)。
通过采用过零点和相关的额定过零点之间的相位差的一个平均值来为电机速度和定位提供参考，可以改进用来控制主轴电机速度的速度控制电路。当电机被启动并在运行速度下运行时，在硬磁盘驱动器处于特征方式的同时，与主轴电机机械旋转一周内的每个过零点相关的误差被测量为每个过零点和每个相关的额定过零点之间的相位差。随后将测量的相位差对若干机械转数取平均，为磁盘机械旋转一周中的每个过零点提供平均相位差。
当平均相位差知道后，硬磁盘驱动器进入运行补偿方式，其中平均相位差被用作速度控制电路的一个参考。对每个额定过零周期，检索该平均相位差，并通过将额定过零点偏移该平均相位差来得出一个适应的过零点。通过确定过零点和适应过零点之间的相位差即可产生速度控制电路使用的相位差信号。
本发明的一个目的提供一种改进的设备和方法，用于硬磁盘驱动器中的反电势换向定时和速度控制。
本发明的另一个目的是表示磁盘机械旋转一周中过零点和过零周期的变化特征。
本发明的又一个目的是补偿过零点和过零周期中的这些变化，来减小磁盘运行速度的变化。
本发明的再一个目的是允许使用具有较大机械和电性容差的主轴电机，而不显著地降低硬磁盘驱动器的性能。
本发明的再另一个目的是在采用相同的主轴电机的同时允许缩小硬磁盘驱动器中的扇区边界检测容差。
根据下面结合附图进行的详细描述和权利要求书，可以清楚本发明的其它目的、特征和优点。
                        附图简述
图1是传统硬磁盘驱动器的局部分解透视图，其中包括主轴电机和相关部件。
图2是沿图1的2-2线的截面图。
图3是图1的硬磁盘驱动器的传统电机电路的示意方框图。
图4是图3所示的电机电路的传统三相半桥驱动器的示意图。
图5是在传统三相电机的一个传统的六步换向周期发生的换向步骤表。
图6是在电机根据图5所示的换向周期换向时，图1电机的三相和中心抽头的电压电平示意图。
图7是示意图3所示的传统换向逻辑电路的运行的流程图。
图8的示意方框图示出了采用相位锁定方式来提供主轴电机换向定时和速度控制的本发明的最佳实施例。
图9是图8所示的适应性速度控制脉冲发生器的第一最佳实施例的示意方框图。
图10是图8所示的适应性速度控制脉冲发生器的第二最佳实施例的示意方框图。
图11是图8所示的适应性换向脉冲发生器的最佳实施例的示意方框图。
图12的流程图示出了由图11的换向脉冲发生器执行的一般步骤。
图13的示意方框图示出了采用频率锁定方式来提供主轴电机换向定时和速度控制的本发明的最佳实施例。
图14是图13所示的适应性速度控制发生器的最佳实施例的示意方框图。
图15是图13所示的适应性换向定时发生器的最佳实施例的示意方框图。
                先有技术的详细描述
在讨论本发明的最佳实施例之前，首先描述图1至图7的现有技术是很有用的。
参考图1，一个硬磁盘驱动器(总体用参考号20表示)包括若干硬磁盘，在图1中示出了两个，标号为22和24，其上有可磁化的涂层。当磁盘绕其轴心旋转时，由转换器磁头可以将数据写入磁盘和从中读出，转换器磁头放在磁盘表面附近，如磁盘22和转换器磁头26所示。转换器磁头安装在支持臂上，如支持臂28，一个传动装置(没有示出)携带支持臂并移动该臂，将转换器磁头径向放置在磁盘上定义的同心数据磁道(未示出)的上方。
在高性能磁盘驱动器中，伺服数据被写在每个扇区边界的每个磁道上，它被有源转换器读出，来为用于传动装置定位的一个伺服系统(未示出)提供定位信息。
对硬磁盘驱动器20中的磁盘22、24的支持由一个电换向、多相无刷直流主轴电机32提供，以便电机32能够被用来提供写入或随后读出数据所需要的磁盘22、24的旋转。如图2所示，转子30包括一个壳体34(在图1中没有标号)，在其下端有一个凸缘36，以便磁盘能如图1所示安装在转子32上。特别是磁盘22和24分别有大小适于其在壳体上部滑动的中心孔38和40，并且磁盘由垫片(其中两个被标号为42和44)以间隔关系放在凸缘36上，由金属板46紧固在转子32上。金属板46被放在最上面一块磁盘22的上部，它有许多孔(在图中没有标号)，与转子22上部的若干线状孔对准。金属板46由穿过金属板46的孔拧紧到转子32的上部孔中的螺栓(没有示出)固定到转子32上。
参考图2，转子还包括若干永久磁体48、49、50、51、52、53、54、55、56、57、58和59，安装在壳体的内壁，绕定子60呈环状布置。定子60被安装在壳体34和定子60之间的硬磁盘驱动器20和轴承(没有示出)的架子上，在图1中部分示于62。如图2所示，定子60包括若干定子部分62、64、66、68、70、72、74、76和78，它们带有如图3所示的绕组80、82和84。
参考图3，其中示出了一个电机电路100，它包括绕组80、82、84、一个跨导放大器和三相半桥驱动器电路102(下称驱动器电路)，后者的输出与绕组80、82、84相连，用于有选择地激励绕组。尽管这种驱动器电路的结构是公知的，为讨论清楚起见，图4示出了驱动器电路102的一般示意图，它包括六个FET104、106、108、110、112和114，它们成对连接，从而使得FET104和106通过信号通道140连接到绕组80(在图4中为清楚起见被进一步指定为相位A)，FET108和110通过信号通道142连接到绕组82(指定为相位B)，FET112和114通过信号通道144连接到绕组84(指定为相位C)。本领域的技术人员会认识到，另外的部件，如保护二级管，可以通用于这种驱动器电路中，但为简化讨论起见被省略了。
在图4中还示出了信号通道116和信号通道119，前者将一个高电压源Vp118连接到FET104、108和112的源极，后者将FET106、110和114的漏极连接到一个电流感测电阻120。电流感测电阻120连接在信号通道119和地122之间，电流感应抽头124和126跨电流感应电阻120连接，为主轴跨导放大器127提供一个电流感应，其作用将在下面作详细的描述。
如图4所示，FET104、106、108、110、112和114的栅极通过信号通道128、130、132、136和138的途径存取，从而(例如)当电压影响信号通道128来导通FET104时，会导致电压Vp通过信号通道116和140影响相位A绕组82。
在三相主轴电机换向时，通常的做法是在每个换向步骤中在一相施加高电压，另一相施加低电压(通常为地)，第三相处于不激励的高阻抗状态，而在随后的换向步骤中改变这些状态，以导致电机以要求的方向和速度旋转。从图4可以看出，为了将电压Vp作用到相位A，可以为信号通道128提供足以导通FET104的电压，与此同时信号通道130应该保持在低于足以导通FET106的水平之下的一个状态，从而通过从信号通道116经由FET104并经由信号通道140到相位A建立一个传导通道引起通过FET104的传导并使电压作用到相位A。与此类似，为了给相位B提供低电压，可以看出，通过在信号通道134上提供一个足够的电压来导通FET110，与此同时信号通道132应该保持在低于足以导通FET108的水平之下的一个状态。以这种方式，从相位B经由信号通道142、FET110、信号通道118、电阻120最终到地122建立一个地通道。通过对信号通道128和134施加足够的电压来导通FET106和108，与此同时保证施加到信号通道130和132上的电压保持FET106和108导通，电流可以从相位A流通到相位B。很显然，通过不激励信号通道136和138，使FET112和114处于断开状态，就可以将相位C保持在不激励的高阻抗状态。
现在参考图5，表中示出了电机在换向期间三相主轴电机中的每一相可能呈现的状态序列。可以看出，这种电机的一个换向周期包括六个换向步骤，在该步骤中每个相位在此换向周期中分别两次保持在高电压(在表中用“HIGH”表示)、低电压(表中用“LOW”表示)和高阻抗(表中用“HI-Z”表示)。取决于位于主轴电机中的定子磁极的数量，在电机完整的机械旋转一周中，可能有几个换向周期。
再参考图3，绕组80、82和84以及中心抽头146分别通过信号通道148、150、152和154连接到一个传统的反电势感测电路156，它将相位上的电压与中心抽头上的电压进行比较，并在信号通道158上在这样的点输出一个过零信号(ZX)，以使得过零点如前面所述的那样被检测出来。更详细地说，在每个换向步骤之后，反电势感应电路156将由电机的反电势在未激励的相位上感应的电压与中心抽头上的电压进行比较，并当未激励相位上的电压随中心抽头上的电压改变极性或“交叉”(表示为“过零点”)时，输出一个ZX信号。
图6示出了在参考图5描述的换向步骤中相位A、B、C上的电压和中心抽头(CT)上的电压。如图6所示，在每个第一换向步骤(步骤1)，相位A是高电压，相位B是低电压，相位C是高阻抗。在第一步骤期间，相位C上的电压从高阻抗过渡到高电压状态；在步骤1进行到大约一半的一个点160时，相位C上的电压跨过中心抽头上的电压。如图3所示，反电势感测电路156在每个换向步骤之后在先前未激励的相位随着中心抽头上的电压经历一个过零点的时间点输出一个ZX信号。因此，当电机在额定运行速度下运行的过程中反电势感测电路156检测来自主轴电机20的电压时，信号通道158被提供一系列与测定的电机20的过零点相应的ZX脉冲，并用相继过零点之间的时间定义过零周期。
再参考图3，ZX信号由信号通道158提供给常规的Fcom脉冲发生器162，它根据反电势感测电路156的ZX信号(为“换向频率”)产生Fcom脉冲。Fcom脉冲可能与ZX信号在同一时间发生，或可能相对于ZX信号延迟。Fcom脉冲被提供给常规的相位检测器164，该检测器测量每个Fcom脉冲和由常规的Fref时钟166提供的相应参考脉冲(Fref)之间的相位差。
Fref脉冲以一个参考频率提供，该参考频率与在运行速度下运行的电机的速度相应，并且可以用电机中的相位数乘以磁极对或定子段数以及乘以电机的运行速度(单位为转数/秒)来计算。例如，当三相、12极电机在每分钟5400转(90转/秒)下运行时，参考频率将被选定为
Fref＝(相位)(极数)(RPS)＝(3)(12)(90)＝3.24KHz
Fref频率将相应于额定的Fcom频率，也就是说，由运行在运行速度下的电机的过零点产生的Fcom信号的额定频率。
相位检测器164将Fcom脉冲与Fref脉冲进行比较，并根据Fcom和相关的Fref脉冲的相对时序产生向上激励(Pu)(pump up)脉冲和向下激励(/Pd)(pump down)脉冲。更详细地说，一个Pu脉冲是在Fcom脉冲发生在相应的Fref脉冲之后产生的，该Pu脉冲具有等于Fcom和Fref脉冲之间的相位差的一个时长。与此类似，一个/Pd脉冲是在Fcom脉冲发生在相应的Fref脉冲之前产生的，具有等于Fref和Fcom脉冲之间的相位差的时长。
由相位检测器164产生的Pu脉冲通常用来指示电机运行太慢，因为在相应的Fref脉冲之后发生的过零点的Fcom脉冲通常指示电机速度滞后Fref频率。与此类似，/Pd脉冲通常用来指示电机运行太快，因为在相应的Fref脉冲之前发生的Fcom脉冲指示电机速度超前Fref频率。另外，Pu和/Pd脉冲的时长分别为电机运行多慢或多快提供了一个相对指示。结果，电机电路100采用Pu和/Pd脉冲来调节电机的速度，以使得Pu脉冲导致电机稍微加速，而/Pd脉冲导致电机稍微减速。下面将对此作详细的描述。
Pu和/Pd脉冲通过信号通道168和170分别提供给常规的电荷激励(charge pump)电路172。本领域的技术人员知道这种电荷激励电路是本领域公知的，并且电压型或电流型电荷激励都可以用在本电路中。
例如，在一个电压型的电荷激励中，与一个参考电压相对的固定电压在Pu或/Pd脉冲的时长被加到一个低通滤波器的输入端。在这种情况下，Pu脉冲电压相对于参考电压通常是正的，而/Pd脉冲电压相对于参考电压是负的。在既没有Pu也没有/Pd脉冲(或两者都存在)的时间期间，电荷激励电路的输出就是参考电压。另一方面，在一个电流型的电荷激励中，一个固定电流(通常由一个固定电阻设计)被加到一个互阻抗放大器，该放大器将电流脉冲集合起来并提供一个正比于激励电流的集合的电压。对电压型的电荷激励来说，在Pu脉冲的时间期间输出一个正电流，而在/Pd脉冲的时间期间输入一个正电流。当Pu和/Pd脉冲都不存在(或当两者都存在)时，没有电流被提供或取出。
电荷激励电路172的输出Pout被提供给补偿滤波电路173，后者包括一个传统的低通滤波器(没有特别示出)，将与Fcom和Fref脉冲相关的采样频率滤出。低通滤波器可以由传统的无源或有源元件构成，用于过滤高于截止频率的频率，它通常在大约100Hz的范围内。低通滤波器的输出被提供给一个传统的超前--滞后电路(也没有特别示出)，该电路提供要求的相位容限，以获得整个相位锁定环路的稳定。本领域的技术人员知道，可以采用频率误差方法来替代上面描述的相位误差方法，这时将不需要超前--滞后滤波器。然而，值得注意的是，本发明并不依赖于一种特定方法的使用，本发明的实施例将在下面相应于相位锁定和频率锁定两者来示出。
补偿滤波器的输出是相对于表示要求的电机电流的参考电压的一个直流信号，用于保持恒定的相位误差，它可以是零，取决于使用的补偿电路类型。在稳定状态时，在输出电压和参考电压之间通常有一个恒定的电压差，参考电压将包括跟随所要求的驱动电压一起的DC偏置。补偿滤波器的这个输出被表示为电流指令(Icmd)信号，并在信号通道174(如图3所示)上提供给驱动电路102。更详细地说，Icmd信号通过信号通道174提供给先前结合图4所描述的主轴跨导放大器127。
现在参考由图3所示的反电势感测电路156产生的过零点ZX信号，应该注意该信号不仅如前面描述的那样通过信号通道158提供给Fcom脉冲发生器162，而且还通过信号通道158提供给传统的换向脉冲发生器176，以便在电机电路100的运行期间为随后的换向步骤提供必要的定时。如前面所述，这种现有技术的换向脉冲发生器176采用最近的过零周期来确定何时提供下一换向步骤，做法是接收一个ZX脉冲，测量到下一ZX脉冲出现时过去的时间(即过零周期)，从所测得的时间取出一部分(例如过零周期的一半)，并通过一个延迟计数器将下一换向步骤放在最近的过零脉冲之后等于该部分的一个时间点。一些现有技术的电路采用先前过零周期的确定部分(如该周期的一半)，而其它电路可能采用该周期的一半加上或减去一小段固定的时间来调节随后换向步骤的位置，以改进电机的转矩特性。
根据换向脉冲发生器176采用的定时原理，一个换向脉冲(CP)信号将被随后通过信号通道178输出到一个传统的换向逻辑电路180，它在六个输出信号通道182、184、186、188、190和192上提供顺序的输出，并且这些输出相应于CP信号对每个新的换向步骤产生变化。这些输出的状态序列表示于图7，该图提供了参考图5和图6描述的六个换向周期中的每个步骤中换向逻辑电路180的输出。
在图7的表中，“1”相应于设置在指定的信号通道上的一个高电压，可能是5V，而“0”相应于设置在指定的信号通道上的一个低电压，可能是地。本领域的技术人员会认识到，换向逻辑电路180可以采用组合逻辑或状态机来实现，以便在每个相继的换向步骤输出图7所示的状态序列。换向逻辑电路180从一个系统控制器181接收传统的操作命令，如图4所示。
继续描述图4，可以很容易地看出，信号通道182、184和186被提供给多路复用器(“mux”)194。多路复用器194根据提供到信号通道182、184和186上的信号将电压Vg从电压源196切换到先前描述的三个信号通道128、132和136之一上。例如，参考图7可以看出，在换向步骤1，信号通道182处于“1”逻辑状态，信号通道184和186处于“0”逻辑状态。因此，信号通道182将被提供一个高电压(可能是5V)，它导致多路复用器194将电压Vg提供到信号通道128上，如前面所述导通FET104，并且信号通道132和136保持在零电压。电压Vg的值将大到足以导致FET104、108和112分别饱和，以使得最大的电流量通过并分别提供给受激励的绕组80、82或84。
类似地，换向逻辑电路180的信号通道188、190和192被提供给第二多路复用器198，后者有选择地将电压施加到相应的信号通道130、134和138上。然而，分别施加到信号通道130、134和138上的电压并不是一个固定的电压(如多路复用器194)，而是根据检测的电机速度变化。该电压被提供到信号通道200上，它是先前描述的主轴跨导放大器127的输出。
主轴跨导放大器127通过比较电流感测电阻120两端的电压与电荷激励和补偿滤波放大器174的电流指令Icmd，如图3所示，并相应地调节在信号通道200上提供的电压，来为电机电路100提供速度控制反馈环路。与电压源196提供给多路复用器194的电压Vg不同，加到信号通道200上的电压不足以导致FET106、110和114饱和，而是使被选定运行在其线性区域的每个FET饱和。
一般来说，如果电路指示电机运行太快，那么主轴跨导放大器127将在信号通道200上提供一个较低的电压，而如果电机运行太慢，那么将在信号通道上提供一个较高的电压。以这种方式改变电压将调节通过一个选定的源-通道FET(分别为106、110或114)的电流，由此调节流经绕组的电流量。如果电机运行太慢，就允许稍多的电流流过，以增加电机速度；如果电机运行太快，则允许较少的电流流过，以减小电机速度。电流将通过电流电阻120来感应，并且在信号通道200上提供的电压可以根据电荷激励和补偿滤波电路172的电流指令Icmd信号增加或减小。
                          优选实施例详述
在详细回顾了现有技术之后，现在可以从图8开始描述本发明的最佳实施例，该图示出了具有锁相装置的本发明的电机电路100A的方框图。通过比较图8和先前讨论的图3，发现在图3所示的现有技术的电机电路100和图8所示的电机电路100A之间有一些相同的部件。详细地说，图8的电机电路100A包括一个驱动器电路102，与图3所示的驱动器电路102具有相同的结构和工作原理；相同的还有图8中所示的绕组80、82、84、反电势感测电路156、相位误差检测器164、参考时钟166、电荷激励172、补偿滤波电路173以及换向逻辑电路180。然而，图8另外还包括一个适应性速度控制脉冲发生器电路300和一个适应性换向脉冲发生器电路400，其结构和工作原理将在下面进行描述。
首先讨论适应性速度控制脉冲发生器300，在图8中可以看出，这个电路向传统的相位误差检测器164提供Fref和Fcom脉冲，反过来又从相位误差检测器164接收Pu和/Pd信号，以及从反电势感测电路156接收ZX信号，从参考时钟166接收参考频率(表示为Fref0)。作为参考，Fref0信号与参考图3描述的Fref信号相同，但在下面会很清楚地得知，本发明为适应性速度控制脉冲发生器300提供参考频率，而不是直接向相位误差检测器164提供(如现有技术那样)，操作上的这种改变使参考时钟166的初始信号的名称改变成为必要。
如上所提供的适应性速度控制脉冲发生器300的用途在于首先表示电机旋转时速度系统变化的特征，然后在电机速度控制电路的随后工作中补偿这些变化。这时很重要的一点是要注意到在此说明书中提供了这个电路的另外的实施例，每个实施例都将在下面进行详细的描述。
参考图9，其中示出了图8的适应性速度控制脉冲发生器300的第一实施例，它提供了第一相位锁定Fcom周期补偿装置。本领域的技术人员会认识到，在一个相位锁定伺服环中，通过比较一个反馈信号(在这种情况下是Fcom脉冲)的参考沿的发生时间和一个参考频率信号的参考沿的发生时间，来产生一个误差或控制信号。上述两个时间之间的差就是相位误差。根据伺服环的特征，伺服环通常会试图保持该发生时间差等于零或某种稳定的常数值或相位角。
在该实施例中，当主轴电机达到速度并相位锁定至参考频率后，电路进入特征模式(或LEARN模式)，此时对在每个Fcom周期来自相位误差检测器164(如图8所示)的常规Pu(向上激励)或/Pd(向下激励)脉冲的脉冲宽度进行测量。这些脉冲宽度被取平均并存储在一个RAM存储器中，该存储器中的每个地址包含与电机物理旋转中一个特定的Fcom周期相关的值。尽管可以采用任何数量的方法来收集并存储这一信息，但并不需要将该地址永久固定到一个特定的旋转位置，只要它们在驱动主轴电机保持相位锁定运行的时间期间保持如此就行。如果这样要求的话，每次当电机启动时，就要启动一组新的测量和平均，并且每组可能与先前的测量组无关。这是在本发明的一个最佳实施例中采用的方法，但不应该构成对本发明的限制。在特征或LEARN模式完成之后，由此得到的平均值被用来根据需要超前或延迟Fcom和Fref脉冲，以便提供速度控制补偿。
Pu和/Pd脉冲宽度表示Fcom脉冲相对于一个参考频率脉冲沿的误放，原因可能是磁极和线圈槽位置的机械容差，也可能是速度误差。与一个特定的Fcom相关的脉冲宽度组的平均表示将要通过补偿消除的机械误放，从而给电机速度控制提供一个更接近实际速度变化的更均匀的信号。
特征或LEARN模式被定义为主轴电机的一定数量的完全旋转。每转一周的时间由对Fcom脉冲计数来确定，如上所述，在一个12极、三相电机中，每转有36个Fcom脉冲，而在一个8极、三相电机中，每转有24个这种脉冲。作为参考，本发明的最佳实施例以每转产生36个Fcom脉冲的12极、三相电机为基础。
可以认识到，如果用于确定平均的转数等于2的一个幂数(如16或32)，那么确定用于补偿模式中的平均值的进程可以大大简化。这是因为一组二进制数的平均值等于由与用来定义数组的2的幂数相等的位数右移的数组的和。例如，32个二进制值的平均可以通过对这32个值求和来得出一个总和，然后将其右移5位来确定。作为参考，本发明的最佳实施例采用这种方法将每个特征值对电机的32转取平均；当然，本发明并不局限于这一转数，也不局限于这个特定的计算平均方法。
再参考图9，其中示出了通常根据前面的描述运行的适应性速度控制脉冲发生器300的第一实施例。更详细地说，该电路包括一个控制器302，它可以是能够执行下面描述的序列的任何公知的状态机、微处理器或微控制器。控制器302当在信号线304上从系统控制器(没有示出)接收到一个START命令时启动LEARN模式。控制器反过来又在选择线306和308上分别设置一个SEL0输出和一个SEL1输出，以便指示一个常规的六输入、二输出多路复用器310将输入端A1连接到输出端A以及将输入端B1连接到输出端B(关于SEL0和SEL1输出下面还要作更多的说明)。这导致信号线312上来自参考时钟166(如图8所示)的Fref0信号被输出到输出信号线314，后者反过来又被作为Fref信号提供给图8的相位误差检测器164。如图9所示，来自反电势感测电路156(图8)的ZX(过零点)信号在信号线158上提供给单稳电路316，后者在信号线318上将产生的脉冲提供给多路复用器310的输入端B1和B2，并且这个产生的脉冲被连接到多路复用器的输出信号线320，提供Fcom信号到相位误差检测器164(图8)。
在多路复用器输出信号线320上的脉冲也通过信号线322提供给一个除数为36的除法器。图中所示的反相输入指示脉冲在由除法器324接收之前被反相。除法器324在从信号线322收到36个输入脉冲后在信号线326上输出一个输出脉冲给除数为32的除法器328，每次在电机已转完完整一周时提供指示。另外，除法器324在从信号线322收到每个输入脉冲时在总线330上输出一个六位值，作为RAM332的一个唯一的地址输入，其功能将在下面进行描述。除法器328在完成了32转后又输出一个信号给一个D锁存器334，后者设置锁存并触发由信号通道336报告给控制器的LEARN值，指示LEARN模式已经完成。为了视图清楚起见，图8省略了某些传统的清除和时钟线，下面会认识到这些线路对示出的这些和其它方框是需要的。应当充分注意到，电路在以传统方式启动时被清零，并且在LEARN模式中电机完成32转则被经由信号线336报告给控制器302。
现在图8的相位检测器164响应Fref和Fcom信号之间的相位差产生了Pu和/Pd脉冲，并且如图8所示，这些信号分别由信号通道338和340提供给电荷激励和补偿滤波电路172以及适应性速度控制脉冲发生器300。更详细地说，图9示出了进入电路的这些信号通道338和340，其中信号通道340(包括/Pd脉冲)被连接到一个反相器342，从而Pu脉冲在通道338上、一个反相的/Pd脉冲在信号线344上提供给一个增/减计数器346。
增/减计数器346是一个传统的计数器，它根据加到UP和DN输入端的信号提供从初始值零开始的一个八位计数(以2的补数形式)。当Pu脉冲有效时计数器递增计数，当/Pd脉冲有效时递减计数，从而分别产生一个正计数或一个负计数。计数器346每次计数时由控制器302初始化并清零，计数器346的时钟按提供要求的旋转的系统时钟的某些等分(由增/减系统时钟等分器348提供)提供。当然，使用的实际频率取决于设计。产生的计数是一个八位计数值，分别表示进来的Pu或反相的/Pd脉冲的持续时间。
对该Fcom周期，这八位计数值被提供给一个13位加法器350并加到储存在RAM332中的原有值中(原有值由寄存器334提供)。应该注意，当系统被初始化时，RAM被控制器302初始化，以使得零被初始存储在所有36个要求的存储位置(在电机一转中有36个Fcom周期)。八位计数值被作为最低有效位提供给13位加法器350，并且在LEARN模式过程中，当电机转32周时，对每个Fcom周期累加一个总和。当然，有些值是正的，其它值是负的，这取决于图8的相位检测器164工作时分别接收的Pu和/Pd脉冲，但在LEARN模式结束时，RAM332将包括36个不同的总和，每个共有13位并进一步相应于电机旋转一周中的每个Fcom周期。
当LEARN模式结束时，如上所述，电路300将进入工作的补偿模式。对每个Fcom周期，指示RAM332提供一个总和到寄存器334，并且总和的八个最高有效位被提供给一个增/减计数器352。如上所述，采用13位总和的八个最高有效位实现除以32运算(将该值右移5位)，以使得放在增/减计数器352中的结果值是对Fcom周期的平均值。很容易看出，两个增/减计数器346、352并不都需要，一个单一的增/减计数器可以以适当的选择逻辑用于工作的特征和补偿模式，但为了对电路的工作作更清楚的描述，提供了两个计数器。
如上所述，寄存器334的计数值具有2的补数形式，它包括一个符号位，指示计数值的极性，当计数值为负时，符号位的值为“1”，当计数值为正时，符号位的值是“0”。如图9所示，总线354将八位计数值从寄存器334连接到增/减计数器352和控制器302。另外，符号位被连接到增/减计数器352的UP输入端，一个反相的符号位被连接到增/减计数器352的DN输入端。这样，一旦被启动，符号位的极性指示计数器352或者从初始装入的值向上计数到零(如果该值为负数)，或者从计数值向下计数到零(如果该值为正数)。控制器测试计数值，看它是零、正数还是负数，并在前面提到的SEL0和SEL1信号通道306和308上提供输出，同时相应地为增/减计数器352提供指示。
如果计数值等于零，那么计数器352不能由控制器302启动，设置SEL0和SEL1输出来选择多路复用器310上的A1和B1输入端(与LEARM模式时相同)。将进来的Fref0和ZX信号没有补偿地直接传送到相位误差检测器164。
如果计数值是正数，那么控制器302在信号通道312上的下一个Fref0脉冲发生时启动计数器352从该计数值向下计数到零，一旦到零，计数器352就在信号通道356上输出一个零计数信号提供给一个单触发电路358。单触发电路358的输出是一个脉冲，它由信号通道359提供给多路复用器310的A2和B3输入端。在计数器352被启动开始递减计数的同时，控制器302也在SEL0和SEL1信号通道306和308上提供适当的信号，以便指示多路复用器310选择输入端A2和B1。从而电路300在信号通道314上提供一个“延迟的”Fref信号、在信号通道320上提供一个“正常”的Fcom信号到图8的相位误差检测器164。
最后，如果计数值是一个负数，那么控制器302在信号通道158上的下一个ZX信号发生时启动计数器352从该计数值递增计数到零。作为响应，计数器352递增计数到零，并输出一个脉冲，该脉冲随后被加到多路复用器310的A2和B3输入端。然而这次控制器302选择SEL0和SEL1值来指示多路复用器310接通输入端A1和B3，因此在负数计数值的情况下，最后的结果是在信号通道314上提供一个“正常的”Fref信号、在信号通道320上提供一个“延迟”的Fcom信号到相位误差检测器164。
应该注意，这种方式导致不均匀的参考频率被提供给相位误差检测器(以及相对于由反电势感测电路提供的过零点检测延迟了的Fcom脉冲)，但好处是在补偿模式下电机速度变化减小和速度控制操作得到改进。应该进一步注意到，图8的全部电路可以在能适当编程完成上述功能的微处理器或DSP中实现。
上面提到，图8的适应性速度控制脉冲发生器可以以几种不同的方式实现，在参考图9完成了对第一实施例的描述之后，现在将讨论该电路的第二实施例以及为此提供的图10。
图10表示第二相位锁定Fcom周期补偿装置，它也通过比较Fcom脉冲与Fref脉冲并将该相位差保持在某个恒定值来产生一个控制信号，但在这个第二实施例中，提供给相位误差检测器164(图8)的参考频率保持恒定，而Fcom信号根据需要超前或滞后。
图10的适应性速度控制脉冲发生器总体表示为300A，它包括几个与图9的电路相同的部件。图10电路的工作在LEARN模式中与图9电路基本相同；在包括LEARN模式的32周机械旋转中，对每个Fcom周期在RAM332中存储一个总和。另外，控制器302在选择线360上提供一个SEL输出，指示多路复用器310将输入端A1和B1与输出端A和B相连，将参考时钟发生器166(如图8所示)的Fref0信号和Fcom信号(经由单触发电路316的ZX信号)传送到图8的相位误差检测器164。注意在LEARN模式下由图10的电路计算的计数值的极性与由图9的电路计算的值比较是反向的；更详细地说，在图10中，Pu信号通道338被连接到计数器346的DN输入端，包含反相的/Pd脉冲的信号通道344被连接到计数器346的UN输入端。
一旦LEARN模式完成后，电路就进入补偿模式，这时，对每个Fcom周期，来自RAM的最高8个有效位被提供给加法器362，后者还接收指示来自方框364的1/2 Fref周期的一个恒定值。这两个值被求和，使得RAM332的计数值或者加到1/2的Fref周期或者从中减去(取决于计数值是正数还是负数)，并且这个值被装入由控制器302在下一个ZX脉冲发生时启动的增/减计数器352中。当计数器达到零时，一个零计数脉冲在信号通道356上被提供给单触发电路358，并且产生的脉冲其后经由信号通道359施加到多路复用器310的B2输入端。与此同时，控制器302在选择线360上提供适当的SEL信号，将多路复用器310的输入端A2和B2连接到输出端A和B，以便Fref信号被放置在输出线314上，Fcom信号被放置在信号线320上。图10示出了来自多路复用器输入端A2的上行线的一个反相器366，以便在补偿模式下提供给相位误差检测器164的Fref信号相对于LEARN模式下提供的Fref信号被反相。对Fref信号进行反相来计算被补偿的Fcom信号的大约180度相位延迟。
总之，图10所示的适应性速度控制脉冲发生器300A的第二实施例的工作为相位误差检测器164(图8)提供一个恒定的参考频率，并相应地使Fcom信号超前或滞后，以便提供改进的电机速度变化控制。
再参考图8，其中所示的本发明的最佳实施例包括前面提到的适应性换向脉冲发生器电路400，它从反电势感测电路156接收ZX信号，以及从适应性速度控制脉冲发生器300接收几个信号。图11示出了适应性换向脉冲发生器400的一个实施例，它是一个相位锁定换向补偿电路，该电路与图9或图10的相位锁定Fcom周期补偿电路合作来改进电机换向定时。
适应性换向脉冲发生器电路400通常采用界定换向点的两个Fcom平均误差值来确定换向点的特定定时。如上所述，现有技术的换向方法通常将换向点放在最近出现的Fcom脉冲之外先前的Fcom周期的一半长度的时间点。然而，本发明电路将换向点适应性地放在当前Fcom周期的中间点。对理想的电机来说，换向点应该令人满意地在一个目标点出现，该目标点是参考频率的一半周期点加上或减去根据需要被引入来使电机转矩性能最佳的一个先行(precession)值。本电路将补偿的换向点放在一点，该点是目标点加上界定该点的Fcom脉冲的平均Fcom误差的和的一半。
参考图11，适应性换向脉冲发生器400在信号通道上从反电势感测电路156(图8)接收ZX脉冲，并从适应性速度控制脉冲发生器(图9的300或图10中的300A)接收8位计数值(总线354上)、LEARN信号(通道336)、一个换向装入信号(通道380)、一个换向清零信号(通道382)和一个增/减系统时钟信号(通道384)。
在LEARN模式下，适应性换向脉冲发生器400采用传统的换向脉冲发生器176为电机提供换向定时，后者响应在通道158上接收的相继的ZX脉冲，在信号通道402上输出传统的换向定时脉冲。现有技术的换向脉冲发生器176在上面参考图3做了描述，它可以根据要求采用一个控制器或组合定时逻辑来实现，以产生必要的脉冲。为了清楚起见，图12的一个简单流程图示出了为产生每个常规的换向定时脉冲可能由该电路执行的步骤。当然，以后会认识到，图12中所示的步骤是在电路的工作过程中对每个Fcom周期执行，以便在收到每个ZX脉冲时对计数初始化。
再参考图11，传统的换向定时脉冲在信号通道402上被提供给一个多路复用器404，后者也从信号通道336接收LEARN信号作为选择输入。在LEARN模式下，多路复用器404在输出线406上从换向脉冲发生器176输出换向定时脉冲到图8的换向逻辑电路180，后者根据前面描述的方式工作，来提供电机的换向定时。
当LEARN模式结束后，图11的电路进入补偿模式，此时换向定时被适应性地改进。更详细地说，来自寄存器334的八位计数值(如图9和10所示)以下面描述的方式经由总线354提供给寄存器408和一个八位加法器410。寄存器408的功能是将接收到的计数值延迟一个Fcom周期，并且该寄存器由图8的控制器302以常规的方式控制的(为简化起见细节没有示出)。因此，加法器410接收本周期的一个计数值以及紧前面一个周期的计数值，对这两个值作加法运算，并将一个八位的和输出提供给一个16位加法器412。
加法器412还从方框414得到一个恒定的16位值，这个值代表额定(理想)的Fcom周期的一半(加上或减去可能用来使换向定时稍微超前或滞后以改进电机的转矩的任何先行值)。来自加法器410的八位和输出的最低有效位(LSB)被加法器412舍弃(来实现被2除)，并且这个值与方框414的值相加。值得注意的是，由于加法器410的八位和输出可以是负数，因此加法器412必须对符号位适当扩展，以保证加法运算能够适当地进行。加法器412产生的输出是一个16位的正数，代表当前换向脉冲的最佳换向定时(在最近得到的ZX脉冲之外)。
加法器412的输出被提供给一个递减计数器416，后者受(图9或图10的)控制器302指示而开始递减计数到零。当计数器416到达一个零计数值时，一个零计数信号经由信号通道418被提供给一个单触发电路420，后者经由信号通道422将换向脉冲输出到多路复用器404的A1输入端。由于电路此时运行在特征模式下，LEARN信号先前已经(被图9或图10的电路)触发，因此多路复用器404将输入端A1连接到输出端A，在要求的时间点经由输出信号通道406将补偿的换向脉冲传送到图8的换向逻辑电路180。
在完成了对图8--12所示的电机电路100A的相位锁定装置的讨论之后，现在将对本发明的频率锁定装置进行讨论。参考图13，其中示出的电机电路100B包括本发明的另一个最佳实施例并且采用频率锁定方法来控制电机的速度和换向。如参考图8讨论的实施例那样，图13的电机电路100B包括几个现有技术的部件，其工作基本上与上面描述的一样。然而，图13所示的电机电路100B的新部件是一个适应性的速度控制发生器500和一个适应性的换向定时发生器600，这些电路的每一个的构成及工作原理都将在下面作详细的描述。
首先从适应性速度控制发生器500开始，图14示出了该电路的一个最佳实施例。这时应该注意，该电路包括图3中所示的电荷激励172的工作，以使得该电路的输出包括被直接提供给图13的补偿滤波器173的Pout信号。本领域的技术人员会认识到，具有一个频率锁定装置的伺服系统通常通过比较一个反馈信号(在这种情况下是Fcom脉冲)的周期和一个参考频率的周期来产生一个误差或控制信号。参考频率不必产生，因为参考频率的周期可以由一个常数值表示。两个周期之间的差就是频率误差，根据伺服环的特征，伺服系统通常会试图保持该频率误差等于零或处于某个稳定的常数值或频率转差(slip)。
根据本发明，当主轴电机达到速度并且频率锁定至一个参考周期时，对每个Fcom周期测量周期误差。这些周期误差被取平均并且存储在一个RAM中，在该RAM中每个地址包括与电机的物理旋转中一个特定的Fcom周期相关的值。对上面描述的相位锁定装置而言，这些地址并不需要限制在一个特定的位置，只需要在主轴电机保持运行的时间期间保持如此就行。每次电机启动，一组新的测量和平均就被启动，并且每组都与先前的测量组无关。
周期误差代表Fcom脉冲相对于一个参考周期的误放，原因可能是磁极和线圈槽位置的机械容差，也可能是因为速度误差。与一个Fcom相关的周期误差组的平均代表要通过补偿消除的机械误放，从而为电机速度控制提供一个更近似代表真实速度变化的更均匀的信号。当特征(LEARN)模式完成之后，该平均值被加到每个观察到的Fcom周期或从中减去，以便得到由补偿滤波电路使用的一个改进的Pout信号。
如下所示，用一个控制器来提供电路中各种补偿的顺序定时，并且这个控制器的工作可以根据需要由处理器、状态机或组合逻辑来实现。此外，这里展示的整个电路可以直接在通过适当编程能执行所描述的功能的一个DSP或其它处理机中实现。
现在参考图14的电路，其中示出了适应性速度控制发生器500，它包括一个控制器502，该控制器从一个系统控制器(没有示出)接收一个起始命令，并且与之响应启动本发明的顺序。如对图8-12所做的描述那样，可以理解到，在图14中省略了几个公知的常规操作连接，以简化对明确提出的操作的示意，应该理解，控制器适当地控制图14的电路，并在程序开始之前对电路启动清零操作。
通常，图14的电路以如此方式工作，使得Fcom周期与代表电机运行速度的额定Fcom周期的一个固定值进行比较。如果计数值太短，那么电机运行太快，否则，如果计数太长，那么电机运行太慢。在LEARN模式下，额定Fcom周期的负值被装入一个递增计数器，它对该负值开始计数到零。当收到下一个ZX脉冲时，计数器中的值被转移到一个增/减计数器(递增计数器为下一次测量重新装入)。符号位被用来确定增/减计数器的计数方向，当增/减计数器计数时，一个Pout信号被输出，它具有装入值的符号极性。Pout信号在计数器达到零计数值之前一直保持有效。当LEARN模式完成之后，电路进入工作的补偿模式，这时在LEARN模式下累加的平均计数值被用来产生Pout信号。
现在开始对图14的电路作详细的描述，当收到系统处理器的起始命令时，电路进入前面提到的LEARN模式，该模式的持续时间为主轴电机的32转。一个延迟的Fcom(DFcom)信号由控制器响应从信号通道158收到的一个ZX脉冲来产生，并经由信号通道504输出到一个除数为36的除法器506，后者每隔36个DFcom信号输出一个信号。这个输出标记电机完成了一周机械旋转，它被提供给一个除数为32的除法器508，后者在完成32转时锁定一个D锁存器510，导致输出线512上一个LEARN信号的触发(指示LEARN模式已完成)。
输出线512被作为控制器502的输入端，以及作为多路复用器516的一个选择输入端，使方框516的一个值被装入递增计数器518。方框516中的值是一个恒定的16位值(具有2的补数形式)，代表额定的Fcom周期，其符号是负的。当然该选定值是根据系统时钟频率、电机的额定旋转速度和一转中的Fcom周期数(在这个例子中是36)选择的。该值可以作进一步的细微调节，来考虑控制器在处理用于控制该电路的控制信息时所需要的时钟周期数。递增计数器518从该值开始递增计数，直到控制器502收到下一个ZX脉冲为止，此时递增计数器518中的计数值经由总线522被输出到一个增/减计数器。递增计数器518被立即清零，重新装入方框516中的值，并且再对该值计数直到收到下一个ZX脉冲为止。
提供给增/减计数器520的值很可能是一个接近零的数(不管是正数还是负数)，这取决于ZX脉冲是否刚好在计数器518计数到零之前或之后出现(很容易认识到，当实际的Fcom周期等于额定的Fcom周期时，该值正好为零)。来自总线522的符号位经由信号通道523提供给增/减计数器520的一个UP输入端和一个反相的DN输入端，以便当该值为负数时，增/减计数器520被指示递增计数，而当该值为正数时，增/减计数器520被指示递减计数。当经由信号通道524从控制器502收到一个LOAD(装入)命令时，总线522上的值被装入增/减计数器520，该计数器在LOAD命令的下降沿被启动(仅由D锁存器526和输出线528)。通道523上的符号位也被提供给D锁存器530，后者在从通道524收到LOAD命令的下降沿时，在通道532上输出一个信号，此信号被提供给一个异或(XOR)方框534和一个传统的三态输出器件536。当增/减计数器520继续计数到零(无论递增或递减)时，最高有效Q-位(MSQ)输出保持与计数值同样的极性，直到计数值到零为止。信号通道538将MSQ输出信号连接到XOR方框534，XOR方框的输出(是一个高逻辑状态)经由信号通道540被提供给三态器件536的允许启动(EN)输入端。因此，一旦增/减计数器520被启动，它就从该计数值开始计数，或者递增到零(如果该值为负数)，或者递减到零(如果该值是正数)，并且由三态器件536经由输出线542输出一个Pout信号，其极性与正在计数的值一样。当增/减计数器520到零时，三态器件536被禁止，截断通道542上的Pout信号。另外，XOR在通道540上的输出(此时处于低逻辑状态)被反向器544反向，并经由信号通道546被用于对D锁存器526清零。
另外，在递增计数器518中的计数值在总线522上被提供给增/减计数器520的同时，该计数值也被提供给一个多路复用器550，后者也从信号总线512接收LEARN信号作为一个选择输入，导致该值被传送到一个16位加法器552。如图9和图10的电路那样，加法器552将该值与先前存储在RAM554中的一个值相加，以便对LEARN模式的32周机械旋转累加一个总和。RAM由除法器506(经由地址总线556)寻址，并且先前存储的13位值被传送到一个寄存器558，并从中经由总线560输出到一个10/13位移位模块562，后者在LEARN模式下经由总线564不加改变地将该值传送到加法器552。10/13位移位模块562的作用是在特征模式下执行除以32(右移5位)的运算。在LEARN模式开始时，RAM被初始化，以使得所有36个地址中都包含零。
当LEARN模式结束时，图14的电路进入补偿模式，此时RAM554中存储的值被用于在通道542上产生Pout信号。在补偿模式下电路的总体工作从多路复用器550开始可以更好地理解，多路复用器550将方框516的值传送到16位加法器552，并且在RAM554中累加的总和被提供给寄存器558、总线560，并且由10/13位移位模块562右移，来完成得到一个平均值所需要的除以32运算。这个平均值被提供给加法器552并与方框516的值相加。加法器552的输出由总线566提供给多路复用器514，从中又提供给递增计数器518，启动一次递增计数。与LEARN模式时一样，递增计数器518在下一个ZX信号处停止，这时得到的计数值被提供给增/减计数器520，后者按如上所述方式工作，根据需要在信号通道542上产生Pout信号。
再参考图13，可以看出，适应性速度控制发生器500提供几个输出到适应性换向定时发生器600，后者如前面所述的那样提供换向定时脉冲到换向逻辑电路180，使电机换向。参考图15，图中示出了根据本发明构造的执行频率锁定的适应性换向定时发生器600的最佳实施例。可以认识到图15的电路与图11的电路具有类似的构造和工作原理，更详细地说，在LEARN模式下，换向定时脉冲由传统的换向脉冲发生器176按如上所述方式产生，并经由信号通道602和多路复用器604在信号通道606上输出到图13的换向逻辑电路180。以这种方式，在LEARN模式下，换向定时以常规的方式产生。
在电路进入工作的补偿模式的时间，在LEARN模式中累加的平均值被用来改进换向定时。更详细地说，来自图14所示的总线560的计数值的最高10个有效位被提供给寄存器608和11位加法器610。寄存器608的作用是将接收到的计数值延迟一个Fcom周期，以使得加法器610接收一个当前周期的计数值和紧前面一个周期的计数值，对这两个值进行加法运算，提供一个10位的输出给一个16位加法器612。另外，加法器610的最高有效位(MSB)被作为符号扩展(sign extension)提供给加法器612，最低有效位(LSB)被舍弃，从而对该输出完成除以二的运算。
对图11的电路来说，加法器612也由方框614提供一个恒定的16位值，这个值代表额定(理想的)Fcom周期的一半(加上或减去可能用来使换向定时稍微超前或滞后以改进电机的转矩的任何先行值)。加法器612的输出是一个16位的正数，代表当前换向脉冲的最佳换向定时(在最近获得的ZX脉冲范围之外)。
加法器612的输出被提供给一个递减计数器616，后者由(图14的)控制器502指示开始递减计数到零。当计数器616到达一个零计数值时，一个零计数信号经由信号通道618被提供给一个单触发电路620，后者经由信号通道622将换向脉冲输出到多路复用器604的A1输入端。由于电路此时运行在特征模式下，LEARN信号先前已经被触发，因此多路复用器604将输入端A1连接到输出端A，在要求的时间点经由输出信号通道606将补偿的换向脉冲传送到图13的换向逻辑电路180。
如上所述，本发明局限于伺服环所使用的误差校正，因为最佳实施例是对相位锁定和频率锁定装置提供的。应该认识到这两者之间的主要区别是，与相位锁定方法比较，频率锁定方法包括一个较高的时钟频率(至少10MHz的一个时钟将保持量化误差下降到100ns)，但相位锁定方法需要使用一个参考时钟发生器，频率锁定方法则不需要。此外，应该理解，随着电路集成化的趋势，可能最好将上面公开的最佳实施例的功能性操作全部集成到一个DSP或其它集成电路中，来执行构成本发明的步骤。
很清楚，本发明很适合实现上面提到的目的并取得上面提到的以及其中隐含的各种优点。尽管最佳实施例是为了本发明公开的目的而描述的，但可以对其作各种变化，这些变化不仅为本发明领域的技术人员理解，而且也包含在发明所公开以及权利要求所限定的精神范围内。
前面的描述仅仅是以例子的方式给出的，但本领域的技术人员会理解，在不脱离本发明范围的前提下可以作出改进。

Claims (8)

1、一种改进的电机控制电路，用于为硬磁盘驱动器主轴电机中的绕组提供换向定时和速度控制，该电路具有一个反电势感测电路，用于在主轴电机机械旋转一周中响应绕组上感应的电压来产生若干过零信号，该电路还有与主轴电机每机械旋转一周相应的预定数目的参考频率周期，该改进的电机控制电路包括：
表征装置，用于表示在主轴电机的额定工作状态中主轴电机运行速度在若干次旋转中的系统变化特征，该表征装置包括：
速度控制平均装置，用于表示过零信号相对于参考频率周期的平均定时特征；和
换向定时平均装置，用于表示相继的过零信号之间的平均时间特征；以及
补偿装置，用于补偿主轴电机运行速度的系统变化，该补偿装置包括：
速度控制补偿装置，用于响应速度控制平均装置输出改进的速度控制定时信号，即响应由速度控制平均装置表示其特征的平均定时而改进的速度控制定时信号；和
换向定时补偿装置，用于响应换向定时平均装置输出改进的换向定时信号，即响应由换向定时平均装置表示其特征的平均定时而改进的换向定时信号。
2、一种改进的方法，用于为一个电路中的硬磁盘驱动器主轴电机的绕组提供换向定时和速度控制，该电路具有一个反电势感测电路，用于在主轴电机机械旋转一周中响应绕组上感应的电压来产生若干过零信号，该电路还有与主轴电机每机械旋转一周相应的预定数目的参考频率周期，该改进的方法包括以下步骤：
表示在主轴电机的额定工作状态中主轴电机运行速度在若干次旋转中的系统变化特征，包括以下步骤：
表示过零信号相对于参考频率周期的平均定时特征；和
刻化相继的过零信号之间的平均时间特征；以及
补偿主轴电机运行速度的系统变化，包括以下步骤：
响应过零信号相对于参考频率周期的特征化平均定时，输出改进的速度控制定时信号；和
响应由相继的过零信号之间的特征化的平均定时，输出改进的换向定时信号。
3、在一个具有多相主轴电机和一个反电势感测电路的硬磁盘驱动器中，主轴电机在机械旋转中具有若干Fcom周期，用于补偿主轴电机旋转速度变化的一个方法包括以下步骤：
通过以下方式表示主轴电机在一个LEARN模式下的特征：
采用反电势感测使主轴电机换向；
根据过零点和在一个参考频率下提供的参考脉冲之间的相位差来产生向上激励和向下激励信号；和
对每个Fcom周期取向上激励和向下激励信号的长度的平均并存储相关的平均长度值；以及
通过以下方式补偿主轴电机旋转速度的变化：
根据过零点和已调节的参考脉冲之间的相位差来产生向上激励和向下激励信号，该已调节的参考脉冲包括由平均长度值调节的参考脉冲。
4、在一个具有多相主轴电机、系统控制器、存储器和一个提供反电势换向定时的反电势感测电路的硬磁盘驱动器中，主轴电机在机械旋转一周中具有若干额定过零点，用于使主轴电机旋转速度的变化最小化的一个方法包括以下步骤：
在若干次机械旋转中，通过确定每个过零点和每个相关的额定过零点之间的一个平均相位差来表示主轴电机机械旋转一周中与每个过零点相关的误差的特征；和
对一周机械旋转中的每个过零点，通过采用平均相位差标定一个适应性过零点，来补偿与每个过零点相关的误差，并且
产生一个适应性相位差信号，其中该适应性相位差信号表示每个过零点和每个相关的适应性相位交叉点(phase crossing)之间的相位差。
5、在一个具有多相主轴电机、系统控制器、存储器和一个提供反电势换向定时的反电势感测电路的硬磁盘驱动器中，主轴电机在机械旋转一周中具有若干额定过零点，用于使主轴电机旋转速度的变化最小化的一个设备包括：
过零点表征装置，用于表示主轴电机机械旋转一周中与每个过零点相关的误差，其中该误差被表征为在若干次机械旋转中每个过零点和每个相关的额定过零点之间的一个平均相位差；和
过零点补偿装置，它响应表征装置，对于一周机械旋转中的每个过零点，通过采用平均相位差标定一个适应性过零点，来补偿与每个过零点相关的误差，并且
产生一个适应性相位差信号，其中该适应性相位差信号表示每个过零点和每个相关的适应性相位交叉点之间的相位差。
6、根据权利要求5的装置，其特征在于过零点表征装置包括：
一个相位检测器，用于识别每个过零点和每个额定过零点之间的相位差；
一个平均装置，响应相位检测器，对每个实际过零点和每个额定过零点之间的相位差取平均，为每个实际过零点产生平均相位差；和
一个存储装置，响应平均装置，为每个实际过零点存储平均相位差。
7、在一个具有多相主轴电机、系统控制器、存储器和一个在参考频率下提供参考脉冲的时钟的硬磁盘驱动器中，参考脉冲在主轴电机机械旋转一周中定义若干额定过零周期，参考脉冲在主轴电机机械旋转一周中进一步定义若干额定换向步骤，该额定换向步骤被定义为在每个额定过零周期的中心产生，通过适应性地选择主轴电机的换向步骤来使主轴电机旋转速度的变化最小化的一个方法包括以下步骤：
在若干次机械旋转中，通过确定每个过零周期的一半和每个额定过零周期的一半之间的一个平均相位差来表示主轴电机机械旋转一周中与每个换向步骤相关的误差的特征；和
通过将每个换向步骤放在位于由平均相位差偏置的相关额定换向步骤处的一个适应性换向步骤处，来补偿与每个换向步骤相关的误差。
8、在一个具有多相主轴电机、系统控制器、存储器和一个在参考频率下提供参考脉冲的时钟的硬磁盘驱动器中，参考脉冲在主轴电机机械旋转一周中定义若干额定过零周期，参考脉冲在主轴电机机械旋转一周中进一步定义若干额定换向步骤，该额定换向步骤被定义为在每个额定过零周期的中心产生，通过适应性地选择主轴电机的换向步骤来使主轴电机旋转速度的变化最小化的一个装置包括：
换向步骤表征装置，用于表示主轴电机机械旋转一周中与每个换向步骤相关的误差的特征，其中该误差被表征为在若干次机械旋转中每个过零周期的一半和每个额定过零周期的一半之间的一个平均相位差；和
换向步骤补偿装置，它响应表征装置，通过将每个换向步骤放在位于由平均相位差偏置的相关额定换向步骤处的一个适应性换向步骤处，来补偿与每个换向步骤相关的误差。
CN96191294A 1995-09-06 1996-09-06 对硬磁盘驱动器主轴电机制造容差的适应性补偿 Pending CN1173229A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/524,342 US5631999A (en) 1995-09-06 1995-09-06 Adaptive compensation for hard disc drive spindle motor manufacturing tolerances
US08/524,342 1995-09-06

Publications (1)

Publication Number Publication Date
CN1173229A true CN1173229A (zh) 1998-02-11

Family

ID=24088789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96191294A Pending CN1173229A (zh) 1995-09-06 1996-09-06 对硬磁盘驱动器主轴电机制造容差的适应性补偿

Country Status (8)

Country Link
US (1) US5631999A (zh)
EP (1) EP0818042B1 (zh)
JP (1) JPH09168294A (zh)
KR (1) KR970707540A (zh)
CN (1) CN1173229A (zh)
AU (1) AU6941696A (zh)
DE (1) DE69627317D1 (zh)
WO (1) WO1997011454A2 (zh)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754025A (en) * 1993-12-28 1998-05-19 Sony Corporation Iron core motor device
JPH0947075A (ja) * 1995-07-28 1997-02-14 Matsushita Electric Ind Co Ltd ブラシレスモータ
US5783920A (en) * 1995-09-26 1998-07-21 Texas Instruments Incorporated Error signal control circuit for a phase-lock-loop sensorless motor controller
KR0174492B1 (ko) * 1995-12-28 1999-04-01 김광호 소형정밀모터의 스위칭 제어신호 생성회로
EP0815640B1 (en) * 1996-01-24 2001-10-10 Koninklijke Philips Electronics N.V. Arrangement for supplying drive signals to a plurality of windings of a multi-phase d.c. motor, drive system and disk drive
US5900709A (en) * 1996-02-23 1999-05-04 Konica Corporation Rotation control device
FR2747521B1 (fr) * 1996-04-12 1998-06-26 Sgs Thomson Microelectronics Commande d'un moteur sans collecteur
US6108152A (en) * 1996-10-01 2000-08-22 Seagate Technology, Inc. Redundant synchronization fields to improve disc drive read performance
US6018432A (en) * 1996-10-17 2000-01-25 Seagate Technology, Inc. Disc drive operational response using idle mode compensation
JPH10174484A (ja) * 1996-12-10 1998-06-26 Zexel Corp 直流ブラシレスモータ駆動装置
US6055118A (en) * 1997-01-15 2000-04-25 Seagate Technology, Inc. Holding automatic gain control levels during read error recovery in a disc drive
US6052804A (en) * 1997-01-15 2000-04-18 Seagate Technology, Inc. Data transfer optimization through sector evaluation and reallocation during a disc drive idle mode
US6055121A (en) * 1997-01-16 2000-04-25 Seagate Technology Inc. Optimizing track address detection in a disc drive
DE69823494T2 (de) * 1997-02-05 2005-04-14 Fisher + Paykel Appliances Ltd., East Tamaki Regelung eines bürstenlosen gleichstrommotors
US6046878A (en) * 1997-04-30 2000-04-04 Seagate Technology, Inc. Object positioning using discrete sliding mode control with variable parameters
US6031684A (en) * 1997-06-03 2000-02-29 Seagate Technology, Inc. Servo gain optimization using model reference seeks in a disc drive
US6266203B1 (en) 1997-06-13 2001-07-24 Seagate Technology Llc Integrated temperature sense circuit in a disc drive
DE19882463T1 (de) * 1997-06-13 2000-07-06 Seagate Technology Temperaturabhängige Plattenlaufwerk-Parameterkonfiguration
US6084738A (en) * 1997-08-15 2000-07-04 Seagate Technology, Inc. Writing servo information to a disc drive at a constant density
CN1269904A (zh) * 1997-08-15 2000-10-11 西加特技术有限公司 磁盘驱动器中密度恒度的伺服信息
US6490120B1 (en) 1997-08-29 2002-12-03 Seagate Technology Llc Servo gain optimization using a variable convergence factor
US6078458A (en) * 1997-09-09 2000-06-20 Seagate Technology, Inc. Servo track writing using adaptive rotational speed control
US6057981A (en) 1997-09-23 2000-05-02 Seagate Technology, Inc. Product information identification in a head disc assembly
US6690524B1 (en) 1997-10-16 2004-02-10 Seagate Technology Llc Data recovery in a disc drive with redundant sync data blocks
US6115201A (en) * 1997-10-16 2000-09-05 Seagate Technology, Inc. Disc drive head bias current optimization
US6252731B1 (en) 1997-10-16 2001-06-26 Seagate Technology Llc Parametric optimization using disc drive read channel quality measurements
US6141165A (en) 1997-10-16 2000-10-31 Seagate Technology, Inc. Head switching sequence in a disc drive employing head bias currents
US6097561A (en) * 1998-03-09 2000-08-01 Seagate Technology, Inc. Data recovery in a disc drive with redundant sync data blocks
US6205569B1 (en) 1997-11-18 2001-03-20 Seagate Technology Llc Error recovery using alternate headers in a disc drive
US6023136A (en) * 1997-11-28 2000-02-08 Motorola, Inc. Adaptive motor control circuit and method
US6104566A (en) * 1997-12-12 2000-08-15 International Business Machines Corporation Direct access storage device (DASD) with a variable spindle rotation speed
US6091572A (en) * 1998-01-30 2000-07-18 Seagate Technology, Inc. Connector contact assembly with high normal force compression
US6046554A (en) * 1998-02-13 2000-04-04 General Electric Company Method and apparatus for calibrating a permanent-magnet motor using back EMF measurement
US6252362B1 (en) 1999-11-23 2001-06-26 Texas Instruments Incorporated Method and apparatus for synchronizing PWM sinusoidal drive to a DC motor
US6373649B1 (en) 1998-07-02 2002-04-16 Seagate Technology Llc Reduced head population detection in a disc drive
US6320714B1 (en) 1998-07-13 2001-11-20 Seagate Technology Llc Reduced head population detection in a disc drive
US6392833B1 (en) 1998-07-13 2002-05-21 Seagate Technology, Llc Reducing self-excited mechanical resonances in a disc drive
US6268974B1 (en) 1998-07-13 2001-07-31 Seagate Technology Llc Gain optimization in a disc drive
US5990643A (en) * 1998-07-24 1999-11-23 Advanced Motion Controls, Inc. Sensorless commutation position detection for brushless D.C. motors
US5982130A (en) * 1998-08-13 1999-11-09 Unitrolde Corporation Calibration technique to remove series resistance errors in the sensed back EMF of a motor
US6034496A (en) * 1998-08-13 2000-03-07 Unitrade Corporation Motor speed control using fixed-duration torque bursts
US6570360B1 (en) * 1999-06-30 2003-05-27 Seagate Technology Llc Self-synchronizing AC synchronous driver for DC brushless motors
US6339303B1 (en) * 2000-03-31 2002-01-15 International Business Machines Corporation System, method, and program product for controlling communication of disk drive motor
US6462495B1 (en) * 2000-04-25 2002-10-08 Infineon Technologies Ag Controlling a brushless DC motor
US6710567B2 (en) 2000-11-27 2004-03-23 Seagate Technology Llc Velocity dependent reference profile for spindle motor acceleration control
US6876176B2 (en) * 2000-12-02 2005-04-05 Ford Global Technologies, Llc Toroidally wound induction motor-generator with selectable number of poles and vector control
US6577088B2 (en) 2001-02-09 2003-06-10 Seagate Technology Llc Closed loop spindle motor acceleration control in a disc drive
US6747838B2 (en) 2001-02-15 2004-06-08 Seagate Technology Llc Thermal performance of an integrated amplifier in a disc drive
US6731453B2 (en) 2001-02-15 2004-05-04 Seagate Technology Llc Optimizing thermal performance of an integrated circuit in a disc drive
US6664749B2 (en) 2001-04-06 2003-12-16 Seagate Technology Llc Spindle motor initialization after a control processor reset condition in a disc drive
US6744587B2 (en) 2001-06-29 2004-06-01 Seagate Technology Llc Motor control circuit with adaptive controller path selection for different load conditions
US6574070B2 (en) 2001-08-09 2003-06-03 Seagate Technology Llc Model reference generator for a disc drive
US6707269B2 (en) 2001-09-11 2004-03-16 Seagate Technology Llc Motor control circuit with adaptive dynamic range selection
US7062160B2 (en) 2002-03-13 2006-06-13 Seagate Technology Llc Monitoring current in a motor during acceleration to verify motor frequency lock
JP2003304694A (ja) * 2002-04-04 2003-10-24 Internatl Business Mach Corp <Ibm> データ記憶装置、回転制御装置及び回転制御方法
US6798192B2 (en) * 2002-06-11 2004-09-28 Honeywell International, Inc. Speed sensing system with automatic sensitivity adjustment
US6901212B2 (en) * 2002-06-13 2005-05-31 Halliburton Energy Services, Inc. Digital adaptive sensorless commutational drive controller for a brushless DC motor
US6686715B2 (en) * 2002-06-14 2004-02-03 Champion Microelectronic Corp. Motor control device
JP3888247B2 (ja) * 2002-07-15 2007-02-28 松下電器産業株式会社 モータ駆動装置
US7012391B2 (en) * 2002-08-09 2006-03-14 Seagate Technology Llc Motor acceleration using continuous sequence of current limit values
JP3876838B2 (ja) * 2003-01-17 2007-02-07 トヨタ自動車株式会社 車両用高加速時変速制御装置
US7378810B1 (en) * 2003-05-20 2008-05-27 Marvell International Ltd. Method and apparatus for spindle motor control
US7019482B2 (en) * 2003-05-29 2006-03-28 Sodick Co., Ltd. Motion controller having sliding mode controller
US7404073B2 (en) 2003-06-26 2008-07-22 Seagate Technology Llc Transitioning from startup code to application code during initialization of a processor based device
US7242175B2 (en) * 2003-08-08 2007-07-10 Stmicroelectronics, Inc. Determining rotation of a freewheeling motor
US7190140B2 (en) * 2004-04-05 2007-03-13 Sodick Co., Ltd. Sliding mode controller position control device
US7106021B2 (en) * 2004-05-04 2006-09-12 International Business Machines Corporation Method, system, and program product for feedback control of a target system utilizing imposition of a periodic modulating signal onto a command signal
US7197410B2 (en) * 2004-08-04 2007-03-27 Seagate Technology Llc Predicting loss of frequency lock between a motor control circuit and a motor
US7005822B1 (en) * 2004-09-21 2006-02-28 Motorola, Inc. Torque ripple reduction for a voltage mode motor controller
US7034478B2 (en) * 2004-09-30 2006-04-25 Agere Systems Inc. Digital spindle control architecture
US7012396B1 (en) 2004-09-30 2006-03-14 Agere Systems Inc. Increased digital spindle motor control resolution through dither
US7432677B2 (en) * 2004-12-16 2008-10-07 Seagate Technology Llc Closed-loop rotational control of a brushless dc motor
KR100712544B1 (ko) * 2006-01-10 2007-05-02 삼성전자주식회사 직류 모터의 반복적 허위 속도 오차 보상 장치 및 방법과이를 이용한 디스크 드라이브
KR100723521B1 (ko) * 2006-01-12 2007-05-30 삼성전자주식회사 무브러시 직류 모터의 기구적 공차 보상 장치 및 방법과이를 이용한 디스크 드라이브
US7227326B1 (en) * 2006-04-24 2007-06-05 Rockwell Automation Technologies, Inc. System and method for transient-based motor speed estimation with transient excitation
US7960936B2 (en) * 2006-11-14 2011-06-14 Texas Instruments Incorporated Methods and apparatus to lock a phase lock loop to a motor
US7893643B2 (en) * 2007-01-26 2011-02-22 Stmicroelectronics, Inc. Pair pole asymmetry compensation in back electromotive force zero cross detection
US7999500B1 (en) 2007-08-16 2011-08-16 Marvell International Ltd. Calibrating spindle motor controllers
JP5155624B2 (ja) * 2007-08-29 2013-03-06 ルネサスエレクトロニクス株式会社 モータ駆動装置
US8049985B2 (en) * 2009-02-03 2011-11-01 Seagate Technology Llc Variable spindle speed control for data storage devices
US8853985B2 (en) * 2010-09-17 2014-10-07 Marvell World Trade Ltd. Back-EMF detection for motor control
JP6301084B2 (ja) * 2013-08-06 2018-03-28 ローム株式会社 モータ駆動装置
KR101504026B1 (ko) * 2013-09-06 2015-03-18 삼성전기주식회사 모터 구동 제어 장치, 모터 구동 제어 방법 및 그를 이용한 모터 시스템
CN103475285B (zh) * 2013-09-12 2016-04-20 北京航空航天大学 一种磁悬浮飞轮无刷直流电机控制系统
US9396751B1 (en) * 2015-06-26 2016-07-19 Western Digital Technologies, Inc. Data storage device compensating for fabrication tolerances when measuring spindle motor current
US20180131749A1 (en) * 2016-11-10 2018-05-10 Ingram Micro Inc. System and Method for Optimizing Data Transfer using Selective Compression

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3794899A (en) * 1972-06-19 1974-02-26 Itek Corp Servo motor driven encoder error evaluation system
US3996454A (en) * 1974-04-18 1976-12-07 Actron Industries, Inc. Servomechanism monitor for numerically controlled machine tools
US4654566A (en) * 1974-06-24 1987-03-31 General Electric Company Control system, method of operating an electronically commutated motor, and laundering apparatus
US3947738A (en) * 1974-09-30 1976-03-30 Reliance Electric Company Pulsed power supply
US4063146A (en) * 1975-05-22 1977-12-13 Reliance Electric Company Digital firing control for a converter
US4811835A (en) * 1986-10-07 1989-03-14 K-Tron International, Inc. Vibratory material feeder
SE9002419L (sv) * 1990-07-12 1992-01-13 Skf Ab Omriktare 2
EP0840439A1 (en) * 1992-02-28 1998-05-06 STMicroelectronics, Inc. Amplifier and method for detecting the bemf of a coil of a polyphase sensorless dc motor
DE4231226A1 (de) * 1992-09-18 1994-03-24 Philips Patentverwaltung Schaltungsanordnung zum Kommutieren eines kollektorlosen Gleichstrommotors

Also Published As

Publication number Publication date
DE69627317D1 (de) 2003-05-15
WO1997011454A2 (en) 1997-03-27
AU6941696A (en) 1997-04-09
US5631999A (en) 1997-05-20
EP0818042B1 (en) 2003-04-09
WO1997011454A3 (en) 1997-07-03
KR970707540A (ko) 1997-12-01
EP0818042A2 (en) 1998-01-14
EP0818042A4 (en) 1998-10-14
JPH09168294A (ja) 1997-06-24

Similar Documents

Publication Publication Date Title
CN1173229A (zh) 对硬磁盘驱动器主轴电机制造容差的适应性补偿
US5258695A (en) Spin motor control system for a hard disk assembly
US4162435A (en) Method and apparatus for electronically commutating a direct current motor without position sensors
US4874993A (en) Sensorless brushless motor
US5294877A (en) Circuit and method for detecting deceleration rates of a polyphase DC motor
US5798623A (en) Switch mode sine wave driver for polyphase brushless permanent magnet motor
CN1041155C (zh) 直流无刷电机的驱动控制装置
KR100258434B1 (ko) 1-홀 신호를 이용한 3상 비엘디시 모터의 구동회로
US5808440A (en) Hybrid communication method and apparatus for a three-phase brushless DC motor
US4814676A (en) Self-starting brushless D.C. motor
CN1949649A (zh) 无刷直流电机控制装置及其控制方法
US4507591A (en) Linear pulse width to current converter for brushless DC motors
CN1070659C (zh) 无传感器的电动机驱动电路
CN1384596A (zh) 三相无刷马达驱动设备
KR101686352B1 (ko) 진상각 제어기 설계방법
US6359406B1 (en) Three-phase direction-current (DC) brushless motor with hall elements
KR0177995B1 (ko) 브러쉬리스 모터의 기동회로 및 방법
JPH03504915A (ja) ロータ位置検出技術
KR101684807B1 (ko) 진상각 제어기
JP2020198750A (ja) ブラシレスｄｃモータの制御方法及び制御装置
JP3578698B2 (ja) ブラシレス直流モータ駆動装置
JPH0591790A (ja) ブラシレスモータ
JP2751608B2 (ja) 無整流子直流電動機
KR100624086B1 (ko) 하나의 홀 센서를 이용한 비엘디시 모터의 홀 신호 발생 장치
US6320343B1 (en) Fine phase frequency multipiler for a brushless motor and corresponding control method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Applicant after: Seagate Technology, Inc.

Applicant before: Seagate Technology, Inc.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: SEAGATE TECHNOLOGY INC. TO: SEAGATE TECHNOLOGY LLC

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1009015

Country of ref document: HK