KR100624086B1

KR100624086B1 - 하나의 홀 센서를 이용한 비엘디시 모터의 홀 신호 발생 장치

Info

Publication number: KR100624086B1
Application number: KR1019990013907A
Authority: KR
Inventors: 신용상
Original assignee: 페어차일드코리아반도체 주식회사
Priority date: 1999-04-20
Filing date: 1999-04-20
Publication date: 2006-09-14
Also published as: KR20000066648A

Abstract

이 발명은 하나의 홀 센서만으로 120°위상차를 가지는 3개의 홀 신호 발생시켜 부품의 수를 줄이고 제조 원가를 줄이도록 합니다.

이를 위해, 이 발명은 하나의 홀 소자로부터 검출되는 상기 내부 착차의 자계 세기를 제1 홀 신호로서 출력하고, 자기 저항 소자로부터 검출되는 상기 외부 착자의 자계 세기를 주파수 신호로서 출력하는 제1 홀 신호 발생부 상기 제1 홀 신호의 라이징 에지를 시작 시점으로 P 번째의 상기 주파수 신호의 라이징 에지가 발생하는 시점에서 제2 홀 신호의 라이징 에지임을 알리는 신호를 발생하고, 상기 제1 홀 신호의 폴링 에지를 시작 시점으로 P 번째의 상기 주파수 신호의 폴링 에지가 발생하는 시점에서 제2 홀 신호의 폴링 에지임을 알리는 신호를 발생하여, 발생한 두 신호로서 제2 홀 신호를 발생하는 제2 홀 신호 발생부와 상기 제2 홀 신호 발생부와 동일한 구조로 이루어져 제3 홀 신호를 발생하는 제3 홀 신호 발생부를 포함하여 이루어진다.

홀 센서, 카운터, 자기 저항 소자, 주파수 신호, 비엘디시 모터

Description

하나의 홀 센서를 이용한 비엘디시 모터의 홀 신호 발생 장치{A generator of hall signal using of one hall sensor in the BLDC motor}

도1은 일반적인 비디오 카세트 레코더의 캡스턴 모터의 착자 구조도이다.

도2는 이 발명의 실시예에 따른 하나의 홀 센서를 이용한 비엘디시 모터의 홀 신호 발생 장치의 블록도이다.

도3은 도2의 제2 홀신호 발생부를 상세화한 회로도이다.

도4는 이 발명의 실시예에 따른 하나의 홀 센서를 이용한 비엘디시 모터의 홀 신호 발생 장치가 모터 정전시 발생하는 신호들의 파형도이다.

도5는 도4를 확대한 도면이다.

이 발명은 비엘디시 모터에 관한 것으로, 특히 하나의 홀 센서만을 이용하여 비엘디시 모터의 동작 상태를 나타내는 3개의 홀 신호를 발생하는 홀 신호 발생 장치에 관한 것이다.

일반적으로, 디시(DC) 모터는 선형 시스템(linear system)으로 모형화될 수 있기 때문에 제어하기가 쉽다는 장점을 가지고 있지만, 접촉식 정류자(commutator) 인 브러시(brush)의 마모로 인해 관리하기가 어렵다는 단점을 가지고 있다.

이러한 상기 단점을 제거하기 위해, 디시 모터에서 브러시를 없애고 디시 모터의 특성은 그대로 유지되도록 고안된 모터가 비엘디시(BLDC; brushless direct current) 모터이다.

이러한 비엘디시 모터는 홀 센서(hall sensor)를 통하여 검출된 회전자의 자극의 세기(홀 신호)에 따라 고정자 코일에 교번으로 인가되는 전압에 의해 회전한다.

그러므로, 120°위상차를 가지는 U, V, W 상의 3개의 고정자 코일을 갖는 3상 BLDC 모터의 경우에는 대개 3개의 홀 센서가 사용된다.

이러한 비엘디시 모터는 비디오 카세트 레코더에 이용되는데, 종래의 비디오 카세트 레코더에서의 비엘디시 모터인 캡스턴 모터(capstan)는 정회전 또는 역회전 속도를 제어하며, 이를 위해 2가지의 각각 다른 역할을 수행하는 자기 저항 소자와 홀 소자를 가지고 있다.

자기 저항 소자는 모터의 외부 착자의 정보를 검출하고, 검출된 정보를 프리컨시 제너레이터(frequency generator:FG) 신호를 만들어 외부에서 모터 속도를 알수 있도록 한다.

그리고, 홀 소자는 모터 내부 착자의 정보를 검출하며, 비엘디시 모터는 이렇게 검출한 정보를 모터의 정류(commutation) 정보로 이용하여 일정한 방향으로 계속해서 구동하도록 한다.

그러나, 이러한 종래의 비엘디시 모터는 한 개의 자기 저항 소자와, 세 개의 홀 소자를 사용하며, 이에 따라 모터를 포함한 피시비(PCB:printed circuit board)의 크기가 커질뿐만 아니라 모터의 원가를 상승시키는 문제점이 있다.

따라서, 이 발명은 종래의 문제점을 해결하기 위한 것으로, 하나의 홀 소자만으로 세 개의 홀 소자의 역할을 대신하도록 한다.

상기한 기술적 과제를 달성하기 위한 이 발명의 특징에 따른 하나의 홀 센서를 이용한 비엘디시 모터의 홀 신호 발생 장치는 고정자; 회전자; 제1 홀 신호 발생부; 제2 홀 신호 발생부와, 정/역회전 제어부를 포함한다.

여기서, 고정자는 120°간격을 가지는 3개의 코일로 이루어지며, 인가되는 전류에 의해 자계를 형성하고, 상기 회전자는 N극과 S극이 순차적으로 배열된 내부 착자와, 상기 내부 착자를 둘러싼 외부 착자로 이루어져, 상기 고정자에 의해 형성되는 자계에 따라 회전력을 발생한다.

상기 제1 홀 신호 발생부는 하나의 홀 소자로부터 검출되는 상기 내부 착차의 자계 세기를 홀 신호로서 출력하고, 자기 저항 소자로부터 검출되는 상기 외부 착자의 자계 세기를 주파수 신호로서 출력한다.

상기 제2 홀 신호 발생부는 상기 홀 신호를 제1 카운터를 통해 카운터하고, 상기 주파수 신호를 제2 카운터를 통해 카운트하여 상기 홀 신호의 첫번째 라이징 이후의 라이징 에지 지점을 알리는 제1 신호를 출력하고, 상기 주파수 신호를 제3 카운터를 통해 카운트하여 제2 홀 신호의 라이징 에지 지점을 알리는 제2 신호를 출력하며, 상기 주파수 신호의 반전 신호를 제4 카운터를 통해 카운트하여 상기 제2 홀 신호의 폴링 에지 지점을 알리는 제3 신호를 출력하여, 상기 제1, 제2, 제3 신호를 논리 연산함에 따라 상기 제1 홀 신호와 120°위상차를 가진 상기 제2 홀 신호를 출력한다.

상기 제3 홀 신호 발생부는 상기 홀 신호를 제5 카운터를 통해 카운터하고, 상기 주파수 신호를 제6 카운터를 통해 카운트하여 상기 홀 신호의 첫번째 라이징 이후의 라이징 에지 지점을 알리는 제4 신호를 출력하고, 상기 주파수 신호를 제7 카운터를 통해 카운트하여 제3 홀 신호의 라이징 에지 지점을 알리는 제5 신호를 출력하며, 상기 주파수 신호의 반전 신호를 제8 카운터를 통해 카운트하여 상기 제3 홀 신호의 폴링 에지 지점을 알리는 제6 신호를 출력하여, 상기 제1, 제2, 제3 신호를 논리 연산함에 따라 상기 제2 홀 신호와 120°위상차를 가진 상기 제3 홀 신호를 출력한다.

이하, 첨부한 도면을 참조로 하여 이 발명의 실시예에 따른 하나의 홀 센서를 이용한 비엘디시 모터의 홀 신호 발생 장치를 설명한다.

우선, 일반적인 비디오 카세트 레코더에 사용되는 비엘디시 모터인 캡스턴 모터의 착자 구조를 도1을 참조로 설명한다.

도1에 도시되어 있듯이, 캡스턴 모터는 고정자와 회전자를 포함하며, 회전자는 N극과 S극이 순차적으로 배열된 45개의 내부 착자(M1)와, 내부 착자(M1)의 외부 주위에 둘러싸인 360개의 외부 착자(M2)를 포함하고 있다.

도2에 도시되어 있듯이, 이 발명의 실시예에 따른 구성은, 제1 홀 신호 발생부(100), 제2 홀 신호 발생부(200)와, 제3 홀 신호 발생부(300)로 이루어진다. 여기서, 제1 홀 신호 발생부(100)는 일반적인 홀 신호 발생부와 같이 내부 착자(M1)의 각 착자에서 발생하는 자계를 하나의 홀 센서를 이용하여 제1 홀 신호(H1)를 검출하여 출력하고, 외부 착자의 각 착자에서 발생하는 자계를 자기 저항 소자를 이용하여 주파수 신호(FG)를 검출하여 출력한다.

한편, 제2 홀 신호 발생부(200)와 제3 홀 신호 발생부(300)는 도3과 같이 구성되어 있다. 도3은 도2의 제2 홀신호 발생부를 상세화한 회로도이다. 여기서, 제2 홀 신호 발생부(200)와 제3 홀 신호 발생부(300)는 그 구성이 동일하고, 신호의 폴링 에지와 라이징 에지를 발생시키기 위한 카운터 입력이 제2 홀 신호 발생부(200)는 제1 홀 신호를 제3 홀 신호 발생부(300)는 제2 홀 신호를 이용하는 것만이 다르므로, 제2 홀 신호 발생부(200)의 설명으로 제3 홀 신호 발생부(300)의 설명을 대신한다.

도3에 도시되어 있듯이, 제2 홀 신호 발생부(200)는 신호생성 시작부(210)와, 하이 신호 발생부(220)와, 로우 신호 발생부(230)와, 제2 홀 신호 출력부(240)로 이루어진다.

여기서, 신호 생성 시작부(210)는 제1 홀 신호(H1)를 클럭(CLK) 신호로 하고, 전원 전압(Vcc)이 캐리(carry) 입력이며, 하위 비트 출력(QA)을 하는 2출력 카운터(211); 카운터(211)의 출력(QA)을 반전시켜 카운터(211)의 반전 클리어 단자(CLRN)에 인가하는 인버터(INV1); 카운터(211)의 출력(QA)을 클럭 단자(CLK) 입력으로 하고, 전원 전압(Vcc)을 입력단(D)의 입력으로 하는 D 플립플롭(FF1); 플립플롭(FF1)의 출력(Q)을 캐리 인(carry in) 단자(CIN)의 입력으로 하고, 주파수 신호(FG)를 클럭 단자(CLK) 입력으로 하며, 캐리 아웃 단자(COUT)를 출력단으로 하는 4출력 카운터(212), 카운터(212)의 출력(COUT)을 반전시켜 카운터(212)의 반전 클리어 단자(CLRN)에 인가하는 인버터(INV2)와; 카운터(212)의 출력(COUT)을 클럭 단자(CLK) 입력으로 하고, 전원 전압(Vcc)를 입력 단자(J, K)의 입력으로 하는 D 플립플롭(FF2)로 이루어진다.

하이 신호 발생부(220)는 제1 홀 신호(H1)를 캐리 입력으로 하고, 주파수 신호(FG)를 클럭 입력으로 하며, 캐리 아웃 단자(COUT)를 출력단으로 하는 4출력 카운터(221); 카운터(221)의 출력을 반전시키는 인버터(INV3)와; 인버터(INV3)의 출력과 제1 홀 신호(H1)를 입력으로 하여 논리곱 연산하여 연산 결과 신호를 카운터(221)의 반전 리셋 입력 단자(CLRN)에 인가하는 AND 게이트(AND1)로 이루어진다.

이때 카운터(221)의 캐리 아웃 출력은 제2 홀 신호의 라이징 시점을 알리는 신호(H2-H)이다.

로우 신호 발생부(230)는 제1 홀 신호(H1)를 반전시키는 인버터(INV4); 주파수 신호(FG)를 반전시키는 인버터(INV5); 인버터(INV4)의 출력을 캐리 입력으로 하고 인버터(INV5)의 출력을 클럭 입력으로 하며 캐리 아웃 단자(COUT)를 출력단으로 하는 4출력 카운터(231)와; 카운터(231)의 출력과 제1 홀 신호(H1)을 입력으로 하여 부정 논리합 연산을 수행한 후, 그 연산 결과를 카운터(231)의 반전 클리어 단자(CLRN)에 인가하는 NOR 게이트(NOR)로 이루어진다.

여기서, 카운터(231)의 출력은 제2 홀 신호(H2)의 폴링 에지 지점을 알리는 신호(H2_L)이다.

제2 홀 신호 출력부(240)는 하이 신호 발생부(220)의 카운터(221)의 출력을 입력으로 하고, 로우 신호 발생부(230)의 카운터(231)의 출력을 입력으로 하여 두 입력을 논리합 연산을 수행하는 OR 게이트(OR); 플립플롭(FF2)의 출력과 OR 게이트(OR)의 출력을 논리합 연산하는 AND 게이트(AND2)와; AND 게이트(AND2)의 출력을 클럭 신호로 하고, 전원 전압(Vcc)을 반전 클리어 입력 및 입력단(J, K)의 입력으로 하는 JK 플립플롭(FF3)로 이루어진다.

여기서, 플립플롭(FF3)의 출력 신호는 제2 홀 신호(H2)이다.

이하, 도4 내지 도6을 참조로 이 발명의 실시예에 따른 하나의 홀 센서를 이용한 비엘디시 모터의 홀 신호 발생 장치를 설명한다.

도4에서, A는 주파수 신호(FG), B는 제1 홀 신호(H1), C는 제2 홀 신호(H2), D는 제3 홀 신호(H3), E는 제2 홀 시작 신호(H2_ST), F는 제3 홀 시작 신호(H3_ST), G는 제2홀 하이 신호(H2_H), H는 제2홀 로우 신호(H2_L), I는 제3 홀 하이 신호(H3_H)이고, J는 제3 홀 로우 신호(H3_L)이다.

도5는 도4를 확대한 도면이다. 그러므로, 도5의 도면 번호는 도4와 동일하다.

도1에 도시한 회전자가 회전하여 자계를 발생하면, 제1 홀 신호 발생부(100)은 하나의 U, V, W상의 한 지점에 위치한 하나의 홀 센서에서 내부 착자(M1)의 자계 세기를 검출하여 전기적 신호로 출력하고, 자기 저항 소자에서 외부 착자(M2)의 자계 세기를 검출하여 전기적 신호로 출력한다.

이때, 홀 센서에서 출력한 신호는 제1 홀 신호(H1)이고, 자기 저항 소자에서 출력한 신호는 주파수 신호(FG)이다.

이러한 신호(H1, FG)는 제2 홀 신호 발생부(200)의 신호 생성 시작부(210)와, 하이 신호 발생부(220)와, 로우 신호 발생부(230)에 인가된다.

그중, 신호 생성 시작부(210)에 인가되는 제1 홀 신호(H1)는 카운터(211)의 클럭 단자(CLK)에 인가되고, 그에 따라 카운터(211)는 제1 홀 신호(H1)의 라이징 에지때마다 카운터값을 1증가시킨다.

이때, 카운터(211)는 2출력 카운터이므로, 출력단(QA)는 하위 비트 출력을 나타낸다. 따라서, 도시하지 않은 제1 홀 신호의 첫번째 라이징 신호가 발생하면 하이 신호를 출력하게 된다.

그러나, 이때 카운터(211)는 캐리 인 단자(CIN)가 전원 단자에 연결되어 하이 신호를 인가받으므로 제1 홀 신호의 첫번째 라이징 신호가 인가되어 카운터를 수행하면, 하위 비트 출력은 캐리 인(CIN)의 1과 카운터값 1을 더하여 '0'에 해당하는 로우 신호를 플립플롭(FF1)의 클럭 단자에 인가한다.

따라서, 플립플롭(FF1)은 초기 로우 상태를 그대로 유지하게 되고, 신호 생성 시작부(210)는 로우 신호를 출력을 유지한다.

한편, 신호 생성 시작부(210)의 카운터(211)에 도4의 ⓐ시점에서 발생한 제1 홀 신호(H1)의 두번째 라이징 신호가 클럭 단자(CLK)에 입력되면, 카운터(211)는 카운터하여 하위 비트 출력이 '1'이 된다. 이때, 카운터(211)는 클리어되지 않은 상태이므로 캐리 인(CIN)의 입력이 '0'인 상태이다.

카운터(211)의 출력이 하이가 되면, 인버터(INV1)는 카운터(211)의 하이 출력 신호를 반전시켜 로우 신호로 만들어 카운터(211)의 반전 클리어 단자(CLRN)에 인가한다.

그러면, 카운터(211)는 반전 클리어 단자(CLRN)로 인가되는 로우 신호에 따라 클러어 동작을 수행하여 카운터한 값을 클리어한다.

한편, 카운터(211)의 하이 출력은 플립플롭(FF1)의 클럭 단자(CLK)에 입력되고, 그에 따라 플립플롭(FF1)은 입력단(D)에 전원 전압(Vcc)이 연결되어 있으므로 하이 신호를 카운터(212)로 출력한다.

여기서, 플립플롭(FF1)은 D 플립플롭이고 입력 신호가 항상 하이이므로 클럭 단자의 신호에 영향을 받지 않고 항상 하이 신호를 출력한다.

카운터(212)는 클럭 단자(CLK)를 통해 주파수 신호(FG)를 입력받는데, 출력단(COUT)이 인버터(INV2)의 입력에 연결되고, 인버터(INV2)의 출력이 반전 클리어 단자(CLRN)에 연결되므로 카운터(211)와 마찬가지로 출력단(COUT)이 하이 신호를 출력할 때마다 클리어한다.

여기서, 카운터(212)는 4개의 출력단(QA, QB, QC, QD)과 하나의 캐리 아웃단(COUT)을 가지고, 캐리 아웃단(COUT)이 출력단이므로, 클럭 단자(CLK)로 16개의 라이징 에지 신호가 인가되면 클러어함과 동시에 하이 신호를 플립플롭(FF2)의 클럭 단자(CLK)에 인가한다.

그러면, 플립플롭(FF2)는 카운터(212)로부터 하이 신호를 클럭 입력으로 함에 따라 하이 신호를 출력한다.

결국, 신호 생성 시작부(210)는 제1 홀 신호(H1)의 최초 라이징 에지시에 동작을 하지 않고, 도4의 ⓐ인 두 번째 라이징 에지에서 동작을 하며, 카운터(212)가 캐리 아웃 신호를 출력을 함에 따라 두 번째 라이징 에지 발생 후 주파수 신호(FG)가 16회 발생한 도4의 ⓑ지점에서부터 계속해서 하이의 제2 홀 신호 시작 신호(H2-ST)를 출력한다.

한편, 하이 신호 발생부(220)의 카운터(221)는 주파수 신호(FG)를 클럭 신호로 입력하여 카운트하다가 카운트값이 16이 되면 캐리 아웃이 발생하고, 도4의 ⓒ시점에서 캐리 아웃 신호 즉, 제2 홀 하이 신호(H2_H)를 출력한다.

이때, 발생하는 제2 홀 하이 신호(H2_H)는 도4에 도시된 바와 같이 ⓑ지점과 동일한 시점에서 발생된다. 이는 하기와 같이 제1 홀 신호(H1)의 라이징 에지에서 카운터(221)이 클리어되기 때문이다.

인버터(INV3)는 카운터(221)의 캐리 아웃 신호를 반전시켜 AND 게이트(AND1)에 인가하고, AND 게이트(AND1)는 반전된 캐리 아웃 신호와 제1 홀 신호(H1)를 논리곱하여 카운터(221)의 반전 클리어 단자(CLRN)에 인가한다.

따라서, 카운터(221)는 AND 게이트(AND1)의 출력이 로우일 때 또는, 캐리 아웃 신호가 발생할 때만 클리어되므로, 제1 홀 신호(H1)가 하이일 때 클리어된다.

한편, 로우 신호 발생부(230)의 카운터(231)는 제1 홀 신호(H1)의 폴링 에지에서부터 카운팅이 이루어지도록 제1 홀 신호(H1)가 인버터(INV4)를 통해 반전되어 캐리 인 단자(CIN)에 인가된다.

그리고, 카운터(231)는 제1 홀 신호(H1)의 폴링 에지를 카운터하기 위해 주파수 신호(FG)를 인버터(INV5)를 통해 반전시켜 클럭 단자(CLK)에 입력되도록 한다.

그래서, 카운터(231)는 반전된 주파수 신호(FG)의 라이징 에지를 카운트하여 카운트값이 16이되면 도4의 ⓓ시점에서 캐리 아웃 신호를 출력한다. 이때, NOR 게이트(NOR)는 카운터(231)의 캐리 아웃 신호와 제1 홀 신호(H1)를 인가받아 부정 논리합 연산한 결과를 카운터(231)로 출력한다.

이때, NOR 게이트(NOR)의 출력은 제1 홀 신호(H1)의 라이징 에지때 또는, 캐리 아웃 신호에 의해 로우 신호가 되어 카운터(231)을 클리어시킨다.

여기서, 카운터(231)의 출력은 제2 홀 로우 신호(H2_L)가 되어 제2 홀 신호 출력부(240)의 OR 게이트(OR)에 입력된다.

OR 게이트(OR)는 카운터(231)과 카운터(221)의 출력중 적어도 하나가 하이일 때 하이 출력을 발생하여, AND 게이트(AND2)에 인가한다.

그러면, AND 게이트(AND2)는 OR 게이트(OR)의 출력과, 플립플롭(FF2)의 출력을 입력받아, 두 출력 모두 하이 일때 하이 신호를 발생하여 플립플롭(FF3)의 클럭 단자(CLK)에 인가한다.

플립플롭(FF3)은 클럭 단자(CLK)로 하이 신호가 인가되면 토글하여 하이 신호를 출력한다. 이때, 플립플롭(FF3)의 출력은 제2 홀 신호(H2)이다.

즉, 플립플롭(FF3)는 하이 신호 발생부(220)에서 하이 신호가 발생하면 토글하여 하이 신호를 출력하고, 로우 신호 발생부(230)에서 하이 신호가 발생하면 토글하여 로우 신호를 출력한다.

결국, 플립플롭(FF3)는 도4의 1구간 동안 하이 레벨이되는 제2 홀 신호(H2)를 발생한다.

여기서, 도4의 ⓔ, ⓕ, ⓖ 시점에서 발생한 신호는 제1 홀 신호(H1)의 두번째 라이징 에지 시점인 도4의 ⓐ시점 이전에 발생한 신호이므로, 무시된다. 즉, 제2 홀 시작 신호(H2_ST)가 발생한 시점이전에 발생한 신호이므로 무시된다.

이상과 같은 이 발명의 실시예에 따른 설명에서, 제2 홀 신호(H2)를 제1 홀 신호(H1)에 대해 120°위상차를 가지기 위해 각 부(210, 220, 230)의 출력 카운터(212, 221, 231)를 4출력 카운터로 사용하였다.

다시 말해, 도1에 도시한 바와 같이 내부 착자(M1)는 45개이고, 외부 착자(M2)는 360)로, 홀 신호(H1) 한개당 주파수 신호(FG)가 8개가 있으므로, 한 홀 신호를 360°로 보았을 때 이 신호와 120°위상차가 될 수 있는 주파수 신호의 개수는 다음의 식1과 같이 계산된다.

360°: 120°= 3 : 1,

45 : C(주파수 신호 갯수) = 3 : 1

C = 45/3 = 15

따라서, 하나의 홀 신호가 발생한 후 주파수 신호가 15개 발생한 지점이 120° 위상차를 가지는 시점이 되므로, 이 발명은 4 출력을 가지는 카운터의 캐리 아웃 출력을 이용하여 이 발명의 목적을 달성한다.

이하, 도5를 참조로 제3 홀 신호 발생부(300)의 동작을 설명한다.

우선 도4를 확대한 도5는 3회 발생한 부분을 확대한 것이므로, 제2 및 제3 홀 시작 신호(H2_ST, H3_ST)가 하이 상태를 유지하고 있다.

제3 홀 신호 발생부(300)는 제2 홀 신호 발생부(200)와 전체적인 구성은 동일하고 동작 또한 동일하다. 다만, 제2 홀 신호 발생부(200)는 제1 홀 신호(H1)를 입력 신호로 하는 반면, 제3 홀 신호 발생부(300)는 제2 홀 신호(H2)를 입력 신호로 하여, 제2 홀 신호(H2)에 120°위상차를 가지는 제3 홀 신호(H3)를 발생시킨다.

그리고, 제3 홀 신호 발생부(300)는 제2 홀 신호의 폴링 에지 지점에서 주파수 신호(FG)의 폴링 에지가 16회 발생한 지점에서 제3 홀 로우 신호가 발생되도록 한다.

결국, 제3 홀 신호 발생부(300)는 도4의 C와 같은 제3 홀 신호를 발생한다.

따라서, 이 발명은 하나의 홀 센서만으로 위상이 각각 120°차이가 나는 3개의 홀 신호를 발생시킴으로써, 부품의 수를 줄이고, 제조 원가를 감소시키며 모터를 포함한 피시비의 크기를 줄일 수 있게 한다.

Claims

고정자, 그리고 N극과 S극이 순차적으로 배열된 N개의 내부 착자와 상기 내부 착자의 외부 주위에 둘러싸인 K개의 외부 착자를 포함한 회전자를 비엘디시 모터에 있어서,

하나의 홀 소자로부터 검출되는 상기 내부 착차의 자계 세기를 제1 홀 신호로서 출력하고, 자기 저항 소자로부터 검출되는 상기 외부 착자의 자계 세기를 주파수 신호로서 출력하는 제1 홀 신호 발생부;

상기 제1 홀 신호의 두 번째 라이징 에지를 시작으로 제2 홀 신호 출력을 시작하며, 상기 제1 홀 신호의 라이징 에지 발생 시점을 기준으로 이후에, P 번째의 상기 주파수 신호의 라이징 에지가 발생하는 시점에서 상기 제2 홀 신호의 라이징 에지임을 알리는 신호를 발생하고, P 번째의 폴링 에지가 발생하는 시점에서 상기 제2 홀 신호의 폴링 에지임을 알리는 신호를 발생하여, 발생한 두 신호로서 상기 제2 홀 신호를 발생하는 제2 홀 신호 발생부와;

상기 제2 홀 신호의 라이징 에지 발생 시점을 기준으로 이후에, P 번째의 상기 주파수 신호의 라이징 에지가 발생하는 시점에서 제3 홀 신호의 라이징 에지임을 알리는 신호를 발생하고, P번째의 상기 주파수 신호의 폴링 에지가 발생하는 시점에서 상기 제3 홀 신호의 폴링 에지임을 알리는 신호를 발생하여, 발생한 두 신호로서 상기 제3 홀 신호를 발생하는 제3 홀 신호 발생부를 포함하는 하나의 홀 센서를 이용한 비엘디시 모터의 홀 신호 발생 장치.
제1항에 있어서, 상기 제2 홀 신호 발생부는,

상기 제1 홀 신호(H1)를 클럭(CLK) 신호로 하고, 전원 전압(Vcc)이 캐리(carry) 입력이며, 하위 비트 출력(QA)이 출력단인 제1 2출력 카운터(211);

상기 제1 2출력 카운터(211)의 출력(QA)을 반전시켜 상기 제1 2출력 카운터(211)의 반전 클리어 단자(CLRN)에 인가하는 제1 인버터(INV1), 상기 제2 2출력 카운터(211)의 출력(QA)을 클럭 단자(CLK) 입력으로 하고, 전원 전압(Vcc)을 입력단(D)의 입력으로 하는 제1 D 플립플롭(FF1), 상기 제1 D 플립플롭(FF1)의 출력(Q)을 캐리 인 단자(CIN)의 입력으로 하고, 주파수 신호(FG)를 클럭 단자(CLK) 입력으로 하며, 캐리 아웃 단자(COUT)를 출력단으로 하는 제1 4출력 카운터(212), 상기 제1 4출력 카운터(212)의 출력(COUT)을 반전시켜 상기 제1 4출력 카운터(212)의 반전 클리어 단자(CLRN)에 인가하는 제2 인버터(INV2)와, 상기 제1 4출력 카운터(212)의 출력(COUT)을 클럭 단자(CLK) 입력으로 하고, 전원 전압(Vcc)를 입력 단자(J, K)의 입력으로 하는 제2 D 플립플롭(FF2)로 이루어진 신호 생성 시작부(210);

상기 제1 홀 신호(H1)를 캐리 입력으로 하고, 상기 주파수 신호(FG)를 클럭 입력으로 하며, 캐리 아웃 단자(COUT)를 출력단으로 하는 제2 4출력 카운터(221), 상기 제2 4출력 카운터(221)의 출력을 반전시키는 제3 인버터(INV3), 상기 제3 인버터(INV3)의 출력과 상기 제1 홀 신호(H1)를 입력으로 하여 논리곱 연산하여 연산 결과 신호를 상기 제2 4출력 카운터(221)의 반전 리셋 입력 단자(CLRN)에 인가하는 제1 AND 게이트(AND1)로 이루어진 하이 신호 발생부(220);

상기 제1 홀 신호(H1)를 반전시키는 제4 인버터(INV4), 상기 주파수 신호(FG)를 반전시키는 제5 인버터(INV5); 상기 제4 인버터(INV4)의 출력을 캐리 입력으로 하고 상기 제5 인버터(INV5)의 출력을 클럭 입력으로 하며 캐리 아웃 단자(COUT)를 출력단으로 하는 제3 4출력 카운터(231)와, 상기 제3 4출력 카운터(231)의 출력과 상기 제1 홀 신호(H1)을 입력으로 하여 부정 논리합 연산을 수행한 후, 그 연산 결과를 상기 제3 4출력 카운터(231)의 반전 클리어 단자(CLRN)에 인가하는 제1 NOR 게이트(NOR)로 이루어진 로우 신호 발생부(230)와;

상기 제2 4출력 카운터(221)의 출력을 입력으로 하고, 상기 제3 4출력 카운터(231)을 입력으로 하여 두 입력을 논리합 연산을 수행하는 제1 OR 게이트(OR), 상기 제1 D 플립플롭(FF2)의 출력과 상기 제1 OR 게이트(OR)의 출력을 논리합 연산하는 제2 AND 게이트(AND2)와, 상기 제2 AND 게이트(AND2)의 출력을 클럭 신호로 하고, 전원 전압(Vcc)을 반전 클리어 입력 및 입력단(J, K)의 입력으로 하여 제2 홀 신호(H2)를 출력하는 JK 플립플롭(FF3)로 이루어진 제2 홀 신호 출력부(240)를 포함하는 하나의 홀 센서를 이용한 비엘디시 모터의 홀 신호 발생 장치.
제2항에 있어서, 상기 제3 홀 신호 발생부는,

상기 제2 홀 신호 발생부와 동일한 구성 및 동작을 하며, 단지 상기 4출력 카운터에 입력되는 신호가 상기 제1 홀 신호 대신 상기 제2 홀 신호가 입력되는 것이 특징인 하나의 홀 센서를 이용한 비엘디시 모터의 홀 신호 발생 장치.