CN117280870A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117280870A
CN117280870A CN202280032032.2A CN202280032032A CN117280870A CN 117280870 A CN117280870 A CN 117280870A CN 202280032032 A CN202280032032 A CN 202280032032A CN 117280870 A CN117280870 A CN 117280870A
Authority
CN
China
Prior art keywords
layer
trench
groove
lower layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280032032.2A
Other languages
English (en)
Inventor
原田贤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of CN117280870A publication Critical patent/CN117280870A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种显示装置，其具备：基材；第1绝缘层；第1下部电极以及第2下部电极；具有第1开口部、第2开口部、和位于所述第1开口部与所述第2开口部之间的第1沟槽的第2绝缘层；包括发光层的有机层；以及覆盖所述有机层的上部电极，所述第1沟槽具备：具有底面、第1侧面以及第2侧面的第1沟槽部分；位于所述第1沟槽部分之上的第2沟槽部分，其具有第1底部、第2底部、第3侧面、第4侧面；以及位于所述第2沟槽部分之上的第3沟槽部分，其具有第3底部、第4底部、第5侧面、第6侧面。所述第1沟槽部分的下部的第1间隔比上部的第2间隔大，所述第2沟槽部分的下部的第3间隔比上部的第4间隔大，所述第3沟槽部分的下部的第5间隔比上部的第6间隔大。

Description

显示装置
技术领域
本发明的实施方式涉及显示装置。
背景技术
近年来，将作为显示元件而应用了有机发光二极管(OLED)的显示装置实用化。显示元件在像素电极与共用电极之间具备有机层。有机层除了发光层以外还包括空穴传输层或电子传输层等功能层。这种有机层例如利用真空蒸镀法来形成。
例如，在形成层叠了多个功能层的有机层的情况下，在有机层的周缘部会从最上层的功能层露出了其他功能层或发光层而与共用电极相接，由此一来，有招致显示元件的性能劣化的担忧。
另外，例如，为了抑制相邻的像素间的串扰，优选针对每个像素来划分并配置有机层。研究了例如不使用掩膜的蒸镀法而针对每个像素划分并形成有机层的方法。
现有技术文献
专利文献
专利文献1：国际公开第2012/102218号
专利文献2：JP特开2008-135325号公报
专利文献3：JP特开2009-244527号公报
发明内容
本实施方式的目的在于提供一种能够抑制显示元件的性能劣化的显示装置。
根据本实施方式，提供一种显示装置，其具备：基材；配置在所述基材之上的第1绝缘层；配置在所述第1绝缘层之上的第1下部电极以及第2下部电极；第2绝缘层，其配置在所述第1绝缘层之上，具有与所述第1下部电极重叠的第1开口部、与所述第2下部电极重叠的第2开口部、和位于所述第1开口部与所述第2开口部之间的第1沟槽；包括发光层的有机层，其覆盖所述第2绝缘层、位于所述第1开口部的所述第1下部电极、和位于所述第2开口部的所述第2下部电极；以及覆盖所述有机层的上部电极，所述第1沟槽包括：具有底面、和从所述底面立起的第1侧面以及第2侧面的第1沟槽部分；位于所述第1沟槽部分之上的第2沟槽部分，其具有从所述第1侧面向所述第1沟槽的外方延伸的第1底部、从所述第2侧面向所述第1沟槽的外方延伸的第2底部、从所述第1底部立起的第3侧面、和从所述第2底部立起的第4侧面，位于所述第2沟槽部分之上的第3沟槽部分，其具有从所述第3侧面向所述第1沟槽的外方延伸的第3底部、从所述第4侧面向所述第1沟槽的外方延伸的第4底部、从所述第3底部立起的第5侧面、和从所述第4底部立起的第6侧面，所述第1沟槽部分的下部的所述第1侧面与所述第2侧面之间的第1间隔比所述第1沟槽部分的上部的所述第1侧面与所述第2侧面之间的第2间隔大，所述第2沟槽部分的下部的所述第3侧面与所述第4侧面之间的第3间隔比所述第2沟槽部分的上部的所述第3侧面与所述第4侧面之间的第4间隔大，所述第3沟槽部分的下部的所述第5侧面与所述第6侧面之间的第5间隔比所述第3沟槽部分的上部的所述第5侧面与所述第6侧面之间的第6间隔大，所述第3间隔比所述第1间隔大且比所述第5间隔小，所述第4间隔比所述第2间隔大且比所述第6间隔小。
附图说明
图1是示出本实施方式的显示装置的一构成例的俯视图。
图2是示出像素的俯视图。
图3是沿着图2示出的A-A’线的显示装置的剖视图。
图4是示出有机层的详细构成的剖视图。
图5是示出有机层的俯视图。
图6是沿着图1示出的B-B’线的显示装置的剖视图。
图7是示出本实施方式的第1变形例的剖视图。
图8是示出本实施方式的第2变形例的俯视图。
图9是示出本实施方式的第3变形例的俯视图。
具体实施方式
以下，参照附图说明本实施方式。此外，本公开只不过为一例，本领域技术人员容易想到的保持发明的主旨的适当变更当然包含在本发明的范围内。另外，为了使说明更明确，有时与实际的形态相比，示意性示出附图各部分的宽度、厚度、形状等，但只不过为一例，不限定对本发明的解释。另外，在本说明书和各图中，对与关于已经出现的图中说明的构成要素发挥相同或者类似的功能的构成要素标注相同的附图标记，有时适当省略重复的详细说明。
本实施方式的显示装置DSP为作为显示元件而具备有机发光二极管(OLED)的有机电致发光显示装置，搭载于电视、电脑、便携终端、手机等。
图1是示出本实施方式的显示装置DSP的一构成例的俯视图。
图示出的第1方向X、第2方向Y、以及第3方向Z彼此正交。此外，第1方向X、第2方向Y、以及第3方向Z也可以以90度以外的角度交叉。在本说明书中，将朝向表示第3方向Z的箭头的前端的方向称为“上”，将从箭头的前端朝向相反的方向称为“下”。另外，设为在表示第3方向Z的箭头的前端侧存在观察显示装置DSP的观察位置，将从该观察位置朝向由第1方向X以及第2方向Y规定的X-Y平面观察称为俯视。
显示装置DSP具备绝缘性的基材10。基材10可以为玻璃，也可以为具有挠性的树脂膜。另外，显示装置DSP具有显示图像的显示区域DA、以及显示区域DA外围的非显示区域NDA。
显示装置DSP在显示区域DA中具有在第1方向X以及第2方向Y上呈矩阵状排列的多个像素PX。像素PX具备多个子像素SP1、SP2、SP3。在一例中，像素PX具备红色的子像素SP1、绿色的子像素SP2、以及蓝色的子像素SP3。此外，像素PX除了上述3色的子像素以外，还可以具备加上白色等其他颜色的子像素在内的4个以上的子像素。
简单说明像素PX所包含的一个子像素SP的一构成例。
即，子像素SP具备像素电路1、以及利用像素电路1驱动控制的显示元件20。像素电路1具备像素开关2、驱动晶体管3、电容4。像素开关2以及驱动晶体管3为例如由薄膜晶体管构成的开关元件。
针对像素开关2，栅极电极与扫描线GL连接，源极电极与信号线SL连接，漏极电极与构成电容4的一方电极以及驱动晶体管3的栅极电极连接。针对驱动晶体管3，源极电极与构成电容4的另一方电极以及电源线PL连接，漏极电极与显示元件20的阳极连接。显示元件20的阴极与馈电线FL连接。此外，像素电路1的构成不限于图示的例子。
显示元件20为作为发光元件的有机发光二极管(OLED)。例如，子像素SP1具备射出与红色波长对应的光的显示元件，子像素SP2具备射出与绿色波长对应的光的显示元件，子像素SP3具备射出与蓝色波长对应的光的显示元件。在后面说明显示元件20的构成。
显示装置DSP具备位于非显示区域NDA的电源线51以及52、多个外围电极6、焊盘PD1以及PD2。另外，非显示区域NDA具有沿第2方向Y延伸的第1区域N1以及第2区域N2、以及沿第1方向X延伸的第3区域N3。第1区域N1、显示区域DA、第2区域N2按该顺序在第1方向X上排列。在第3区域N3安装有未图示的柔性布线基板。
电源线51位于第1区域N1，电源线52位于第2区域N2。多个外围电极6在第1区域N1以及第2区域N2各自中沿第2方向Y排列。焊盘PD1以及PD2位于第3区域N3。
电源线51与位于第1区域N1的多个外围电极6电连接。另外，电源线51与焊盘PD1电连接。电源线52与位于第2区域N2的多个外围电极6电连接。另外，电源线52与焊盘PD2电连接。
图2是示出像素PX的俯视图。
在图2中图示了显示装置DSP所具备的下部电极E11、E12、E13、和绝缘层12。
下部电极(第1下部电极)E11配置于子像素SP1。下部电极(第2下部电极)E12配置于子像素SP2。下部电极E13配置于子像素SP3。下部电极E11～E13在第1方向X上排列。包括下部电极E11～E13在内的下部电极为针对每个子像素或者针对每个显示元件配置的电极，有时被称为像素电极、阳极等。
绝缘层12在俯视下呈格子状形成。绝缘层12形成为划分显示元件或者子像素，有时被称为肋部、隔壁等。绝缘层12具有与下部电极E11重叠的第1开口部OP1、与下部电极E12重叠的第2开口部OP2、以及与下部电极E13重叠的第3开口部OP3。绝缘层12覆盖下部电极E11～E13各自的周缘部，下部电极E11～E13各自的中央部在第1开口部OP1、第2开口部OP2、第3开口部OP3中从绝缘层12露出。
另外，绝缘层12具备沿第2方向Y延伸且在第1方向X上排列的沟槽T11、T12、T13、T14、以及沿第1方向X延伸且在第2方向Y上排列的沟槽T21、T22。沟槽(第1沟槽)T12位于第1开口部OP1与第2开口部OP2之间。沟槽T13位于第2开口部OP2与第3开口部OP3之间。沟槽(第2沟槽)T11隔着第1开口部OP1位于沟槽T12的相反侧。沟槽T14隔着第3开口部OP3位于沟槽T13的相反侧。沟槽(第3沟槽)T21与沟槽T11～T14相连。另外，沟槽(第4沟槽)T22与沟槽T11～T14相连。沟槽T21隔着第1开口部OP1、第2开口部OP2、第3开口部OP3位于沟槽T22的相反侧。
各个沟槽在俯视下不与相邻的下部电极重叠。下部电极E11位于沟槽T11与T12之间，下部电极E12位于沟槽T12与T13之间，下部电极E13位于沟槽T13与T14之间。另外，下部电极E11～E13位于沟槽T21与T22之间。
在此，子像素的外形例如相当于下部电极的外形。即，构成一个像素PX的子像素SP1、子像素SP2、以及子像素SP3分别形成为沿第2方向Y延伸的大致长方形状，在第1方向X上排列。在第1方向X上排列的相邻的子像素的发光色彼此不同。此外，子像素SP1、子像素SP2、以及子像素SP3的各个面积可以相同，也可以如后述那样彼此不同。另外，子像素的外形也可以由显示元件的发光区域的外形来规定。
图3是沿着图2示出的A-A’线的显示装置DSP的剖视图。
显示装置DSP具备基材10、开关元件SW1以及SW2、绝缘层11、下部电极E11以及E12、绝缘层12、有机层OR、上部电极E2。另外，显示元件20A由下部电极E11、有机层OR的第1部分OR1、和上部电极E2构成。显示元件20B由下部电极E12、有机层OR的第2部分OR2、上部电极E2来构成。
开关元件SW1以及SW2配置在基材10之上。开关元件SW1以及SW2例如相当于图1示出的驱动晶体管3。绝缘层(第1绝缘层)11配置在基材10之上，覆盖开关元件SW1以及SW2。绝缘层11相当于显示元件20A以及20B的基底层，例如为有机绝缘层。此外，图1示出的像素电路1的像素开关2等配置在基材10之上，由绝缘层11覆盖，在此，省略图示。
下部电极E11以及E12配置在绝缘层11之上。下部电极E11经由形成于绝缘层11的接触孔CH1与开关元件SW1电连接。下部电极E12经由形成于绝缘层11的接触孔CH2与开关元件SW2电连接。
下部电极E11以及E12例如为由氧化铟锡(ITO)或氧化铟锌(IZO)等的透明导电材料形成的透明电极。此外，下部电极E11以及E12可以为由银、铝等的金属材料形成的金属电极。另外，下部电极E11以及E12也可以为透明电极以及金属电极的层叠体。例如、下部电极E11以及E12也可以按照透明电极、金属电极、以及透明电极的顺序构成为层叠的层叠体，也可以构成为3层以上的层叠体。
绝缘层(第2绝缘层)12配置在绝缘层11之上，并且覆盖下部电极E11以及E12各自的周缘部。绝缘层12例如为有机绝缘层。绝缘层12具有上述第1开口部OP1、第2开口部OP2、以及沟槽T12、第1面SF1、第2面SF2。第1开口部OP1贯穿绝缘层12直到下部电极E11为止。第2开口部OP2贯穿绝缘层12直到下部电极E12为止。第1面SF1位于沟槽T12与第1开口部OP1之间。第2面SF2位于沟槽T12与第2开口部OP2之间。另外，绝缘层12具有厚度TH。厚度TH在图示的例子中相当于绝缘层12的最高位置与绝缘层11之间的间隔，例如为1.5～2.0μm。
沟槽T12具有第1沟槽部分TP1、位于第1沟槽部分TP1之上的第2沟槽部分TP2、和位于第2沟槽部分TP2之上的第3沟槽部分TP3。
第1沟槽部分TP1具有底面BS、和从底面BS立起的第1侧面S1以及第2侧面S2。底面BS例如为与X-Y平面大致平行的面。第1侧面S1以及第2侧面S2在第1方向X上隔着间隔相对置。
第2沟槽部分TP2具有从第1侧面S1向沟槽T12的外方延伸的第1底部B1、从第2侧面S2向沟槽T12的外方延伸的第2底部B2、从第1底部B1立起的第3侧面S3、以及从第2底部B2立起的第4侧面S4。第1底部B1以及第2底部B2例如为与底面BS大致平行的面。第3侧面S3以及第4侧面S4在第1方向X上隔着间隔相对置。
第3沟槽部分TP3具有从第3侧面S3向沟槽T12的外方延伸的第3底部B3、从第4侧面S4向沟槽T12的外方延伸的第4底部B4、从第3底部B3立起的第5侧面S5、以及从第4底部B4立起的第6侧面S6。第3底部B3以及第4底部B4例如为与底面BS大致平行的面。第5侧面S5以及第6侧面S6在第1方向X上隔着间隔相对置。
第5侧面S5与第1面SF1相连。第6侧面S6与第2面SF2相连。沟槽T12相当于由第1侧面S1、第2侧面S2、第3侧面S3、第4侧面S4、第5侧面S5、第6侧面S6、底面BS、第1底部B1、第2底部B2、第3底部B3、第4底部B4包围的空间。
第1沟槽部分TP1在下部具有第1侧面S1与第2侧面S2之间的第1间隔GP1，在上部具有第1侧面S1与第2侧面S2之间的第2间隔GP2。第1间隔GP1比第2间隔GP2大。也就是说，第1沟槽部分TP1形成为越从下部趋向上部则沿着第1方向X的宽度变得越小。换言之，第1侧面S1以与底面BS重合的方式相对于底面BS的法线方向倾斜。同样地，第2侧面S2以与底面BS重合的方式相对于底面BS的法线方向倾斜。
第2沟槽部分TP2在下部具有第3侧面S3与第4侧面S4之间的第3间隔GP3，在上部具有第3侧面S3与第4侧面S4之间的第4间隔GP4。第3间隔GP3比第4间隔GP4大。也就是说，第2沟槽部分TP2形成为越从下部趋向上部则沿着第1方向X的宽度变得越小。换言之，第3侧面S3以与第1底部B1重合的方式相对于第1底部B1的法线方向倾斜。同样地，第4侧面S4以与第2底部B2重合的方式相对于第2底部B2的法线方向倾斜。
第3沟槽部分TP3在下部具有第5侧面S5与第6侧面S6之间的第5间隔GP5，在上部具有第5侧面S5与第6侧面S6之间的第6间隔GP6。第5间隔GP5比第6间隔GP6大。也就是说，第3沟槽部分TP3形成为越从下部朝向上部则沿着第1方向X的宽度变得越小。换言之，第5侧面S5以与第3底部B3重合的方式相对于第3底部B3的法线方向倾斜。同样地，第6侧面S6以与第4底部B4重合的方式相对于第4底部B4的法线方向倾斜。
第3间隔GP3比第1间隔GP1大且比第5间隔GP5小。第4间隔GP4比第2间隔GP2大且比第6间隔GP6小。
有机层OR覆盖绝缘层12、位于第1开口部OP1的下部电极E11、位于第2开口部OP2的下部电极E12。有机层OR具有第1部分OR1、第2部分OR2、以及第3部分OR3。第1部分OR1覆盖位于第1开口部OP1的下部电极E11、和第1面SF1。第2部分OR2覆盖位于第2开口部OP2的下部电极E12、和第2面SF2。第1部分OR1的一部分、以及第2部分OR2的一部分也位于沟槽T12内。第3部分OR3位与沟槽T12的底面BS。第3部分OR3与第1部分OR1以及第2部分OR2分离。有机层OR如后述那样包括发光层EL，这些第1部分OR1、第2部分OR2、以及第3部分OR3包括同一色的发光层EL。另外，有机层OR除了发光层EL以外，还包括空穴注入层、空穴传输层、电子注入层、以及电子传输层的至少一个。
上部电极E2覆盖有机层OR。即，上部电极E2覆盖第1部分OR1、第2部分OR2、以及第3部分OR3的每一个。上部电极E2在沟槽T12的内部覆盖第3部分OR3且与底面BS相接。另外，上部电极E2在沟槽T12的内部与第1侧面S1以及第2侧面S2相接。上部电极E2例如为由ITO或IZO等的透明导电材料形成的透明电极。上部电极E2与位于图1示出的显示区域DA的馈电线FL电连接。上部电极E2为相对于多个子像素或者多个显示元件共用配置的电极，有时被称为共用电极、对置电极、阴极等。此外，上部电极E2也有由透明的保护层(包括无机绝缘层以及有机绝缘层的至少一个)覆盖的情况。
在显示元件20A中，第1部分OR1由于位于下部电极E11与上部电极E2之间所以能够形成发光区域。在显示元件20B中，第2部分OR2由于位于下部电极E12与上部电极E2之间所以能够形成发光区域。此外，第3部分OR3位于绝缘层12与上部电极E2之间，并且与第1部分OR1以及第2部分OR2完全分离，因此，不发光。另外，位于第1部分OR1中的、覆盖第1面SF1的区域以及沟槽T12内的区域位于绝缘层12与上部电极E2之间，因此，几乎不发光。同样地，位于第2部分OR2中的、覆盖第2面SF2的区域以及沟槽T12内的区域位于绝缘层12与上部电极E2之间，因此，几乎不发光。
图4是示出有机层OR的详细构成的剖视图。
有机层OR具备层叠的下层L1、中层L2、以及上层L3。下层L1具备覆盖第1面SF1的第1下层部分L11、位于第3底部B3的第2下层部分L12、位于第1底部B1的第3下层部分L13、位于底面BS的第4下层部分L14、位于第2底部B2的第5下层部分L15、位于第4底部B4的第6下层部分L16、以及覆盖第2面SF2的第7下层部分L17。第1下层部分L11、第2下层部分L12、第3下层部分L13、第4下层部分L14、第5下层部分L15、第6下层部分L16、以及第7下层部分L17彼此分离。
中层L2具备连续覆盖第1下层部分L11以及第2下层部分L12的第1中层部分L21、与第3下层部分L13重合的第2中层部分L22、与第4下层部分L14重合的第3中层部分L23、与第5下层部分L15重合的第4中层部分L24、连续覆盖第6下层部分L16以及第7下层部分L17的第5中层部分L25。第1中层部分L21、第2中层部分L22、第3中层部分L23、第4中层部分L24、以及第5中层部分L25彼此分离。
上层L3具备连续覆盖第1中层部分L21以及第2中层部分L22的第1上层部分L31、与第3中层部分L23重合的第2上层部分L32、连续覆盖第4中层部分L24以及第5中层部分L25的第3上层部分L33。第1上层部分L31、第2上层部分L32、以及第3上层部分L33彼此分离。
第1下层部分L11具有位于沟槽T12侧的第1端部EG1。第1端部EG1由第1中层部分L21覆盖。第1中层部分L21具有位于沟槽T12侧的第2端部EG2。第2端部EG2由第1上层部分L31覆盖。第7下层部分L17具有位于沟槽T12侧的第3端部EG3。第3端部EG3由第5中层部分L25覆盖。第5中层部分L25具有位于沟槽T12侧的第4端部EG4。第4端部EG4由第3上层部分L33覆盖。
上述第1部分OR1包括第1下层部分L11、第2下层部分L12、第3下层部分L13、第1中层部分L21、第2中层部分L22、第1上层部分L31。上述第2部分OR2包括第5下层部分L15、第6下层部分L16、第7下层部分L17、第4中层部分L24、第5中层部分L25、第3上层部分L33。上述第3部分OR3包括第4下层部分L14、第3中层部分L23、第2上层部分L32。
此外，以图示的方式在第5侧面S5与第2下层部分L12之间形成有间隙GP。在第3侧面S3与第3下层部分L13以及第2中层部分L22之间形成有间隙GP。在第4侧面S4与第5下层部分L15以及第4中层部分L24之间形成有间隙GP。在第6侧面S6与第6下层部分L16之间形成有间隙GP。这些间隙GP也并非必须形成，也可以由有机层OR填埋。
上部电极E2在沟槽T12的内部与第1上层部分L31、第2上层部分L32、第3上层部分L33、第2中层部分L22、第3中层部分L23、第4中层部分L24、第3下层部分L13、第4下层部分L14、第5下层部分L15相接。
第1沟槽部分TP1具有第1深度D1，第2沟槽部分TP2具有第2深度D2，第3沟槽部分TP3具有第3深度D3。第2深度D2比第1深度D1小且比第3深度D3大。即，沟槽部分形成得深到位于下侧的程度。沟槽T12具有第4深度D4，第4深度D4相当于第1深度D1、第2深度D2、以及第3深度D3之和。第4深度D4例如为0.5～1.0μm。
接下来，说明有机层OR的成膜工序。
上述有机层OR例如用真空蒸镀法来形成。在图中用点划线示出从蒸镀源放射出用于形成有机层OR的有机材料的情形。在形成具有第1开口部OP1、第2开口部OP2、以及沟槽T12的绝缘层12之后，蒸镀用于形成有机层OR的有机材料。
首先，对用于形成下层L1的有机材料进行蒸镀。由于第5侧面S5倾斜，所以在第5侧面S5几乎没有形成下层L1。由此，下层L1分离形成为第1下层部分L11与第2下层部分L12。同样地，由于第3侧面S3倾斜，所以在第3侧面S3几乎没有形成下层L1。由此，下层L1分离形成为第2下层部分L12与第3下层部分L13。同样地，由于第1侧面S1倾斜，所以在第1侧面S1几乎没有形成下层L1。由此，下层L1分离形成为第3下层部分L13与第4下层部分L14。
由于第2侧面S2倾斜，所以在第2侧面S2几乎没有形成下层L1。由此，下层L1分离形成为第4下层部分L14与第5下层部分L15。同样地，由于第4侧面S4倾斜，所以在第4侧面S4几乎没有形成下层L1。由此，下层L1分离形成为第5下层部分L15与第6下层部分L16。同样地，由于第6侧面S6倾斜，所以在第6侧面S6几乎没有形成下层L1。由此，下层L1分离形成为第6下层部分L16与第7下层部分L17。
换言之，下层L1利用第1侧面S1、第2侧面S2、第3侧面S3、第4侧面S4、第5侧面S5、第6侧面S6而分离成第1下层部分L11、第2下层部分L12、第3下层部分L13、第4下层部分L14、第5下层部分L15、第6下层部分L16、第7下层部分L17。
接下来，蒸镀用于形成中层L2的有机材料。中层L2由于第2下层部分L12位于第3底部B3，所以没有被第5侧面S5分离。由于第2沟槽部分TP2具有足够的深度，所以中层L2被第3侧面S3分离成第1中层部分L21与第2中层部分L22。由于第1沟槽部分TP1具有足够的深度，所以中层L2被第1侧面S1分离成第2中层部分L22与第3中层部分L23。由于第1沟槽部分TP1具有足够的深度，所以中层L2被第2侧面S2分离成第3中层部分L23与第4中层部分L24。由于第2沟槽部分TP2具有足够的深度，所以中层L2被第4侧面S4分离成第4中层部分L24与第5中层部分L25。由于第6下层部分L16位于第4底部B4，所以中层L2没有被第6侧面S6分离。
接下来，蒸镀用于形成上层L3的有机材料。由于第2下层部分L12以及第1中层部分L21位于与第3底部B3重合的位置，所以上层L3没有被第5侧面S5分离。由于第3下层部分L13以及第2中层部分L22位于与第1底部B1重合的位置，所以上层L3没有被第3侧面S3分离。由于第1沟槽部分TP1具有足够的深度，所以上层L3被第1侧面S1分离成第1上层部分L31与第2上层部分L32。由于第1沟槽部分TP1具有足够的深度，所以上层L3被第2侧面S2分离成第2上层部分L32与第3上层部分L33。由于第5下层部分L15以及第4中层部分L24位于与第2底部B2重合的位置，所以上层L3没有被第4侧面S4来分离。由于第6下层部分L16以及第5中层部分L25位于与第4底部B4重合的位置，所以上层L3没有被第6侧面S6分离。
此外，上部电极E2利用溅射来形成，因此，在有机层OR之上连续形成于底面BS、第1侧面S1以及第2侧面S2。
接下来，说明能够利用本实施方式得到的效果。
期望有机层OR中的位于最下层的下层L1与下部电极E11以及E12相接，期望位于最上层的上层L3与上部电极E2相接。然而，例如在针对每个子像素分开设置有机层OR的情况下，担心在有机层OR的端部，下层L1、中层L2会从上层L3露出而与上部电极E2相接。由此一来，有产生从下层L1、中层L2向上部电极E2的电流泄漏，而难以相对于施加的电压得到期望的亮度以及色度的情况。
根据本实施方式，沟槽T12具有形成得深到位于下侧的程度的沟槽部分，第1侧面S1、第2侧面S2、第3侧面S3、第4侧面S4、第5侧面S5、以及第6侧面S6倾斜。因此，用于显示元件20A的显示的第1下层部分L11、第1中层部分L21、第1上层部分L31中的、越是位于上侧的层则越向子像素SP1的外侧分离。因此，第1下层部分L11以及第1中层部分L21由第1上层部分L31覆盖，因此，能够抑制与上部电极E2相接。同样地，用于显示元件20B的显示的第7下层部分L17、第5中层部分L25、第3上层部分L33中的、越是位于上侧的层则越向子像素SP2的外侧分离。因此，第7下层部分L17以及第5中层部分L25由第3上层部分L33覆盖，能够抑制与上部电极E2相接。
与上部电极E2相接的第3下层部分L13以及第2中层部分L22与用于显示的第1下层部分L11以及第1中层部分L21分离，因此，不产生从第3下层部分L13以及第2中层部分L22向上部电极E2的电流泄漏。另外，与上部电极E2相接的第5下层部分L15以及第4中层部分L24与用于显示的第7下层部分L17以及第5中层部分L25分离，因此，不产生从第5下层部分L15以及第4中层部分L24向上部电极E2的电流泄漏。
因此，能够抑制从下层L1以及中层L2向上部电极E2的电流泄漏，能够抑制显示元件的性能劣化。
此外，各个沟槽部分的深度根据构成有机层OR的各层的膜厚来调节。另外，在图示的例子中，沟槽T12具有三个沟槽部分，但也可以具有四个以上的沟槽部分。沟槽部分的数量也可以比构成有机层OR的层的数量多。另外，有机层OR例如也可以利用4层以上来构成。在该情况下，也是构成有机层的层中的最上层与其他层相比更靠外侧分离。另外，在图4示出的例子中，第1侧面S1、第2侧面S2、第3侧面S3、第4侧面S4、第5侧面S5、第6侧面S6、以及底面BS分别为平面，但也可以为曲面。
另外，根据本实施方式，能够将有机层OR在沟槽T12中分离形成为位于子像素SP1的第1部分OR1、和位于子像素SP2的第2部分OR2。也就是说，能够通过不使用掩膜的整面蒸镀，针对每个子像素分离形成有机层OR。由此，抑制相邻的子像素之间的串扰。另外，由于不需要用于分离有机层OR的其他部件，所以能够抑制制造成本。
另外，如上述那样，有机层OR包括发光层EL，例如发光层EL为下层L1、中层L2、以及上层L3的某一方。例如设为下层L1以及上层L3为功能层，中层L2为发光层EL。下层L1以及上层L3例如为空穴注入层、空穴传输层、空穴阻挡层、电子注入层、电子传输层、电子阻挡层，但也可以为其他功能层。另外，下层L1以及上层L3各个不限于单层体，也可以为多个功能层层叠的层叠体。另外，也可以省略下层L1以及上层L3的至少一方。
作为一例，在下部电极E11以及E12相当于阳极的情况下，发光层EL与下部电极E11以及E12之间的下层L1包括空穴注入层以及空穴传输层的至少一个，发光层EL与上部电极E2之间的上层L3包括电子传输层以及电子注入层的至少一个。
此外，在下部电极E11以及E12的电位比上部电极E2的电位相对高的情况下，下部电极E11以及E12相当于阳极，上部电极E2相当于阴极。在上部电极E2的电位比下部电极E11以及E12的电位相对高的情况下，上部电极E2相当于阳极，下部电极E11以及E12相当于阴极。
另外，例如在显示区域DA的所有子像素SP配置有包含同一色的发光层EL在内的有机层OR。在各显示元件的发光色为白色的情况下，通过配置有与显示元件相对置的彩色滤光片，能够实现多色显示。另外，在各显示元件的发光色为紫外光的情况下，通过配置有与显示元件相对置的光转换层，能够实现多色显示。
图5是示出有机层OR的俯视图。在图5中，用斜线示出了配置有有机层OR的区域。
第1部分OR1配置在子像素SP1。第2部分OR2配置在子像素SP2。第1部分OR1以及第2部分OR2在第1方向X上排列。
第3部分OR3在俯视下呈格子状形成。第3部分OR3具有沿第2方向Y延伸且在第1方向X上排列的部分OR31、OR32、OR33、和沿第1方向X延伸且在第2方向Y上排列的部分OR34、OR35。部分OR32位于第1部分OR1与第2部分OR2之间。部分OR31隔着第1部分OR1位于部分OR32的相反侧。部分OR33隔着第2部分OR2位于部分OR32的相反侧。部分OR34与部分OR31～OR33相连。部分OR35与部分OR31～OR33相连。部分OR34隔着第1部分OR1以及第2部分OR2位于部分OR35的相反侧。
部分OR31～OR33分别位于沟槽T11～T13内。另外，部分OR34以及OR35分别位于沟槽T21以及T22内。
此外，第1部分OR1的外形在俯视下形成得比下部电极E11的外形大。第2部分OR2的外形在俯视下形成得比下部电极E12的外形大。
图6是沿着图1示出的B-B’线的显示装置DSP的剖视图。
外围电极6以及电源线52位于绝缘层11之上。绝缘层12覆盖外围电极6以及电源线52。有机层OR没有形成在非显示区域NDA。上部电极E2在非显示区域NDA中覆盖绝缘层12，经由形成于绝缘层12的接触孔CH3而连接于外围电极6。此外，在图示的例子中，外围电极6以及电源线52与下部电极E10位于同一层，但也可以分别位于与下部电极E10不同的层。
图7是示出本实施方式的第1变形例的剖视图。图7示出的构成与图3示出的构成相比，不同点在于沟槽T12贯穿绝缘层12直到绝缘层11为止。
在图示的例子中，底面BS相当于绝缘层11的上表面。因此，第3部分OR3以及上部电极E2在沟槽T12内与绝缘层11相接。
在这种第1变形例中也能够得到与上述效果同样的效果。
图8是示出本实施方式的第2变形例的俯视图。图8示出的构成与图2示出的构成相比，不同点在于子像素SP1、子像素SP2、以及子像素SP3的布局。
下部电极E11以及E12在第2方向Y上排列。下部电极E13与下部电极E11以及E12在第1方向X上排列。
绝缘层12具有沿第2方向Y延伸且在第1方向X上排列的沟槽T15、T16、T17、以及沿第1方向X延伸且在第2方向Y上排列的沟槽T23、T24、T25。沟槽T16位于第1开口部OP1以及第2开口部OP2与第3开口部OP3之间。沟槽T15隔着第1开口部OP1以及第2开口部OP2位于沟槽T16的相反侧。沟槽T17隔着第3开口部OP3位于沟槽T16的相反侧。沟槽T23与沟槽T15～T17相连。沟槽T24与沟槽T15以及T16相连。沟槽T25与沟槽T15～T17相连。沟槽T23隔着第1开口部OP1、第2开口部OP2、以及第3开口部OP3位于沟槽T25的相反侧。沟槽T24位于第1开口部OP1与第2开口部OP2之间。
各个沟槽不与在俯视下相邻的下部电极重叠。在第1方向X上，下部电极E11以及E12位于沟槽T15与T16之间，下部电极E13位于沟槽T16与T17之间。另外，在第2方向Y上，下部电极E11位于沟槽T23与T24之间，下部电极E12位于沟槽T24与T25之间，下部电极E13位于沟槽T23与T25之间。
子像素SP1以及子像素SP2在第2方向Y上排列，子像素SP1以及子像素SP3在第1方向X上排列，子像素SP2以及子像素SP3在第1方向X上排列。子像素SP1形成为在第1方向X上延伸的大致长方形状，子像素SP2以及子像素SP3形成为在第2方向Y上延伸的大致长方形状。子像素SP1～SP3的发光色彼此不同。另外，子像素SP1～SP3的各个面积彼此不同。子像素SP2的面积比子像素SP1的面积大，子像素SP3的面积比子像素SP2的面积大。此外，子像素SP1的面积也可以与子像素SP2的面积相同。
在这种第2变形例中，也能够得到与上述效果相同的效果。
图9是示出本实施方式的第3变形例的俯视图。图9示出的构成与图2示出的构成相比，不同点在于子像素SP1、子像素SP2、以及子像素SP3的布局。图9示出的方向DR1相对于第2方向Y按逆时针以角度θ1倾斜，图9示出的方向DR2相对于第2方向Y按顺时针以角度θ2倾斜。
绝缘层12具有沿方向DR1延伸且在方向DR2上排列的多个沟槽T1、以及沿方向DR2延伸且在方向DR1上排列的多个沟槽T2。多个下部电极E11和多个第1开口部OP1分别位于多个红色的子像素SP1。多个下部电极E12和多个第2开口部OP2分别位于多个绿色的子像素SP2。多个下部电极E13和多个第3开口部OP3分别位于多个蓝色的子像素SP3。
多个下部电极E11以及E12在相邻的两个沟槽T1之间在方向DR1上交替排列。另外，多个下部电极E12以及E13在相邻的两个沟槽T1之间在方向DR1上交替排列。多个下部电极E11以及E12在相邻的两个沟槽T2之间在方向DR2上交替排列。另外，多个下部电极E12以及E13在相邻的两个沟槽T2之间在方向DR2上交替排列。各个沟槽T1以及T2在俯视下不与相邻的下部电极重叠。
子像素SP1以及SP3形成为大致正方形状，一部分子像素SP2形成为在方向DR1上延伸的大致长方形状，其他子像素SP2形成为在方向DR2上延伸的大致长方形状。另外，子像素SP1～SP3各自的面积彼此不同。子像素SP3的面积比子像素SP1的面积大，子像素SP1的面积比子像素SP2的面积大。
在这种第3变形例中也能够得到与上述效果同样的效果。
如以上说明的那样，根据本实施方式，能够得到能够抑制显示元件的性能劣化的显示装置。
此外，说明本发明的几种实施方式，但这些实施方式作为例子而提示，不意在限定发明的范围。这些新实施方式能够利用其他各种各样的形态来实施，在不脱离发明的主旨的范围内，能够进行各种各样的省略、置换、变更。这些实施方式或其变形包含在发明的范围或主旨，并且包含在与权利请求的范围记载的发明和其均等的范围。

Claims (14)

1.一种显示装置，其具备：
基材；
配置在所述基材之上的第1绝缘层；
配置在所述第1绝缘层之上的第1下部电极以及第2下部电极；
第2绝缘层，其配置在所述第1绝缘层之上，具有与所述第1下部电极重叠的第1开口部、与所述第2下部电极重叠的第2开口部、和位于所述第1开口部与所述第2开口部之间的第1沟槽；
包括发光层的有机层，其覆盖所述第2绝缘层、位于所述第1开口部的所述第1下部电极、和位于所述第2开口部的所述第2下部电极；以及
覆盖所述有机层的上部电极，
所述第1沟槽包括：
第1沟槽部分，其具有底面、和从所述底面立起的第1侧面以及第2侧面；
位于所述第1沟槽部分之上的第2沟槽部分，其具有从所述第1侧面向所述第1沟槽的外方延伸的第1底部、从所述第2侧面向所述第1沟槽的外方延伸的第2底部、从所述第1底部立起的第3侧面、和从所述第2底部立起的第4侧面；以及
位于所述第2沟槽部分之上的第3沟槽部分，其具有从所述第3侧面向所述第1沟槽的外方延伸的第3底部、从所述第4侧面向所述第1沟槽的外方延伸的第4底部、从所述第3底部立起的第5侧面、和从所述第4底部立起的第6侧面，
所述第1沟槽部分的下部的所述第1侧面与所述第2侧面之间的第1间隔比所述第1沟槽部分的上部的所述第1侧面与所述第2侧面之间的第2间隔大，
所述第2沟槽部分的下部的所述第3侧面与所述第4侧面之间的第3间隔比所述第2沟槽部分的上部的所述第3侧面与所述第4侧面之间的第4间隔大，
所述第3沟槽部分的下部的所述第5侧面与所述第6侧面之间的第5间隔比所述第3沟槽部分的上部的所述第5侧面与所述第6侧面之间的第6间隔大，
所述第3间隔比所述第1间隔大且比所述第5间隔小，
所述第4间隔比所述第2间隔大且比所述第6间隔小。
2.根据权利要求1所述的显示装置，其中，
所述有机层具备层叠的下层、中层、以及上层，
所述下层具备覆盖位于所述第1沟槽与所述第1开口部之间的所述第2绝缘层的第1面的第1下层部分、位于所述第3底部的第2下层部分、位于所述第1底部的第3下层部分、和位于所述底面的第4下层部分，
所述中层具备连续覆盖所述第1下层部分以及所述第2下层部分的第1中层部分、与所述第3下层部分重合的第2中层部分、和与所述第4下层部分重合的第3中层部分，
所述上层具备连续覆盖所述第1中层部分以及所述第2中层部分的第1上层部分、和与所述第3中层部分重合的第2上层部分，
所述第1下层部分、所述第2下层部分、所述第3下层部分、以及所述第4下层部分彼此分离，
所述第1中层部分、所述第2中层部分、以及所述第3中层部分彼此分离，
所述第1上层部分与所述第2上层部分彼此分离。
3.根据权利要求2所述的显示装置，其中，
所述第1下层部分具有位于所述第1沟槽侧的第1端部，
所述第1端部由所述第1中层部分覆盖，
所述第1中层部分具有位于所述第1沟槽侧的第2端部，
所述第2端部由所述第1上层部分覆盖。
4.根据权利要求2所述的显示装置，其中，
所述下层具备位于所述第2底部的第5下层部分、位于所述第4底部的第6下层部分、和覆盖位于所述第1沟槽与所述第2开口部之间的所述第2绝缘层的第2面的第7下层部分，
所述中层具备与所述第5下层部分重合的第4中层部分、和连续覆盖所述第6下层部分以及所述第7下层部分的第5中层部分，
所述上层具有连续覆盖所述第4中层部分以及所述第5中层部分的第3上层部分，
所述第4下层部分、所述第5下层部分、所述第6下层部分、以及所述第7下层部分彼此分离，
所述第3中层部分、所述第4中层部分、以及所述第5中层部分彼此分离，
所述第2上层部分与所述第3上层部分彼此分离。
5.根据权利要求4所述的显示装置，其中，
所述第7下层部分具有位于所述第1沟槽侧的第3端部，
所述第3端部由所述第5中层部分覆盖，
所述第5中层部分具有位于所述第1沟槽侧的第4端部，
所述第4端部由所述第3上层部分覆盖。
6.根据权利要求4所述的显示装置，其中，
所述上部电极在所述第1沟槽的内部与所述第1上层部分、所述第2上层部分、所述第3上层部分、所述第2中层部分、所述第3中层部分、所述第4中层部分、所述第3下层部分、所述第4下层部分、所述第5下层部分相接。
7.根据权利要求2所述的显示装置，其中，
所述发光层为所述下层、所述中层、以及所述上层的某一方。
8.根据权利要求1所述的显示装置，其中，
所述第1沟槽部分具有第1深度，
所述第2沟槽部分具有第2深度，
所述第3沟槽部分具有第3深度，
所述第2深度比所述第1深度小且比所述第3深度大。
9.根据权利要求1所述的显示装置，其中，
所述有机层具有：
第1部分，其覆盖位于所述第1开口部的所述第1下部电极且覆盖位于所述第1沟槽与所述第1开口部之间的所述第2绝缘层的第1面；
第2部分，其覆盖位于所述第2开口部的所述第2下部电极且覆盖位于所述第1沟槽与所述第2开口部之间的所述第2绝缘层的第2面；以及
第3部分，其配置在所述第1沟槽的所述底面且与所述第1部分以及所述第2部分分离。
10.根据权利要求9所述的显示装置，其中，
所述第1部分、所述第2部分、以及所述第3部分包含同一色的所述发光层。
11.根据权利要求1所述的显示装置，其中，
所述第2绝缘层还具有：
隔着所述第1开口部位于所述第1沟槽的相反侧的第2沟槽；以及
分别与所述第1沟槽以及所述第2沟槽双方相连的第3沟槽以及第4沟槽，
所述第3沟槽隔着所述第1开口部位于所述第4沟槽的相反侧。
12.根据权利要求1所述的显示装置，其中，
具有显示图像的显示区域、以及所述显示区域的外围的非显示区域，
所述显示装置包括：
位于所述非显示区域的电源线；以及
位于所述非显示区域且与所述电源线电连接的外围电极，
所述第2绝缘层覆盖所述外围电极，
所述上部电极在所述非显示区域中经由形成于所述第2绝缘层的接触孔与所述外围电极连接。
13.根据权利要求1所述的显示装置，其中，
所述有机层还包括空穴注入层、空穴传输层、电子注入层、以及电子传输层的至少一个。
14.根据权利要求1所述的显示装置，其中，
所述第1沟槽贯穿所述第2绝缘层直到所述第1绝缘层为止。
CN202280032032.2A 2021-03-08 2022-01-04 显示装置 Pending CN117280870A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-036475 2021-03-08
JP2021036475 2021-03-08
PCT/JP2022/000024 WO2022190597A1 (ja) 2021-03-08 2022-01-04 表示装置

Publications (1)

Publication Number Publication Date
CN117280870A true CN117280870A (zh) 2023-12-22

Family

ID=83227232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280032032.2A Pending CN117280870A (zh) 2021-03-08 2022-01-04 显示装置

Country Status (4)

Country Link
US (1) US20230422551A1 (zh)
JP (1) JPWO2022190597A1 (zh)
CN (1) CN117280870A (zh)
WO (1) WO2022190597A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022080003A (ja) * 2020-11-17 2022-05-27 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016085796A (ja) * 2014-10-23 2016-05-19 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
CN106876331B (zh) * 2017-03-03 2019-11-22 武汉华星光电技术有限公司 Oled显示面板及其制备方法、显示装置
KR102516934B1 (ko) * 2018-06-11 2023-03-31 엘지디스플레이 주식회사 표시장치 및 헤드 장착형 디스플레이
JP7077152B2 (ja) * 2018-06-12 2022-05-30 キヤノン株式会社 表示装置、電気装置および車両
KR102631731B1 (ko) * 2018-07-31 2024-01-30 엘지디스플레이 주식회사 표시장치 및 이의 제조방법
KR102643070B1 (ko) * 2018-12-07 2024-02-29 엘지디스플레이 주식회사 전계 발광 표시 장치
KR102633054B1 (ko) * 2018-12-28 2024-02-01 엘지디스플레이 주식회사 표시장치 및 이의 제조방법
JP7341798B2 (ja) * 2019-08-30 2023-09-11 キヤノン株式会社 半導体装置、発光装置、表示装置、撮像装置、電子機器、照明装置、及び移動体
CN112331697B (zh) * 2019-12-30 2022-03-18 广东聚华印刷显示技术有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
US20230422551A1 (en) 2023-12-28
WO2022190597A1 (ja) 2022-09-15
JPWO2022190597A1 (zh) 2022-09-15

Similar Documents

Publication Publication Date Title
CN114551519A (zh) 显示装置
CN114695468A (zh) 显示装置
US20230422551A1 (en) Display device
CN114765208A (zh) 显示装置
TWI804018B (zh) 顯示裝置
US20220416209A1 (en) Display device and manufacturing method of the same
US20220199937A1 (en) Display device
US20220157900A1 (en) Display device
CN114784201A (zh) 显示装置
WO2022163310A1 (ja) 表示装置
US20220238840A1 (en) Display device
WO2022168513A1 (ja) 表示装置及び表示装置の製造方法
US20220416204A1 (en) Electronic device
WO2022172560A1 (ja) 表示装置
WO2022176736A1 (ja) 表示装置
US20220320254A1 (en) Display device
US20230217730A1 (en) Display device
WO2022191112A1 (ja) 表示装置
WO2022172670A1 (ja) 表示装置
US20220285453A1 (en) Display device
JP2022115548A (ja) 表示装置
CN116917970A (zh) 显示装置
CN114512517A (zh) 显示装置
JP2022185322A (ja) 電子機器及びその製造方法
JP2023120847A (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination