JP2022185322A - 電子機器及びその製造方法 - Google Patents
電子機器及びその製造方法 Download PDFInfo
- Publication number
- JP2022185322A JP2022185322A JP2021092928A JP2021092928A JP2022185322A JP 2022185322 A JP2022185322 A JP 2022185322A JP 2021092928 A JP2021092928 A JP 2021092928A JP 2021092928 A JP2021092928 A JP 2021092928A JP 2022185322 A JP2022185322 A JP 2022185322A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- electronic device
- opening
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010410 layer Substances 0.000 claims abstract description 248
- 238000005192 partition Methods 0.000 claims abstract description 60
- 239000012044 organic layer Substances 0.000 claims abstract description 42
- 239000011241 protective layer Substances 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 claims abstract description 16
- 239000007769 metal material Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000001771 vacuum deposition Methods 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 239000002346 layers by function Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000007792 addition Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/17—Passive-matrix OLED displays
- H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/042—Coating on selected surface areas, e.g. using masks using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
- H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
- H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】信頼性の低下を抑制する。【解決手段】本実施形態の電子機器は、基材と、前記基材の上に配置された第1絶縁層と、前記第1絶縁層の上に配置された下部電極と、前記第1絶縁層の上に配置され、前記下部電極に重畳する開口部を有する第2絶縁層と、前記開口部において、前記下部電極を覆う有機層と、前記有機層を覆う上部電極と、前記第2絶縁層の上に配置された隔壁と、を備え、前記隔壁は、金属材料によって形成され、前記上部電極に接する第1側面を有する第1層と、前記第1層の上に配置され、前記第1側面から前記開口部に向かって張り出した第2層と、前記有機層とは異なる材料によって形成され、前記第2層の少なくとも上面を覆う保護層と、を備える。【選択図】図4
Description
本発明の実施形態は、電子機器及びその製造方法に関する。
近年、表示素子として有機発光ダイオード(OLED)を適用した表示装置が実用化されている。このような表示素子は、第1電極と第2電極との間に有機層を備えている。一例では、有機層は真空蒸着法によって形成され、第2電極はスパッタ法によって形成される。
例えば、マスク蒸着の場合、各画素に対応した開口を有するファインマスクが適用される。しかしながら、ファインマスクの加工精度、開口形状の変形等に起因して、蒸着によって形成される薄膜の形成精度が低下するおそれがある。
そこで、画素分割構造体を用いて有機層及び第2電極を分割する技術が知られている。
例えば、マスク蒸着の場合、各画素に対応した開口を有するファインマスクが適用される。しかしながら、ファインマスクの加工精度、開口形状の変形等に起因して、蒸着によって形成される薄膜の形成精度が低下するおそれがある。
そこで、画素分割構造体を用いて有機層及び第2電極を分割する技術が知られている。
本発明の目的は、信頼性の低下が抑制される電子機器及びその製造方法を提供することにある。
一実施形態に係る電子機器は、
基材と、前記基材の上に配置された第1絶縁層と、前記第1絶縁層の上に配置された下部電極と、前記第1絶縁層の上に配置され、前記下部電極に重畳する開口部を有する第2絶縁層と、前記開口部において、前記下部電極を覆う有機層と、前記有機層を覆う上部電極と、前記第2絶縁層の上に配置された隔壁と、を備え、前記隔壁は、金属材料によって形成され、前記上部電極に接する第1側面を有する第1層と、前記第1層の上に配置され、前記第1側面から前記開口部に向かって張り出した第2層と、前記有機層とは異なる材料によって形成され、前記第2層の少なくとも上面を覆う保護層と、を備える。
基材と、前記基材の上に配置された第1絶縁層と、前記第1絶縁層の上に配置された下部電極と、前記第1絶縁層の上に配置され、前記下部電極に重畳する開口部を有する第2絶縁層と、前記開口部において、前記下部電極を覆う有機層と、前記有機層を覆う上部電極と、前記第2絶縁層の上に配置された隔壁と、を備え、前記隔壁は、金属材料によって形成され、前記上部電極に接する第1側面を有する第1層と、前記第1層の上に配置され、前記第1側面から前記開口部に向かって張り出した第2層と、前記有機層とは異なる材料によって形成され、前記第2層の少なくとも上面を覆う保護層と、を備える。
一実施形態に係る電子機器の製造方法は、
第1絶縁層の上に下部電極を形成し、前記第1絶縁層及び前記下部電極を覆う第2絶縁層を形成し、前記第2絶縁層の上に、隔壁を形成し、前記第2絶縁層に、前記下部電極を露出する開口部を形成する電子機器の製造方法であって、前記隔壁は、金属材料によって形成され、第1側面を有する第1層と、前記第1層の上に配置され、前記第1側面から前記開口部に向かって張り出した第2層と、前記第2層の少なくとも上面を覆う保護層と、を備え、前記開口部は、前記隔壁をマスクとして、前記第2絶縁層をドライエッチングすることによって形成する。
第1絶縁層の上に下部電極を形成し、前記第1絶縁層及び前記下部電極を覆う第2絶縁層を形成し、前記第2絶縁層の上に、隔壁を形成し、前記第2絶縁層に、前記下部電極を露出する開口部を形成する電子機器の製造方法であって、前記隔壁は、金属材料によって形成され、第1側面を有する第1層と、前記第1層の上に配置され、前記第1側面から前記開口部に向かって張り出した第2層と、前記第2層の少なくとも上面を覆う保護層と、を備え、前記開口部は、前記隔壁をマスクとして、前記第2絶縁層をドライエッチングすることによって形成する。
以下、本発明の実施形態について、図面を参照しながら説明する。
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
なお、図面には、必要に応じて理解を容易にするために、互いに直交するX軸、Y軸、及び、Z軸を記載する。X軸に沿った方向をX方向または第1方向と称し、Y軸に沿った方向をY方向または第2方向と称し、Z軸に沿った方向をZ方向または第3方向と称する。X軸及びY軸によって規定される面をX-Y平面と称する。X-Y平面を見ることを平面視という。
本実施形態に係る電子機器100は、一例では、表示素子を備える表示装置である。表示素子は、例えば有機発光層を備える有機発光ダイオード(OLED)である。なお、表示素子は、照明装置の発光素子として適用することができ、電子機器100は、発光素子を備える照明装置であってもよい。
また、本実施形態に係る電子機器100は、センサ素子を備えるセンサ装置であってもよい。センサ素子は、例えば有機光電変換層を備えた有機フォトダイオード(OPD)である。
また、本実施形態に係る電子機器100は、センサ素子を備えるセンサ装置であってもよい。センサ素子は、例えば有機光電変換層を備えた有機フォトダイオード(OPD)である。
図1は、本実施形態に係る電子機器100の一構成例を示す図である。電子機器100は、絶縁性の基材10の上に、画像を表示する表示部DAを備えている。基材10は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。
表示部DAは、第1方向X及び第2方向Yにマトリクス状に配列された複数の画素PXを備えている。画素PXは、複数の副画素SP1、SP2、SP3を備えている。一例では、画素PXは、赤色の副画素SP1、緑色の副画素SP2、及び、青色の副画素SP3を備えている。なお、画素PXは、上記の3色の副画素の他に、白色などの他の色の副画素を加えた4個以上の副画素を備えていてもよい。
画素PXに含まれる1つの副画素SPの一構成例について簡単に説明する。
すなわち、副画素SPは、画素回路1と、画素回路1によって駆動制御される表示素子20と、を備えている。画素回路1は、画素スイッチ2と、駆動トランジスタ3と、キャパシタ4と、を備えている。画素スイッチ2及び駆動トランジスタ3は、例えば薄膜トランジスタにより構成されたスイッチ素子である。
すなわち、副画素SPは、画素回路1と、画素回路1によって駆動制御される表示素子20と、を備えている。画素回路1は、画素スイッチ2と、駆動トランジスタ3と、キャパシタ4と、を備えている。画素スイッチ2及び駆動トランジスタ3は、例えば薄膜トランジスタにより構成されたスイッチ素子である。
画素スイッチ2について、ゲート電極は走査線GLに接続され、ソース電極は信号線SLに接続され、ドレイン電極はキャパシタ4を構成する一方の電極及び駆動トランジスタ3のゲート電極に接続されている。駆動トランジスタ3について、ソース電極はキャパシタ4を構成する他方の電極及び電源線PLに接続され、ドレイン電極は表示素子20のアノードに接続されている。表示素子20のカソードは、表示部DA内または表示部DAの外側において給電線FLに接続されている。なお、画素回路1の構成は、図示した例に限らない。
表示素子20は、発光素子である有機発光ダイオード(OLED)である。例えば、副画素SP1は赤波長に対応した光を出射する表示素子を備え、副画素SP2は緑波長に対応した光を出射する表示素子を備え、副画素SP3は青波長に対応した光を出射する表示素子を備えている。画素PXが表示色の異なる複数の副画素SP1、SP2、SP3を備えることで、多色表示を実現できる。
但し、副画素SP1、SP2、SP3の各々の表示素子20が同一色の光を出射するように構成されてもよい。これにより、単色表示を実現できる。
また、副画素SP1、SP2、SP3の各々の表示素子20が白色の光を出射するように構成された場合、表示素子20に対向するカラーフィルタが配置されてもよい。例えば、副画素SP1は表示素子20に対向する赤カラーフィルタを備え、副画素SP2は表示素子20に対向する緑カラーフィルタを備え、副画素SP3は表示素子20に対向する青カラーフィルタを備える。これにより、多色表示を実現できる。
あるいは、副画素SP1、SP2、SP3の各々の表示素子20が紫外光を出射するように構成された場合、表示素子20に対向する光変換層が配置されることで、多色表示を実現できる。
図2は、図1に示した画素PXの一例を示す平面図である。
1個の画素PXを構成する副画素SP1、SP2、SP3は、それぞれ第2方向Yに延びた略長方形状に形成され、第1方向Xに並んでいる。各副画素の外形は、表示素子20における発光領域EAの外形に相当するが、簡略化して示したものであり、必ずしも実際の形状を反映したものとは限らない。ここでは、発光領域EAが、第1方向Xに延びた短辺と、第2方向Yに延びた長辺とを有する長方形状に形成されている場合を想定している。
1個の画素PXを構成する副画素SP1、SP2、SP3は、それぞれ第2方向Yに延びた略長方形状に形成され、第1方向Xに並んでいる。各副画素の外形は、表示素子20における発光領域EAの外形に相当するが、簡略化して示したものであり、必ずしも実際の形状を反映したものとは限らない。ここでは、発光領域EAが、第1方向Xに延びた短辺と、第2方向Yに延びた長辺とを有する長方形状に形成されている場合を想定している。
後に詳述する絶縁層12は、平面視において、第1方向X及び第2方向Yにそれぞれ延びた格子状に形成され、副画素SP1、SP2、SP3の各々、あるいは、各副画素の表示素子20を囲んでいる。このような絶縁層12は、リブ、隔壁、バンクなどと称される場合がある。発光領域EAは、絶縁層12の開口部OP1に形成される。複数の開口部OP1は、第1方向X及び第2方向Yにマトリクス状に配列されている。
後に詳述する隔壁30は、平面視において、第1方向X及び第2方向Yにそれぞれ延びた格子状に形成され、絶縁層12の上に配置されている。副画素SP1、SP2、SP3の各々は、隔壁30によって囲まれている。
なお、隔壁30の形状は、図2に示した例に限らず、ストライプ状などの他の形状であってもよい。また、副画素SPあるいは開口部OP1のレイアウトも、図2に示した例に限らない。
図3は、表示素子20の構成の一例を示す図である。
表示素子20は、下部電極(第1電極)E1と、有機層ORと、上部電極(第2電極)E2と、を備えている。有機層ORは下部電極E1の上に配置され、上部電極E2は有機層ORの上に配置されている。有機層ORは、キャリア調整層CA1と、発光層ELと、キャリア調整層CA2と、を有している。キャリア調整層CA1は下部電極E1と発光層ELとの間に位置し、キャリア調整層CA2は発光層ELと上部電極E2との間に位置している。キャリア調整層CA1及びCA2は、複数の機能層を含んでいる。
ここでは、下部電極E1がアノードに相当し、上部電極E2がカソードに相当する場合を例に説明する。
表示素子20は、下部電極(第1電極)E1と、有機層ORと、上部電極(第2電極)E2と、を備えている。有機層ORは下部電極E1の上に配置され、上部電極E2は有機層ORの上に配置されている。有機層ORは、キャリア調整層CA1と、発光層ELと、キャリア調整層CA2と、を有している。キャリア調整層CA1は下部電極E1と発光層ELとの間に位置し、キャリア調整層CA2は発光層ELと上部電極E2との間に位置している。キャリア調整層CA1及びCA2は、複数の機能層を含んでいる。
ここでは、下部電極E1がアノードに相当し、上部電極E2がカソードに相当する場合を例に説明する。
キャリア調整層CA1は、機能層として、ホール注入層F11、ホール輸送層F12、電子ブロック層F13などを含んでいる。ホール注入層F11は下部電極E1の上に配置され、ホール輸送層F12はホール注入層F11の上に配置され、電子ブロック層F13はホール輸送層F12の上に配置され、発光層ELは電子ブロック層F13の上に配置されている。
キャリア調整層CA2は、機能層として、ホールブロック層F21、電子輸送層F22、電子注入層F23などを含んでいる。ホールブロック層F21は発光層ELの上に配置され、電子輸送層F22はホールブロック層F21の上に配置され、電子注入層F23は電子輸送層F22の上に配置され、上部電極E2は電子注入層F23の上に配置されている。
なお、キャリア調整層CA1及びCA2は、上記した機能層の他に、必要に応じてキャリア発生層などの他の機能層を含んでいてもよいし、キャリア調整層CA1及びCA2において、上記した機能層の少なくとも1つが省略されてもよい。
図4は、図2に示したA-B線に沿った電子機器100の断面図である。
ここでは、第1方向Xに並んだ3つの表示素子のうち、中央に位置する表示素子20に着目して説明する。
ここでは、第1方向Xに並んだ3つの表示素子のうち、中央に位置する表示素子20に着目して説明する。
電子機器100は、基材10と、絶縁層(第1絶縁層)11と、絶縁層(第2絶縁層)12と、表示素子20と、隔壁30と、を備えている。絶縁層11は、基材10の上に配置され、表示素子20の下地層に相当する。なお、図1に示した画素回路1は、基材10の上に配置され、絶縁層11によって覆われている。絶縁層12は、絶縁層11の上に配置されている。
表示素子20において、下部電極E1は、絶縁層11の上に配置されている。複数の下部電極E1、第1方向Xにおいて間隔を置いて並び、それぞれ副画素毎あるいは表示素子毎に配置された電極である。このような下部電極E1は、図1に示した画素回路1に含まれる駆動トランジスタ3と電気的に接続され、画素電極、アノードなどと称される場合がある。
下部電極E1は、例えば、インジウム錫酸化物(ITO)やインジウム亜鉛酸化物(IZO)などの透明導電材料によって形成された透明電極である。なお、下部電極E1は、銀、アルミニウムなどの金属材料によって形成された金属電極であってもよい。また、下部電極E1は、透明電極及び金属電極の積層体であってもよい。例えば、下部電極E1は、透明電極、金属電極、及び、透明電極の順に積層された積層体として構成されてもよいし、4層以上の積層体として構成されてもよい。
絶縁層12は、隣接する下部電極E1の間に配置されている。また、絶縁層12は、開口部OP1と、上面U1と、を有している。絶縁層12は、例えば、シリコン窒化物などで形成された無機絶縁層である。開口部OP1は、下部電極E1に重畳する領域に形成され、絶縁層12を下部電極E1まで貫通した貫通孔である。下部電極E1の周縁部は絶縁層12によって覆われ、下部電極E1の中央部は開口部OP1において絶縁層12から露出している。
有機層ORは、開口部OP1に配置され、下部電極E1を覆っている。図4に示す例では、有機層ORは、上面U1の一部にも配置されている。このような有機層ORは、下部電極E1と同様に、副画素毎あるいは表示素子毎に配置されている。
上部電極E2は、有機層ORに積層され、有機層ORの周縁部を含む有機層ORの全体を覆っている。また、上部電極E2は、有機層ORの外側で上面U1に接している。有機層ORのうち、絶縁層12を介することなく、下部電極E1と上部電極E2との間に位置する部分は、表示素子20の発光領域を形成することができる。
上部電極E2は、副画素毎あるいは表示素子毎に配置された電極であるが、後に説明するように、複数の上部電極E2は、隔壁30を介して互いに電気的に接続されている。このような上部電極E2は、共通電極、対向電極、カソードなどと称される場合がある。
上部電極E2は、例えば、マグネシウム、銀などの金属材料によって形成された半透過性の金属電極である。なお、上部電極E2は、ITOやIZOなどの透明導電材料によって形成された透明電極であってもよい。また、上部電極E2は、透明電極及び金属電極の積層体であってもよい。
上部電極E2は、例えば、マグネシウム、銀などの金属材料によって形成された半透過性の金属電極である。なお、上部電極E2は、ITOやIZOなどの透明導電材料によって形成された透明電極であってもよい。また、上部電極E2は、透明電極及び金属電極の積層体であってもよい。
隔壁30は、隣接する表示素子20の間に位置し、絶縁層12の上に配置されている。隔壁30は、有機層ORから離間し、上部電極E2に接している。図4に示した2つの隔壁30のうち、左側の隔壁30に着目してより詳しく説明する。なお、図の右側の隔壁30は、左側の隔壁30と同一構造を有するものである。
隔壁30は、第1層31と、第1層31の上に配置された第2層32と、第2層32の少なくとも一部を覆う保護層PRと、を有している。
第1層31は、例えば金属材料によって形成された導電層である。第1層31は、絶縁層12の上に位置し、上面U1に接している。また、第1層31は、隣接する有機層ORの間、及び、隣接する上部電極E2の間に配置されている。
第1層31は、図の左側の開口部OP1(あるいは表示素子20)に面する側面(第1側面)S11と、図の中央の開口部OP1(あるいは表示素子20)に面する側面S12と、側面S11と側面S12との間の上面U11と、を有している。側面S11及び側面S12の各々は、上部電極E2と接している。これにより、隔壁30を挟んで隣接する上部電極E2が互いに電気的に接続される。
第1層31は、図の左側の開口部OP1(あるいは表示素子20)に面する側面(第1側面)S11と、図の中央の開口部OP1(あるいは表示素子20)に面する側面S12と、側面S11と側面S12との間の上面U11と、を有している。側面S11及び側面S12の各々は、上部電極E2と接している。これにより、隔壁30を挟んで隣接する上部電極E2が互いに電気的に接続される。
第2層32は、第1層31とは異なる材料によって形成され、例えば絶縁材料によって形成されている。一例では、第2層32は、絶縁層12と同一材料であるシリコン窒化物などで形成された無機絶縁層である。第2層32は、上面U11に接している。また、第2層32は、側面S11から図の左側の開口部OP1に向かって張り出し、さらには、側面S12から図の中央の開口部OP1に向かって張り出している。
第2層32は、図の左側の開口部OP1に面する側面(第2側面)S21と、図の中央の開口部OP1に面する側面S22と、側面S21と側面S22との間の上面U21と、を有している。
第2層32は、図の左側の開口部OP1に面する側面(第2側面)S21と、図の中央の開口部OP1に面する側面S22と、側面S21と側面S22との間の上面U21と、を有している。
保護層PRは、第2層32のうち、上面U21を覆うように配置されている。図示した例では、側面S21及びS22は、保護層PRから露出している。このような保護層PRは、有機層ORとは異なる材料によって形成され、一例では、チタン、アルミニウム、モリブデン、タングステン、銅、銀などの金属材料によって形成された金属層である。
隔壁30の第2層32で囲まれた開口部OP2は、絶縁層12の開口部OP1とほぼ同一の大きさであるが、開口部OP2が開口部OP1より小さい場合もあり得る。
隔壁30の上には、堆積物として、表示素子20の有機層ORと同様の材料によって形成された層41と、上部電極E2と同様の材料によって形成された層42とが積層されている。層41は、保護層PRに接している。また、層41は、表示素子20の有機層ORから離間している。層42は、層41に接している。また、層42は、表示素子20の上部電極E2から離間している。
このような表示素子20及び隔壁30は、図示を省略する封止膜によって覆われている。
次に、上記の電子機器100の製造方法について図5及び図6を参照しながら説明する。
まず、図5において、上段に示すように、基材10の上に、図1に示した画素回路1などを形成した後に、絶縁層11を形成する。その後、絶縁層11の上に、導電材料を形成した後に、この導電材料を所定の形状にパターニングすることで、下部電極E1を形成する。その後、絶縁層11及び下部電極E1を覆う絶縁層12を形成する。
その後、中段に示すように、絶縁層12の上に、第1層31、第2層32、及び、保護層PRを備えた隔壁30を形成する。以下、隔壁30の形成方法の一例について説明する。
まず、絶縁層12の上に第1層31を形成するための第1金属層を形成し、この第1金属層の上に第2層32を形成するための絶縁層を形成し、絶縁層の上に保護層PRを形成するための第2金属層を形成する。
その後、第2金属層を所定の形状にパターニング(例えば、ウェットエッチング)することで保護層PRを形成する。
その後、保護層PRをマスクとして絶縁層をエッチング(例えば、ドライエッチング)することで第2層32を形成する。なお、エッチングに際して、第2層32を保護するレジストを設けてもよい。
その後、保護層PR及び第2層32をマスクとして、第1金属層をエッチング(例えば、ウェットエッチング)することで第1層31を形成する。なお、エッチングに際して、保護層PR及び第2層32を保護するレジストを設けてもよい。このような工程を経て隔壁30を形成する。
なお、第2金属層及び絶縁層の2層のエッチングを一括して行ってもよいし、第1金属層及び絶縁層の2層のエッチングを一括して行ってもよいし、第1金属層、絶縁層、及び、第2金属層の3層のエッチングを一括して行ってもよい。また、隔壁30の形成方法は、ここに説明した方法に限定されるものではない。
まず、絶縁層12の上に第1層31を形成するための第1金属層を形成し、この第1金属層の上に第2層32を形成するための絶縁層を形成し、絶縁層の上に保護層PRを形成するための第2金属層を形成する。
その後、第2金属層を所定の形状にパターニング(例えば、ウェットエッチング)することで保護層PRを形成する。
その後、保護層PRをマスクとして絶縁層をエッチング(例えば、ドライエッチング)することで第2層32を形成する。なお、エッチングに際して、第2層32を保護するレジストを設けてもよい。
その後、保護層PR及び第2層32をマスクとして、第1金属層をエッチング(例えば、ウェットエッチング)することで第1層31を形成する。なお、エッチングに際して、保護層PR及び第2層32を保護するレジストを設けてもよい。このような工程を経て隔壁30を形成する。
なお、第2金属層及び絶縁層の2層のエッチングを一括して行ってもよいし、第1金属層及び絶縁層の2層のエッチングを一括して行ってもよいし、第1金属層、絶縁層、及び、第2金属層の3層のエッチングを一括して行ってもよい。また、隔壁30の形成方法は、ここに説明した方法に限定されるものではない。
その後、下段に示すように、絶縁層12に、下部電極E1を露出する開口部OP1を形成する。このとき、開口部OP1は、隔壁30をマスクとして、絶縁層12をドライエッチングすることで形成する。
このように、下部電極E1は、隔壁30を形成した後に絶縁層12から露出するため、隔壁30を形成する際のエッチング液に晒されることがない。例えば、開口部OP1を形成した後に隔壁30を形成する場合、開口部OP1から露出した下部電極E1は、隔壁30の第1層31を形成するためのエッチング液や保護層PRを形成するためのエッチング液によってダメージを受けるおそれがある。このため、上記のように、下部電極E1を露出する開口部OP1が隔壁30を形成した後に形成されることで、下部電極E1へのダメージを軽減することができる。
また、隔壁30をマスクとして、絶縁層12をドライエッチングする際、絶縁層12と同系の絶縁層である隔壁30の第2層32は、保護層PRによって保護されている。このため、絶縁層12のドライエッチング工程において、露出した絶縁層12が除去される一方で、保護層PRによって覆われた第2層32は保護され、所望の形状の開口部OP1を形成することができる。したがって、信頼性の低下が抑制される。
続いて、図6において、上段に示すように、隔壁30をマスクとして、例えば真空蒸着法により、下部電極E1の上に有機層ORを形成する。このとき、蒸着源からの蒸気は、隔壁30が存在しない領域を通り、下部電極E1及び絶縁層12の上に到達する。隔壁30の第2層32の影になる領域には、蒸着源からの蒸気は到達しない。保護層PRの上には、有機層ORと同一材料の層41が堆積する。
その後、下段に示すように、隔壁30をマスクとして、例えばスパッタリング法により、有機層ORの上に上部電極E2を形成する。このとき、蒸着源からの蒸気は、隔壁30が存在しない領域を通り、有機層OR及び絶縁層12の上に到達するとともに、第1層31の側面S11及びS12にも到達する。層41の上には、上部電極E2と同一材料の層42が堆積する。
その後、下段に示すように、隔壁30をマスクとして、例えばスパッタリング法により、有機層ORの上に上部電極E2を形成する。このとき、蒸着源からの蒸気は、隔壁30が存在しない領域を通り、有機層OR及び絶縁層12の上に到達するとともに、第1層31の側面S11及びS12にも到達する。層41の上には、上部電極E2と同一材料の層42が堆積する。
以上説明したように、ファインマスクを適用することなく、表示素子20の有機層OR及び上部電極E2が形成される。このため、ファインマスクを適用する場合と比較して、製造コストを削減することができ、しかも、ファインマスクの位置合せ等の工程が不要となり、容易に所望の形状の有機層OR及び上部電極E2を形成することができる。また、表示素子20において、所定の領域に発光領域を形成することができ、加えて、絶縁層12に重なる領域での不所望な発光が抑制される。
次に、隔壁30の他の構成例について説明する。
図7は、隔壁30の他の構成例を拡大して示す断面図である。
図7に示す構成例は、図4に示した構成例と比較して、保護層PRが第2層32の上面U21を覆うとともに、側面S21及びS22を覆っている点で相違している。
図7に示す構成例は、図4に示した構成例と比較して、保護層PRが第2層32の上面U21を覆うとともに、側面S21及びS22を覆っている点で相違している。
このような形状を有する隔壁30の形成方法の一例について説明する。
まず、絶縁層12の上に第1層31を形成するための第1金属層を形成し、この第1金属層の上に第2層32を形成するための絶縁層を形成する。
その後、絶縁層を所定の形状にパターニング(例えば、ドライエッチング)することで上面U21、側面S21及びS22を有する第2層32を形成する。
まず、絶縁層12の上に第1層31を形成するための第1金属層を形成し、この第1金属層の上に第2層32を形成するための絶縁層を形成する。
その後、絶縁層を所定の形状にパターニング(例えば、ドライエッチング)することで上面U21、側面S21及びS22を有する第2層32を形成する。
その後、第2層32の上に第2金属層を形成した後に、第2金属層を所定の形状にパターニング(例えば、ウェットエッチング)することで、上面U21、側面S21及びS22を覆う保護層PRを形成する。
その後、保護層PR及び第2層32をマスクとして、第1金属層をエッチング(例えば、ウェットエッチング)することで第1層31を形成する。
その後、保護層PR及び第2層32をマスクとして、第1金属層をエッチング(例えば、ウェットエッチング)することで第1層31を形成する。
このような形状の隔壁30を形成した後に、図5の下段に示したように、絶縁層12に、下部電極E1を露出する開口部OP1を形成する。このとき、開口部OP1は、隔壁30をマスクとして、絶縁層12をドライエッチングすることで形成する。
隔壁30をマスクとして、絶縁層12をドライエッチングする際、絶縁層12と同系の絶縁層である隔壁30の第2層32の上面U21、側面S21及びS22は、保護層PRによって保護されている。このため、絶縁層12のドライエッチング工程において、第2層32の形状を維持することができ、その後の有機層ORの形成工程及び上部電極E2の形成工程において、所望の形状の有機層OR及び上部電極E2を形成するためのマスクとしての機能を果たすことができる。
図8は、隔壁30の他の構成例を拡大して示す断面図である。
図8に示す構成例は、図4に示した構成例と比較して、隔壁30が第1層31と第2層32との間に位置する中間層MLを備えた点で相違している。
図8に示す構成例は、図4に示した構成例と比較して、隔壁30が第1層31と第2層32との間に位置する中間層MLを備えた点で相違している。
中間層MLは、第2層32とは異なる材料によって形成され、例えば、保護層PRと同一の金属材料によって形成されている。中間層MLは、上面U11に接している。また、中間層MLは、側面S11から図の左側に向かって張り出し、さらには、側面S12から図の右側に向かって張り出している。
第2層32は、中間層MLの上に配置され、中間層MLに接している。第2層32の側面S21及び側面S22、及び、上面U21は、保護層PRによって覆われている。また、保護層PRは、中間層MLに接している。つまり、第2層32の全体は、保護層PR及び中間層MLによって覆われている。
このため、図5の下段に示したように、隔壁30をマスクとして、絶縁層12をドライエッチングする際、絶縁層12と同系の絶縁層である第2層32の全体が保護層PR及び中間層MLによって保護される。したがって、絶縁層12のドライエッチング工程において、第2層32の形状を維持することができ、その後の有機層ORの形成工程及び上部電極E2の形成工程において、所望の形状の有機層OR及び上部電極E2を形成するためのマスクとしての機能を果たすことができる。
上記した本実施形態によれば、信頼性の低下が抑制される電子機器及びその製造方法を提供することができる。
以上、本発明の実施形態として説明した電子機器を基にして、当業者が適宜設計変更して実施し得る全ての電子機器も、本発明の要旨を包含する限り、本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、上述の実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
100…電子機器
10…基材 11…絶縁層(第1絶縁層) 12…絶縁層(第2絶縁層)
OP1…開口部
20…表示素子 E1…下部電極 E2…上部電極 OR…有機層
30…隔壁 31…第1層 32…第2層 PR…保護層 ML…中間層
10…基材 11…絶縁層(第1絶縁層) 12…絶縁層(第2絶縁層)
OP1…開口部
20…表示素子 E1…下部電極 E2…上部電極 OR…有機層
30…隔壁 31…第1層 32…第2層 PR…保護層 ML…中間層
Claims (8)
- 基材と、
前記基材の上に配置された第1絶縁層と、
前記第1絶縁層の上に配置された下部電極と、
前記第1絶縁層の上に配置され、前記下部電極に重畳する開口部を有する第2絶縁層と、
前記開口部において、前記下部電極を覆う有機層と、
前記有機層を覆う上部電極と、
前記第2絶縁層の上に配置された隔壁と、を備え、
前記隔壁は、
金属材料によって形成され、前記上部電極に接する第1側面を有する第1層と、
前記第1層の上に配置され、前記第1側面から前記開口部に向かって張り出した第2層と、
前記有機層とは異なる材料によって形成され、前記第2層の少なくとも上面を覆う保護層と、を備える、電子機器。 - 前記第2層は、前記第2絶縁層と同一材料によって形成された無機絶縁層である、請求項1に記載の電子機器。
- 前記保護層は、金属材料によって形成された金属層である、請求項1に記載の電子機器。
- 前記保護層は、前記第2層の第2側面を覆っている、請求項1に記載の電子機器。
- 前記隔壁は、さらに、前記第1層と前記第2層との間に位置する中間層を備え、
前記中間層は、前記第1側面から前記開口部に向かって張り出し、
前記保護層は、前記第2層の第2側面を覆い、前記中間層に接している、請求項1に記載の電子機器。 - 第1絶縁層の上に下部電極を形成し、
前記第1絶縁層及び前記下部電極を覆う第2絶縁層を形成し、
前記第2絶縁層の上に、隔壁を形成し、
前記第2絶縁層に、前記下部電極を露出する開口部を形成する電子機器の製造方法であって、
前記隔壁は、
金属材料によって形成され、第1側面を有する第1層と、
前記第1層の上に配置され、前記第1側面から前記開口部に向かって張り出した第2層と、
前記第2層の少なくとも上面を覆う保護層と、を備え、
前記開口部は、前記隔壁をマスクとして、前記第2絶縁層をドライエッチングすることによって形成する、電子機器の製造方法。 - 前記開口部を形成した後に、さらに、前記開口部において、前記下部電極の上に有機層を形成する、電子機器の製造方法であって、
前記有機層は、前記隔壁をマスクとして、真空蒸着法によって形成する、請求項6に記載の電子機器の製造方法。 - 前記有機層を形成した後に、さらに、前記有機層の上に上部電極を形成する、電子機器の製造方法であって、
前記上部電極は、前記隔壁をマスクとして、スパッタ法によって形成する、請求項7に記載の電子機器の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021092928A JP2022185322A (ja) | 2021-06-02 | 2021-06-02 | 電子機器及びその製造方法 |
US17/804,869 US20220392981A1 (en) | 2021-06-02 | 2022-06-01 | Electronic device and manufacturing method of the same |
DE102022205655.8A DE102022205655A1 (de) | 2021-06-02 | 2022-06-02 | Elektronische vorrichtung und verfahren zur herstellung derselben |
CN202210623964.6A CN115440772A (zh) | 2021-06-02 | 2022-06-02 | 电子设备及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021092928A JP2022185322A (ja) | 2021-06-02 | 2021-06-02 | 電子機器及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022185322A true JP2022185322A (ja) | 2022-12-14 |
Family
ID=84102280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021092928A Pending JP2022185322A (ja) | 2021-06-02 | 2021-06-02 | 電子機器及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20220392981A1 (ja) |
JP (1) | JP2022185322A (ja) |
CN (1) | CN115440772A (ja) |
DE (1) | DE102022205655A1 (ja) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100477100B1 (ko) * | 2000-08-17 | 2005-03-17 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시소자 제조 방법 |
US7057337B1 (en) * | 2000-09-06 | 2006-06-06 | Osram Opto Semiconductors Gmbh | Patterning of electrodes in OLED devices |
KR100472853B1 (ko) * | 2002-07-10 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자의 제조방법 |
US7834543B2 (en) * | 2007-07-03 | 2010-11-16 | Canon Kabushiki Kaisha | Organic EL display apparatus and method of manufacturing the same |
JP5461096B2 (ja) * | 2009-07-29 | 2014-04-02 | 双葉電子工業株式会社 | 有機el表示装置 |
KR102374833B1 (ko) * | 2014-11-25 | 2022-03-15 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
CN107565048B (zh) * | 2017-08-24 | 2020-05-26 | 京东方科技集团股份有限公司 | 一种阵列基板的制备方法、阵列基板和显示装置 |
JP2019125501A (ja) * | 2018-01-17 | 2019-07-25 | 株式会社Joled | 有機el表示パネル及びその製造方法 |
JP7398257B2 (ja) | 2019-12-09 | 2023-12-14 | ダイハツ工業株式会社 | 道路標示認識装置 |
CN111326675A (zh) * | 2020-02-27 | 2020-06-23 | 京东方科技集团股份有限公司 | 一种显示面板及其制备方法、显示装置 |
CN116261925A (zh) * | 2020-08-21 | 2023-06-13 | 应用材料公司 | 用于高级图案化的金属悬垂部 |
-
2021
- 2021-06-02 JP JP2021092928A patent/JP2022185322A/ja active Pending
-
2022
- 2022-06-01 US US17/804,869 patent/US20220392981A1/en active Pending
- 2022-06-02 DE DE102022205655.8A patent/DE102022205655A1/de active Pending
- 2022-06-02 CN CN202210623964.6A patent/CN115440772A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN115440772A (zh) | 2022-12-06 |
DE102022205655A1 (de) | 2022-12-08 |
US20220392981A1 (en) | 2022-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101073552B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
KR101927334B1 (ko) | 유기전계발광소자 및 그 제조방법 | |
JP2008135325A (ja) | 有機el表示装置とその製造方法 | |
JP6868676B2 (ja) | 電界発光表示装置およびその製造方法 | |
KR100474001B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그의 제조방법 | |
KR20160125883A (ko) | 표시장치 및 그 제조 방법 | |
JP5478954B2 (ja) | 有機エレクトロルミネッセンス表示装置 | |
JP2022108901A (ja) | 表示装置 | |
KR20060025651A (ko) | 유기전계발광 소자 및 그의 제조방법 | |
KR102053440B1 (ko) | 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법 | |
KR101950837B1 (ko) | 유기전계발광소자 및 그 제조방법 | |
US20220416209A1 (en) | Display device and manufacturing method of the same | |
KR102355605B1 (ko) | 유기발광다이오드 표시장치 및 그 제조방법 | |
JP2022185322A (ja) | 電子機器及びその製造方法 | |
KR100474000B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그의 제조방법 | |
JP2022096395A (ja) | 表示装置 | |
WO2022168513A1 (ja) | 表示装置及び表示装置の製造方法 | |
JP2023003013A (ja) | 電子機器 | |
WO2022163310A1 (ja) | 表示装置 | |
US20230240118A1 (en) | Display device and manufacturing method of the same | |
US20230269991A1 (en) | Display device | |
WO2022181038A1 (ja) | 表示装置 | |
US20230320131A1 (en) | Method of manufacturing display device | |
US20230232699A1 (en) | Method of manufacturing display device | |
JP2022114732A (ja) | 表示装置 |