WO2022168513A1 - 表示装置及び表示装置の製造方法 - Google Patents

表示装置及び表示装置の製造方法 Download PDF

Info

Publication number
WO2022168513A1
WO2022168513A1 PCT/JP2022/000023 JP2022000023W WO2022168513A1 WO 2022168513 A1 WO2022168513 A1 WO 2022168513A1 JP 2022000023 W JP2022000023 W JP 2022000023W WO 2022168513 A1 WO2022168513 A1 WO 2022168513A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
insulating film
upper electrode
inorganic insulating
display device
Prior art date
Application number
PCT/JP2022/000023
Other languages
English (en)
French (fr)
Inventor
逸 青木
眞澄 西村
拓海 金城
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Priority to JP2022579390A priority Critical patent/JPWO2022168513A1/ja
Publication of WO2022168513A1 publication Critical patent/WO2022168513A1/ja
Priority to US18/364,478 priority patent/US20240023392A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Definitions

  • the embodiments of the present invention relate to a display device and a method of manufacturing a display device.
  • a display element comprises an organic layer between a pixel electrode and a common electrode.
  • the organic layer includes functional layers such as a hole transport layer and an electron transport layer in addition to the light emitting layer.
  • Such an organic layer is formed, for example, by a vacuum deposition method.
  • a technique in which a pixel dividing structure is used to divide an organic layer and a cathode (second electrode). In such a technique, it is required to suppress cracks in the vicinity of the pixel dividing structure.
  • An object of the embodiments is to provide a display device and a display device manufacturing method that can improve reliability.
  • the display device comprises: a substrate, a first insulating layer disposed on the substrate, a first lower electrode and a second lower electrode disposed on the first insulating layer, and disposed on the first insulating layer a second insulating layer having a first opening overlapping with the first lower electrode and a second opening overlapping with the second lower electrode; a power supply line disposed on the layer; a first organic layer including a light emitting layer disposed in the first opening and covering the first lower electrode; a second organic layer covering the second lower electrode, a first upper electrode in contact with the feeder line and covering the first organic layer, and a second upper electrode in contact with the feeder line and covering the second organic layer. an electrode; and a first inorganic insulating film covering the first upper electrode and the second upper electrode and exposing the power supply line.
  • a method of manufacturing a display device comprises: forming a lower electrode on a first insulating layer, forming a second insulating layer having an opening penetrating to the lower electrode, forming a feed line on the second insulating layer, and forming a feed line on the feed line forming a sacrificial layer on the sacrificial layer; forming a partition on the sacrificial layer; forming an organic layer on the lower electrode; forming an upper electrode on the organic layer; An inorganic insulating film is formed and the sacrificial layer is removed.
  • FIG. 1 is a diagram showing a configuration example of a display device DSP according to an embodiment.
  • FIG. 2 is a diagram showing an example of the configuration of the display element 20.
  • FIG. 3 is a plan view showing an example of the pixel PX shown in FIG. 1.
  • FIG. 4 is a cross-sectional view of the display device DSP along line AB shown in FIG.
  • FIG. 5 is a cross-sectional view of another display device DSP along line AB shown in FIG.
  • FIG. 6 is a diagram for explaining the manufacturing method of the display device DSP.
  • FIG. 7 is a diagram for explaining the manufacturing method of the display device DSP.
  • FIG. 8 is a cross-sectional view of another display device DSP along line AB shown in FIG.
  • FIG. 9 is a cross-sectional view of another display device DSP along line AB shown in FIG.
  • FIG. 10 is a diagram for explaining the manufacturing method of the display device DSP.
  • FIG. 11 is a diagram for explaining a method
  • X-axis, Y-axis, and Z-axis which are orthogonal to each other, are shown as necessary to facilitate understanding.
  • the direction along the X axis is called the X direction or first direction
  • the direction along the Y axis is called the Y direction or second direction
  • the direction along the Z axis is called the Z direction or third direction.
  • a plane defined by the X and Y axes is called the XY plane. Viewing the XY plane is called planar viewing.
  • the display device DSP is an organic electroluminescence display device that includes organic light emitting diodes (OLED) as display elements, and is mounted on televisions, personal computers, mobile terminals, mobile phones, and the like.
  • OLED organic light emitting diodes
  • the display element described below can be applied as a light-emitting element of a lighting device, and the display device DSP can be diverted to other electronic devices such as a lighting device.
  • FIG. 1 is a diagram showing a configuration example of a display device DSP according to this embodiment.
  • the display device DSP includes a display section DA for displaying an image on an insulating base material 10 .
  • the substrate 10 may be glass or a flexible resin film.
  • the display section DA includes a plurality of pixels PX arranged in a matrix in the first direction X and the second direction Y.
  • the pixel PX includes a plurality of sub-pixels SP1, SP2, SP3.
  • the pixel PX comprises a red sub-pixel SP1, a green sub-pixel SP2 and a blue sub-pixel SP3.
  • the pixel PX may include four or more sub-pixels including sub-pixels of other colors such as white, in addition to the sub-pixels of the three colors described above.
  • the sub-pixel SP includes a pixel circuit 1 and a display element 20 driven and controlled by the pixel circuit 1 .
  • a pixel circuit 1 includes a pixel switch 2 , a drive transistor 3 and a capacitor 4 .
  • the pixel switch 2 and the driving transistor 3 are switch elements configured by thin film transistors, for example.
  • the pixel switch 2 has a gate electrode connected to the scanning line GL, a source electrode connected to the signal line SL, and a drain electrode connected to one electrode forming the capacitor 4 and the gate electrode of the drive transistor 3 .
  • the drive transistor 3 has a source electrode connected to the other electrode forming the capacitor 4 and the power supply line PL, and a drain electrode connected to the anode of the display element 20 .
  • a cathode of the display element 20 is connected to the power supply line FL. Note that the configuration of the pixel circuit 1 is not limited to the illustrated example.
  • the display element 20 is an organic light emitting diode (OLED) that is a light emitting element.
  • OLED organic light emitting diode
  • the sub-pixel SP1 has a display element that emits light corresponding to a red wavelength
  • the sub-pixel SP2 has a display element that emits light corresponding to a green wavelength
  • the sub-pixel SP3 has a display element that emits light corresponding to a blue wavelength. It has a display element that A multicolor display can be realized by providing the pixel PX with a plurality of sub-pixels SP1, SP2, and SP3 having different display colors.
  • the display elements 20 of the sub-pixels SP1, SP2, and SP3 may be configured to emit light of the same color. Thereby, a monochromatic display can be realized.
  • a color filter may be arranged to face the display element 20 .
  • sub-pixel SP1 has a red color filter facing display element
  • sub-pixel SP2 has a green color filter facing display element
  • sub-pixel SP3 has a blue color filter facing display element 20. This makes it possible to realize multicolor display.
  • multicolor display can be realized by arranging a light conversion layer facing the display element 20. .
  • FIG. 2 is a diagram showing an example of the configuration of the display element 20.
  • the display element 20 includes a lower electrode (first electrode) E1, an organic layer OR, and an upper electrode (second electrode) E2.
  • the organic layer OR has a carrier adjustment layer (first carrier adjustment layer) CA1, a light emitting layer EL, and a carrier adjustment layer (second carrier adjustment layer) CA2.
  • the carrier adjustment layer CA1 is located between the lower electrode E1 and the light emitting layer EL
  • the carrier adjustment layer CA2 is located between the light emitting layer EL and the upper electrode E2.
  • the carrier adjustment layers CA1 and CA2 include multiple functional layers.
  • the lower electrode E1 corresponds to the anode
  • the upper electrode E2 corresponds to the cathode.
  • the carrier adjustment layer CA1 includes, as functional layers, a hole injection layer F11, a hole transport layer F12, an electron block layer F13, and the like.
  • a hole injection layer F11 is disposed on the lower electrode E1
  • a hole transport layer F12 is disposed on the hole injection layer F11
  • an electron blocking layer F13 is disposed on the hole transport layer F12
  • a light emitting layer EL is an electron blocking layer. It is arranged on the layer F13.
  • the carrier adjustment layer CA2 includes, as functional layers, a hole blocking layer F21, an electron transport layer F22, an electron injection layer F23, and the like.
  • a hole-blocking layer F21 is disposed on the light-emitting layer EL
  • an electron-transporting layer F22 is disposed on the hole-blocking layer F21
  • an electron-injecting layer F23 is disposed on the electron-transporting layer F22
  • an upper electrode E2 is an electron-injecting layer. It is arranged on the layer F23.
  • the carrier adjustment layers CA1 and CA2 may include other functional layers such as a carrier generation layer as necessary. At least one of the layers may be omitted.
  • FIG. 3 is a plan view showing an example of the pixel PX shown in FIG. 1.
  • the sub-pixels SP1, SP2, and SP3 forming one pixel PX are each formed in a substantially rectangular shape extending in the second direction Y and arranged in the first direction X.
  • the outer shape of each sub-pixel corresponds to the outer shape of the light emitting area EA in the display element 20, but it is shown in a simplified manner and does not necessarily reflect the actual shape.
  • the light emitting area EA is formed in a rectangular shape having short sides extending in the first direction X and long sides extending in the second direction Y.
  • FIG. 1 the light emitting area EA is formed in a rectangular shape having short sides extending in the first direction X and long sides extending in the second direction Y.
  • the insulating layer 12 which will be described in detail later, is formed in a lattice shape extending in the first direction X and the second direction Y in plan view, and is used for each of the sub-pixels SP1, SP2, and SP3, or the display element of each sub-pixel. Surrounding 20.
  • the insulating layer 12 has a plurality of openings OP including openings OP1 and OP2.
  • the light emitting area EA is formed in the opening OP of the insulating layer 12 .
  • the feeder line FL is formed in a lattice shape extending in the first direction X and the second direction Y in plan view, and is arranged on the insulating layer 12 .
  • Each of the sub-pixels SP1, SP2, SP3 is surrounded by a feed line FL.
  • the upper electrode E2 of the display element 20 is in contact with the feeder line FL, as indicated by the dashed line. Thereby, a predetermined potential is supplied to the upper electrode E2 from the feeder line FL.
  • FIG. 4 is a cross-sectional view of the display device DSP along line AB shown in FIG.
  • attention is focused on two display elements adjacent in the first direction X.
  • FIG. For the sake of convenience, the display element positioned on the left side of the drawing is referred to as display element 21 and the display element positioned on the right side of the drawing is referred to as display element 22 .
  • the display element 21 includes a lower electrode (first lower electrode) E11, an organic layer (first organic layer) OR1, and an upper electrode (first upper electrode) E21.
  • the display element 22 includes a lower electrode (second lower electrode) E12, an organic layer (second organic layer) OR2, and an upper electrode (second upper electrode) E22.
  • the insulating layer (first insulating layer) 11 corresponds to the underlying layer of the display elements 21 and 22 .
  • An insulating layer (second insulating layer) 12 is arranged on the insulating layer 11 .
  • the insulating layers 11 and 12 are, for example, organic insulating layers.
  • the lower electrodes E11 and E12 are arranged on the insulating layer 11 and are spaced apart in the first direction X.
  • the lower electrodes E11 and E12 are electrodes arranged for each sub-pixel or each display element, respectively, and are electrically connected to the driving transistor 3 shown in FIG.
  • Such lower electrodes E11 and E12 may be referred to as pixel electrodes, anodes, or the like.
  • the lower electrodes E11 and E12 are transparent electrodes made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO).
  • the lower electrodes E11 and E12 may be metal electrodes made of a metal material such as silver or aluminum.
  • the lower electrodes E11 and E12 may be a laminate of a transparent electrode and a metal electrode.
  • the lower electrodes E11 and E12 may be configured as a laminate in which a transparent electrode, a metal electrode, and a transparent electrode are laminated in this order, or may be configured as a laminate of three or more layers.
  • the insulating layer 12 is arranged between the lower electrode E11 and the lower electrode E12.
  • the insulating layer 12 also has an opening OP1 and an opening OP2.
  • the insulating layer 12 is formed so as to partition sub-pixels or display elements 21 and 22, and is sometimes called a rib, partition, bank, or the like.
  • the opening OP1 is a through hole formed in a region overlapping the lower electrode E11 and penetrating the insulating layer 12 to the lower electrode E11.
  • a peripheral portion of the lower electrode E11 is covered with the insulating layer 12, and a central portion of the lower electrode E11 is exposed from the insulating layer 12 at the opening OP1.
  • the opening OP2 is a through hole formed in a region overlapping the lower electrode E12 and penetrating the insulating layer 12 to the lower electrode E12.
  • a peripheral portion of the lower electrode E12 is covered with the insulating layer 12, and a central portion of the lower electrode E12 is exposed from the insulating layer 12 at the opening OP2.
  • the organic layer OR1 includes a light-emitting layer EL1.
  • the organic layer OR1 is arranged in the opening OP1 and covers the lower electrode E11.
  • the organic layer OR2 includes a light-emitting layer EL2.
  • the light-emitting layer EL2 may be formed of the same material as the light-emitting layer EL1 (the organic layers OR1 and OR2 emit the same color), or may be formed of a material different from that of the light-emitting layer EL1 (the organic layer OR1 and the emission color of the organic layer OR2 is different).
  • the organic layer OR2 is arranged in the opening OP2 and covers the lower electrode E12. Above the insulating layer 12, the organic layer OR2 is spaced apart from the organic layer OR1.
  • the feed line FL is arranged on the insulating layer 12 and positioned between the organic layer OR1 and the organic layer OR2.
  • the feed line FL is separated from the organic layer OR1 and the organic layer OR2.
  • the feeder line FL has a first side surface S11 facing the opening OP1, a second side surface S12 facing the opening OP2, and an upper surface U1.
  • the upper electrode E21 is arranged on the organic layer OR1 and covers the entire organic layer OR1 including the peripheral portion of the organic layer OR1.
  • a portion of the organic layer OR1 located between the lower electrode E11 and the upper electrode E21 without the insulating layer 12 therebetween can form the light emitting region of the display element 21.
  • FIG. A portion of the organic layer OR1 located between the insulating layer 12 and the upper electrode E21 hardly emits light.
  • the upper electrode E22 is arranged on the organic layer OR2 and covers the entire organic layer OR2 including the peripheral portion of the organic layer OR2.
  • the upper electrode E22 is separated from the upper electrode E21.
  • a portion of the organic layer OR2 positioned between the lower electrode E12 and the upper electrode E22 without the insulating layer 12 therebetween can form the light emitting region of the display element 22.
  • FIG. A portion of the organic layer OR2 located between the insulating layer 12 and the upper electrode E22 hardly emits light.
  • the feed line FL is located between the upper electrodes E21 and E21.
  • the upper electrode E21 and the upper electrode E22 are in contact with the feed line FL on the insulating layer 12 .
  • the upper electrode E21 is in contact with the first side surface S11
  • the upper electrode E22 is in contact with the second side surface S12.
  • the upper surface U1 is exposed from the upper electrode E21 and the upper electrode E22.
  • the upper electrode E21 is in contact with the insulating layer 12 between the organic layer OR1 and the feed line FL.
  • the upper electrode E22 is in contact with the insulating layer 12 between the organic layer OR2 and the feed line FL.
  • These upper electrodes E21 and E22 are electrodes arranged for each sub-pixel or each display element, but are in contact with the feeder line FL and are electrically connected to each other. Such upper electrodes E21 and E22 may be called a common electrode, a counter electrode, a cathode, or the like.
  • the upper electrodes E21 and E22 are semi-transparent metal electrodes made of metal materials such as magnesium and silver.
  • the upper electrodes E21 and E22 may be transparent electrodes made of a transparent conductive material such as ITO or IZO. Also, the upper electrodes E21 and E22 may be a laminate of a transparent electrode and a metal electrode.
  • the thickness of the organic layer OR1 along the third direction Z is such that the peak wavelength of the emission spectrum in the light emitting layer EL1 matches the effective optical path length between the lower electrode E11 and the upper electrode E21. is set to This realizes a microcavity structure for obtaining a resonance effect.
  • the thickness of the organic layer OR2 along the third direction Z is adjusted so that the peak wavelength of the emission spectrum in the light emitting layer EL2 matches the effective optical path length between the lower electrode E12 and the upper electrode E22. is set to
  • the first inorganic insulating film 311 covers the upper electrode E21 and the upper electrode E21, is in contact with part of the upper surface U1, and exposes the feed line FL. That is, the first inorganic insulating film 311 has the slit ST overlapping the upper surface U1.
  • the first inorganic insulating film 311 is made of silicon nitride, silicon oxide, or the like, for example.
  • the organic insulating film 32 covers the first inorganic insulating film 311 and is in contact with the feeder line FL between the upper electrodes E21 and the upper electrodes E21 or in the slit ST of the first inorganic insulating film 311.
  • the film thickness of the organic insulating film 32 is thicker than the film thickness of the first inorganic insulating film 311 .
  • the inorganic insulating film 33 covers the organic insulating film 32 .
  • These first inorganic insulating film 311, organic insulating film 32, and inorganic insulating film 33 form a sealing layer for protecting the display elements 21 and 22 from moisture and the like.
  • FIG. 5 is a cross-sectional view of another display device DSP along line AB shown in FIG.
  • the example shown in FIG. 5 is different from the example shown in FIG. 4 in that a second inorganic insulating film 312 covering the first inorganic insulating film 311 is provided.
  • the second inorganic insulating film 312 covers the first inorganic insulating film 311 and is in contact with the power supply line FL between the upper electrodes E21 or at the slit ST of the first inorganic insulating film 311 .
  • the organic insulating film 32 covers the second inorganic insulating film 312 .
  • the inorganic insulating film 33 covers the organic insulating film 32 .
  • the second inorganic insulating film 312 may be made of the same material as the first inorganic insulating film 311 or may be made of a material different from that of the first inorganic insulating film 311 .
  • the first inorganic insulating film 311 and the second inorganic insulating film 312 are made of silicon nitride.
  • the film thickness T1 of the inorganic insulating film 31 at the position in contact with the feed line FL overlaps the upper electrode E21. It is smaller than the film thickness T2 of the inorganic insulating film 31 at the position (T1 ⁇ T2).
  • an organic insulating layer is formed, and the organic insulating layer is patterned to form an insulating layer having openings OP1 and OP2.
  • a layer 12 is formed. After that, a metal layer is formed and patterned to form the feed line FL.
  • a sacrificial layer 51 is formed on the feed line FL by patterning after forming a metal layer or an insulating layer. Further, after forming at least one of the metal layer and the insulating layer, patterning is performed to form the partition walls 52 on the sacrificial layer 51 .
  • the partition wall 52 has a cross-sectional shape that protrudes from the sacrificial layer 51 toward the opening OP1 and protrudes from the sacrificial layer 51 toward the opening OP2.
  • each layer constituting the organic layer OR is formed by, for example, a vapor deposition method.
  • the organic layers OR1 and OR2 are formed in the openings OP1 and OP2, respectively, and the organic layer OR is formed on the partition wall 52 . That is, the separated organic layers OR1 and OR2 are formed without using a fine mask.
  • the upper electrode E2 is formed by sputtering or vapor deposition, for example.
  • the upper electrodes E21 and E22 are formed in the openings OP1 and OP2, respectively, and the upper electrode E2 is formed on the partition wall 52.
  • the upper electrodes E21 and E22 spaced apart from each other are formed without using a fine mask.
  • the radiation angle of the material forming the upper electrode E2 is larger than the radiation angle of the material forming the organic layer OR. Therefore, the material forming the organic layer OR hardly reaches below the partition wall 52 and exposes the feeder line FL. On the other hand, the material forming the upper electrode E2 also flows into the region shaded by the partition wall 52 . Thereby, upper electrodes E21 and E22 in contact with the feeder line FL are formed.
  • a first inorganic insulating film 311 is formed to cover the upper electrodes E21 and E22. At this time, the first inorganic insulating film 311 is also formed on the partition walls 52 . The sacrificial layer 51 is exposed from the first inorganic insulating film 311 .
  • the sacrificial layer 51 is removed.
  • the partition walls 52 to which the organic layer OR and the like adhere are also removed.
  • the sacrificial layer 51 the upper surface U1 of the feed line FL is exposed.
  • the organic insulating film 32 is formed on the first inorganic insulating film 311 and the feeder line FL, and the inorganic insulating film 33 is formed on the organic insulating film 32.
  • the display device DSP having the structure shown in FIG. 4 is manufactured.
  • a second inorganic insulating film 312 is formed on the first inorganic insulating film 311 and the feed line FL, and then an organic insulating film is formed on the second inorganic insulating film 312 .
  • the display device DSP having the structure shown in FIG. 5 is manufactured.
  • the organic layer OR formed without a fine mask is divided by the partition walls 52 .
  • the display element 20 with the desired shape of the organic layer OR is provided. Therefore, compared with the case of applying a fine mask, the manufacturing cost can be reduced, and steps such as alignment of the fine mask become unnecessary, and the organic layer OR having a desired shape can be easily formed. can.
  • a light emitting region can be formed in a predetermined region, and in addition, unwanted light emission in a region overlapping with the insulating layer 12 is suppressed.
  • the upper electrodes E2 are also divided by the partition walls 52 in the same manner as the organic layer OR, but each upper electrode E2 is in contact with the feeder line FL positioned below the partition walls 52. In addition, substantially the entire peripheral portion of the upper electrode E2 is in contact with the feeder line FL arranged so as to surround the upper electrode E2. Therefore, a sufficiently large contact area can be secured between the upper electrode E2 and the feeder line FL, and a predetermined potential can be supplied to the entire surface of the upper electrode E2.
  • the partition walls 52 are removed together with the sacrificial layer 51 and then sealed with the organic insulating film 32 and the inorganic insulating film 33 .
  • the step above the feeder line FL is reduced, suppressing the generation of unwanted air bubbles and suppressing the cracking of the sealing layer. can do. Therefore, reliability can be improved.
  • the barrier ribs 52 surrounding the light emitting region are removed, the light emitted from the light emitting region spreads and the viewing angle is widened compared to the case where the barrier ribs 52 remain.
  • FIG. 8 is a cross-sectional view of another display device DSP along line AB shown in FIG.
  • the example shown in FIG. 8 differs from the example shown in FIG. 4 in the shape of the feeder line FL.
  • the thickness T11 of the feed line FL is larger than the total thickness T12 of the upper electrode E21 and the first inorganic insulating film 311 overlapping between the organic layer OR1 and the feed line FL (T11>T12). That is, the feed line FL protrudes upward from the first inorganic insulating film 311 .
  • the upper electrode E21 and the first inorganic insulating film 311 are in contact with the first side surface S11, the upper electrode E22 and the first inorganic insulating film 311 are in contact with the second side surface S12, and the upper surface U1 is exposed from the first inorganic insulating film 311. .
  • the organic insulating film 32 covers the first inorganic insulating film 311 and also covers the feed line FL protruding from the first inorganic insulating film 311 . That is, the organic insulating film 32 is in contact with the first side surface S11, the second side surface S12, and the upper surface U1 of the feed line FL.
  • FIG. 9 is a cross-sectional view of another display device DSP along line AB shown in FIG.
  • the example shown in FIG. 9 differs from the example shown in FIG. 8 in that a second inorganic insulating film 312 covering the first inorganic insulating film 311 is provided.
  • the second inorganic insulating film 312 covers the first inorganic insulating film 311 and also covers the feed line FL protruding from the first inorganic insulating film 311 . That is, the second inorganic insulating film 312 is in contact with the first side surface S11, the second side surface S12, and the upper surface U1 of the feed line FL.
  • the organic insulating film 32 covers the second inorganic insulating film 312 .
  • the inorganic insulating film 33 covers the organic insulating film 32 .
  • the film thickness T1 of the inorganic insulating film 31 at the position in contact with the upper surface U1 of the feed line FL is equal to that of the upper electrode E21. (T1 ⁇ T2).
  • FIG. 10 a method for manufacturing the display device DSP having the display elements 21 and 22 described above will be briefly described with reference to FIGS. 10 and 11.
  • FIG. 10 a method for manufacturing the display device DSP having the display elements 21 and 22 described above will be briefly described with reference to FIGS. 10 and 11.
  • the insulating layer 12 is formed. After that, a metal layer is formed and patterned to form the feed line FL.
  • a sacrificial layer 51 on the feed line FL and a partition wall 52 on the sacrificial layer 51 are formed.
  • These sacrificial layer 51 and partition wall 52 can be formed, for example, by collectively patterning a multi-layer body formed of a predetermined material.
  • the sacrificial layer 51 and the partition wall 52 have a cross-sectional shape that protrudes from the power supply line FL toward the opening OP1 and protrudes from the power supply line FL toward the opening OP2.
  • each layer constituting the organic layer OR is formed by, for example, a vapor deposition method.
  • the organic layers OR1 and OR2 are formed in the openings OP1 and OP2, respectively, and the organic layer OR is formed on the partition wall 52 .
  • the upper electrode E2 is formed by sputtering or vapor deposition, for example. At this time, the upper electrodes E21 and E22 are formed in the openings OP1 and OP2, respectively, and the upper electrode E2 is formed on the partition wall 52. Next, as shown in FIG.
  • a first inorganic insulating film 311 is formed to cover the upper electrodes E21 and E22. At this time, the first inorganic insulating film 311 is also formed on the partition walls 52 .
  • the sacrificial layer 51 is removed.
  • the partition walls 52 to which the organic layer OR and the like adhere are also removed.
  • an organic insulating film 32 is formed on the first inorganic insulating film 311 and the feed line FL, and an inorganic insulating film 33 is further formed on the organic insulating film 32, thereby forming the structure shown in FIG.
  • a display device DSP having such a structure is manufactured.
  • a second inorganic insulating film 312 is formed on the first inorganic insulating film 311 and the feed line FL, and then an organic insulating film is formed on the second inorganic insulating film 312 .
  • the display device DSP having the structure shown in FIG. 9 is manufactured.
  • DSP...Display device 10 Base material 11...Insulating layer (first insulating layer) 12... Insulating layer (second insulating layer) OP1... Opening (first opening) OP2... Opening (second opening) 20, 21, 22... Display element E11... Lower electrode (first lower electrode) E12... Lower electrode (second lower electrode) E21... Upper electrode (first upper electrode) E22... Upper electrode (second upper electrode) OR1...Organic layer (first organic layer) OR2...Organic layer (second organic layer) 51... Sacrificial layer 52... Partition wall FL... Feeder line S11... First side surface S12... Second side surface U1... Upper surface 311... First inorganic insulating film 312... Second inorganic insulating film 32... Organic insulating film 33... Inorganic insulating film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

実施形態の目的は、信頼性を向上することが可能な表示装置を提供することにある。　一実施形態によれば、表示装置は、基材と、前記基材の上に配置された第１絶縁層と、前記第１絶縁層の上に配置された第１下部電極及び第２下部電極と、前記第１絶縁層の上に配置された第２絶縁層であって、前記第１下部電極に重畳する第１開口部と、前記第２下部電極に重畳する第２開口部と、を有する第２絶縁層と、前記第２絶縁層の上に配置された給電線と、発光層を含み、前記第１開口部に配置され、前記第１下部電極を覆う第１有機層と、発光層を含み、前記第２開口部に配置され、前記第２下部電極を覆う第２有機層と、記給電線に接し、前記第１有機層を覆う第１上部電極と、前記給電線に接し、前記第２有機層を覆う第２上部電極と、前記第１上部電極及び前記第２上部電極を覆い、前記給電線を露出する第１無機絶縁膜と、を備える。

Description

表示装置及び表示装置の製造方法
　本発明の実施形態は、表示装置及び表示装置の製造方法に関する。
　近年、表示素子として有機発光ダイオード（ＯＬＥＤ）を適用した表示装置が実用化されている。表示素子は、画素電極と共通電極との間に有機層を備えている。有機層は、発光層の他に、正孔輸送層や電子輸送層などの機能層を含んでいる。このような有機層は、例えば真空蒸着法によって形成される。
　例えば、マスク蒸着の場合、各画素に対応した開口を有するファインマスクが適用される。しかしながら、ファインマスクの加工精度、開口形状の変形等に起因して、蒸着によって形成される薄膜の形成精度が低下するおそれがある。このため、ファインマスクを適用することなく、所望の形状の有機層を形成することが要望されている。
　一例では、画素分割構造体を用いて有機層及び陰極（第２電極）を分割する技術が知られている。このような技術において、画素分割構造体の近傍でのクラックを抑制することが要求される。
特開２０００－１９５６７７号公報 特開２００４－２０７２１７号公報 特開２００８－１３５３２５号公報 特開２００９－３２６７３号公報 特開２０１０－１１８１９１号公報 国際公開第２０１９／０２６５１１号
　実施形態の目的は、信頼性を向上することが可能な表示装置及び表示装置の製造方法を提供することにある。
　一実施形態によれば、表示装置は、
　基材と、前記基材の上に配置された第１絶縁層と、前記第１絶縁層の上に配置された第１下部電極及び第２下部電極と、前記第１絶縁層の上に配置された第２絶縁層であって、前記第１下部電極に重畳する第１開口部と、前記第２下部電極に重畳する第２開口部と、を有する第２絶縁層と、前記第２絶縁層の上に配置された給電線と、発光層を含み、前記第１開口部に配置され、前記第１下部電極を覆う第１有機層と、発光層を含み、前記第２開口部に配置され、前記第２下部電極を覆う第２有機層と、前記給電線に接し、前記第１有機層を覆う第１上部電極と、前記給電線に接し、前記第２有機層を覆う第２上部電極と、前記第１上部電極及び前記第２上部電極を覆い、前記給電線を露出する第１無機絶縁膜と、を備える。
　一実施形態によれば、表示装置の製造方法は、
　第１絶縁層の上に下部電極を形成し、前記下部電極まで貫通した開口部を有する第２絶縁層を形成し、前記第２絶縁層の上に給電線を形成し、前記給電線の上に犠牲層を形成し、前記犠牲層の上に隔壁を形成し、前記下部電極の上に有機層を形成し、前記有機層の上に上部電極を形成し、前記上部電極の上に第１無機絶縁膜を形成し、前記犠牲層を除去する。
　一実施形態によれば、信頼性を向上することが可能な表示装置及び表示装置の製造方法を提供することができる。
図１は、実施形態に係る表示装置ＤＳＰの一構成例を示す図である。 図２は、表示素子２０の構成の一例を示す図である。 図３は、図１に示した画素ＰＸの一例を示す平面図である。 図４は、図３に示したＡ－Ｂ線に沿った表示装置ＤＳＰの断面図である。 図５は、図３に示したＡ－Ｂ線に沿った他の表示装置ＤＳＰの断面図である。 図６は、表示装置ＤＳＰの製造方法を説明するための図である。 図７は、表示装置ＤＳＰの製造方法を説明するための図である。 図８は、図３に示したＡ－Ｂ線に沿った他の表示装置ＤＳＰの断面図である。 図９は、図３に示したＡ－Ｂ線に沿った他の表示装置ＤＳＰの断面図である。 図１０は、表示装置ＤＳＰの製造方法を説明するための図である。 図１１は、表示装置ＤＳＰの製造方法を説明するための図である。
　以下、本発明の実施形態について、図面を参照しながら説明する。
　なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
　なお、図面には、必要に応じて理解を容易にするために、互いに直交するＸ軸、Ｙ軸、及び、Ｚ軸を記載する。Ｘ軸に沿った方向をＸ方向または第１方向と称し、Ｙ軸に沿った方向をＹ方向または第２方向と称し、Ｚ軸に沿った方向をＺ方向または第３方向と称する。Ｘ軸及びＹ軸によって規定される面をＸ－Ｙ平面と称する。Ｘ－Ｙ平面を見ることを平面視という。
　本実施形態に係る表示装置ＤＳＰは、表示素子として有機発光ダイオード（ＯＬＥＤ）を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パソコン、携帯端末、携帯電話等に搭載される。なお、以下に説明する表示素子は照明装置の発光素子として適用することができ、表示装置ＤＳＰは照明装置等の他の電子機器に転用することができる。
　図１は、本実施形態に係る表示装置ＤＳＰの一構成例を示す図である。表示装置ＤＳＰは、絶縁性の基材１０の上に、画像を表示する表示部ＤＡを備えている。基材１０は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。
　表示部ＤＡは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配列された複数の画素ＰＸを備えている。画素ＰＸは、複数の副画素ＳＰ１、ＳＰ２、ＳＰ３を備えている。一例では、画素ＰＸは、赤色の副画素ＳＰ１、緑色の副画素ＳＰ２、及び、青色の副画素ＳＰ３を備えている。なお、画素ＰＸは、上記の３色の副画素の他に、白色などの他の色の副画素を加えた４個以上の副画素を備えていてもよい。
　画素ＰＸに含まれる１つの副画素ＳＰの一構成例について簡単に説明する。
　すなわち、副画素ＳＰは、画素回路１と、画素回路１によって駆動制御される表示素子２０と、を備えている。画素回路１は、画素スイッチ２と、駆動トランジスタ３と、キャパシタ４と、を備えている。画素スイッチ２及び駆動トランジスタ３は、例えば薄膜トランジスタにより構成されたスイッチ素子である。
　画素スイッチ２について、ゲート電極は走査線ＧＬに接続され、ソース電極は信号線ＳＬに接続され、ドレイン電極はキャパシタ４を構成する一方の電極及び駆動トランジスタ３のゲート電極に接続されている。駆動トランジスタ３について、ソース電極はキャパシタ４を構成する他方の電極及び電源線ＰＬに接続され、ドレイン電極は表示素子２０のアノードに接続されている。表示素子２０のカソードは、給電線ＦＬに接続されている。なお、画素回路１の構成は、図示した例に限らない。
　表示素子２０は、発光素子である有機発光ダイオード（ＯＬＥＤ）である。例えば、副画素ＳＰ１は赤波長に対応した光を出射する表示素子を備え、副画素ＳＰ２は緑波長に対応した光を出射する表示素子を備え、副画素ＳＰ３は青波長に対応した光を出射する表示素子を備えている。画素ＰＸが表示色の異なる複数の副画素ＳＰ１、ＳＰ２、ＳＰ３を備えることで、多色表示を実現できる。
　但し、副画素ＳＰ１、ＳＰ２、ＳＰ３の各々の表示素子２０が同一色の光を出射するように構成されてもよい。これにより、単色表示を実現できる。
　また、副画素ＳＰ１、ＳＰ２、ＳＰ３の各々の表示素子２０が白色の光を出射するように構成された場合、表示素子２０に対向するカラーフィルタが配置されてもよい。例えば、副画素ＳＰ１は表示素子２０に対向する赤カラーフィルタを備え、副画素ＳＰ２は表示素子２０に対向する緑カラーフィルタを備え、副画素ＳＰ３は表示素子２０に対向する青カラーフィルタを備える。これにより、多色表示を実現できる。
　あるいは、副画素ＳＰ１、ＳＰ２、ＳＰ３の各々の表示素子２０が紫外光を出射するように構成された場合、表示素子２０に対向する光変換層が配置されることで、多色表示を実現できる。
　図２は、表示素子２０の構成の一例を示す図である。
　表示素子２０は、下部電極（第１電極）Ｅ１と、有機層ＯＲと、上部電極（第２電極）Ｅ２と、を備えている。有機層ＯＲは、キャリア調整層（第１キャリア調整層）ＣＡ１と、発光層ＥＬと、キャリア調整層（第２キャリア調整層）ＣＡ２と、を有している。キャリア調整層ＣＡ１は下部電極Ｅ１と発光層ＥＬとの間に位置し、キャリア調整層ＣＡ２は発光層ＥＬと上部電極Ｅ２との間に位置している。キャリア調整層ＣＡ１及びＣＡ２は、複数の機能層を含んでいる。
　ここでは、下部電極Ｅ１がアノードに相当し、上部電極Ｅ２がカソードに相当する場合を例に説明する。
　キャリア調整層ＣＡ１は、機能層として、ホール注入層Ｆ１１、ホール輸送層Ｆ１２、電子ブロック層Ｆ１３などを含んでいる。ホール注入層Ｆ１１は下部電極Ｅ１の上に配置され、ホール輸送層Ｆ１２はホール注入層Ｆ１１の上に配置され、電子ブロック層Ｆ１３はホール輸送層Ｆ１２の上に配置され、発光層ＥＬは電子ブロック層Ｆ１３の上に配置されている。
　キャリア調整層ＣＡ２は、機能層として、ホールブロック層Ｆ２１、電子輸送層Ｆ２２、電子注入層Ｆ２３などを含んでいる。ホールブロック層Ｆ２１は発光層ＥＬの上に配置され、電子輸送層Ｆ２２はホールブロック層Ｆ２１の上に配置され、電子注入層Ｆ２３は電子輸送層Ｆ２２の上に配置され、上部電極Ｅ２は電子注入層Ｆ２３の上に配置されている。
　なお、キャリア調整層ＣＡ１及びＣＡ２は、上記した機能層の他に、必要に応じてキャリア発生層などの他の機能層を含んでいてもよいし、キャリア調整層ＣＡ１及びＣＡ２において、上記した機能層の少なくとも１つが省略されてもよい。
　図３は、図１に示した画素ＰＸの一例を示す平面図である。
　１個の画素ＰＸを構成する副画素ＳＰ１、ＳＰ２、ＳＰ３は、それぞれ第２方向Ｙに延びた略長方形状に形成され、第１方向Ｘに並んでいる。各副画素の外形は、表示素子２０における発光領域ＥＡの外形に相当するが、簡略化して示したものであり、必ずしも実際の形状を反映したものとは限らない。ここでは、発光領域ＥＡが、第１方向Ｘに延びた短辺と、第２方向Ｙに延びた長辺とを有する長方形状に形成されている場合を想定している。
　後に詳述する絶縁層１２は、平面視において、第１方向Ｘ及び第２方向Ｙにそれぞれ延びた格子状に形成され、副画素ＳＰ１、ＳＰ２、ＳＰ３の各々、あるいは、各副画素の表示素子２０を囲んでいる。絶縁層１２は、開口部ＯＰ１及びＯＰ２を含む複数の開口部ＯＰを有している。発光領域ＥＡは、絶縁層１２の開口部ＯＰに形成されている。
　給電線ＦＬは、平面視において、第１方向Ｘ及び第２方向Ｙにそれぞれ延びた格子状に形成され、絶縁層１２の上に配置されている。副画素ＳＰ１、ＳＰ２、ＳＰ３の各々は、給電線ＦＬによって囲まれている。
　表示素子２０の上部電極Ｅ２は、一点鎖線で示すように、給電線ＦＬに接している。これにより、上部電極Ｅ２には、給電線ＦＬから所定の電位が供給される。
　図４は、図３に示したＡ－Ｂ線に沿った表示装置ＤＳＰの断面図である。
　ここで、第１方向Ｘに隣接する２つの表示素子に着目する。便宜上、図の左側に位置する表示素子を表示素子２１と表記し、図の右側に位置する表示素子を表示素子２２と表記する。
　表示素子２１は、下部電極（第１下部電極）Ｅ１１、有機層（第１有機層）ＯＲ１、及び、上部電極（第１上部電極）Ｅ２１を備えている。
　表示素子２２は、下部電極（第２下部電極）Ｅ１２、有機層（第２有機層）ＯＲ２、及び、上部電極（第２上部電極）Ｅ２２を備えている。
　絶縁層（第１絶縁層）１１は、表示素子２１及び２２の下地層に相当する。絶縁層（第２絶縁層）１２は、絶縁層１１の上に配置されている。絶縁層１１及び１２は、例えば、有機絶縁層である。
　下部電極Ｅ１１及びＥ１２は、絶縁層１１の上に配置され、第１方向Ｘにおいて間隔を置いて並んでいる。下部電極Ｅ１１及びＥ１２は、それぞれ副画素毎あるいは表示素子毎に配置された電極であり、図１に示した駆動トランジスタ３と電気的に接続されている。このような下部電極Ｅ１１及びＥ１２は、画素電極、アノードなどと称される場合がある。
　下部電極Ｅ１１及びＥ１２は、例えば、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料によって形成された透明電極である。なお、下部電極Ｅ１１及びＥ１２は、銀、アルミニウムなどの金属材料によって形成された金属電極であってもよい。また、下部電極Ｅ１１及びＥ１２は、透明電極及び金属電極の積層体であってもよい。例えば、下部電極Ｅ１１及びＥ１２は、透明電極、金属電極、及び、透明電極の順に積層された積層体として構成されてもよいし、３層以上の積層体として構成されてもよい。
　絶縁層１２は、下部電極Ｅ１１と下部電極Ｅ１２との間に配置されている。また、絶縁層１２は、開口部ＯＰ１と、開口部ＯＰ２と、を有している。絶縁層１２は、副画素あるいは表示素子２１及び２２を区画するように形成されており、リブ、隔壁、バンクなどと称される場合がある。
　開口部ＯＰ１は、下部電極Ｅ１１に重畳する領域に形成され、絶縁層１２を下部電極Ｅ１１まで貫通した貫通孔である。下部電極Ｅ１１の周縁部は絶縁層１２によって覆われ、下部電極Ｅ１１の中央部は開口部ＯＰ１において絶縁層１２から露出している。
　開口部ＯＰ２は、下部電極Ｅ１２に重畳する領域に形成され、絶縁層１２を下部電極Ｅ１２まで貫通した貫通孔である。下部電極Ｅ１２の周縁部は絶縁層１２によって覆われ、下部電極Ｅ１２の中央部は開口部ＯＰ２において絶縁層１２から露出している。
　有機層ＯＲ１は、発光層ＥＬ１を含んでいる。有機層ＯＲ１は、開口部ＯＰ１に配置され、下部電極Ｅ１１を覆っている。
　有機層ＯＲ２は、発光層ＥＬ２を含んでいる。発光層ＥＬ２は、発光層ＥＬ１と同一材料によって形成されてもよいし（有機層ＯＲ１及び有機層ＯＲ２の発光色が同一）、発光層ＥＬ１とは異なる材料によって形成されてもよい（有機層ＯＲ１及び有機層ＯＲ２の発光色が異なる）。有機層ＯＲ２は、開口部ＯＰ２に配置され、下部電極Ｅ１２を覆っている。絶縁層１２の上において、有機層ＯＲ２は、有機層ＯＲ１から離間している。
　給電線ＦＬは、絶縁層１２の上に配置され、有機層ＯＲ１と有機層ＯＲ２との間に位置している。給電線ＦＬは、有機層ＯＲ１及び有機層ＯＲ２から離間している。給電線ＦＬは、開口部ＯＰ１に面する第１側面Ｓ１１と、開口部ＯＰ２に面する第２側面Ｓ１２と、上面Ｕ１と、を有している。
　上部電極Ｅ２１は、有機層ＯＲ１の上に配置され、有機層ＯＲ１の周縁部を含む有機層ＯＲ１の全体を覆っている。有機層ＯＲ１のうち、絶縁層１２を介することなく、下部電極Ｅ１１と上部電極Ｅ２１との間に位置する部分は、表示素子２１の発光領域を形成することができる。有機層ＯＲ１のうち、絶縁層１２と上部電極Ｅ２１との間に位置する部分は、ほとんど発光しない。
　上部電極Ｅ２２は、有機層ＯＲ２の上に配置され、有機層ＯＲ２の周縁部を含む有機層ＯＲ２の全体を覆っている。上部電極Ｅ２２は、上部電極Ｅ２１から離間している。有機層ＯＲ２のうち、絶縁層１２を介することなく、下部電極Ｅ１２と上部電極Ｅ２２との間に位置する部分は、表示素子２２の発光領域を形成することができる。有機層ＯＲ２のうち、絶縁層１２と上部電極Ｅ２２との間に位置する部分は、ほとんど発光しない。
　給電線ＦＬは、上部電極Ｅ２１と上部電極Ｅ２１との間に位置している。上部電極Ｅ２１及び上部電極Ｅ２２は、絶縁層１２の上において、給電線ＦＬに接している。図４に示す例では、上部電極Ｅ２１は第１側面Ｓ１１に接し、上部電極Ｅ２２は第２側面Ｓ１２に接している。上面Ｕ１は、上部電極Ｅ２１及び上部電極Ｅ２２から露出している。
　また、上部電極Ｅ２１は、有機層ＯＲ１と給電線ＦＬとの間において絶縁層１２に接している。上部電極Ｅ２２は、有機層ＯＲ２と給電線ＦＬとの間において絶縁層１２に接している。
　これらの上部電極Ｅ２１及びＥ２２は、副画素毎あるいは表示素子毎に配置された電極であるが、それぞれ給電線ＦＬに接しているため、互いに電気的に接続されている。このような上部電極Ｅ２１及びＥ２２は、共通電極、対向電極、カソードなどと称される場合がある。
　上部電極Ｅ２１及びＥ２２は、例えば、マグネシウム、銀などの金属材料によって形成された半透過性の金属電極である。なお、上部電極Ｅ２１及びＥ２２は、ＩＴＯやＩＺＯなどの透明導電材料によって形成された透明電極であってもよい。また、上部電極Ｅ２１及びＥ２２は、透明電極及び金属電極の積層体であってもよい。
　一例では、有機層ＯＲ１の第３方向Ｚに沿った厚さは、発光層ＥＬ１における発光スペクトルのピーク波長と、下部電極Ｅ１１と上部電極Ｅ２１との間の実効的な光路長とが一致するように設定される。これにより、共振効果を得るためのマイクロキャビティ構造が実現される。同様に、有機層ＯＲ２の第３方向Ｚに沿った厚さは、発光層ＥＬ２における発光スペクトルのピーク波長と、下部電極Ｅ１２と上部電極Ｅ２２との間の実効的な光路長とが一致するように設定される。
　第１無機絶縁膜３１１は、上部電極Ｅ２１及び上部電極Ｅ２１を覆い、上面Ｕ１の一部に接するとともに、給電線ＦＬを露出している。つまり、第１無機絶縁膜３１１は、上面Ｕ１に重畳するスリットＳＴを有している。第１無機絶縁膜３１１は、例えば、シリコン窒化物、シリコン酸化物等で形成されている。
　有機絶縁膜３２は、第１無機絶縁膜３１１を覆うとともに、上部電極Ｅ２１と上部電極Ｅ２１との間、あるいは、第１無機絶縁膜３１１のスリットＳＴにおいて給電線ＦＬに接している。有機絶縁膜３２の膜厚は、第１無機絶縁膜３１１の膜厚より厚い。
　無機絶縁膜３３は、有機絶縁膜３２を覆っている。これらの第１無機絶縁膜３１１、有機絶縁膜３２、及び、無機絶縁膜３３は、表示素子２１及び２２を水分等から保護するための封止層を構成している。
　図５は、図３に示したＡ－Ｂ線に沿った他の表示装置ＤＳＰの断面図である。
　図５に示す例は、図４に示した例と比較して、第１無機絶縁膜３１１を覆う第２無機絶縁膜３１２が設けられた点で相違している。第２無機絶縁膜３１２は、第１無機絶縁膜３１１を覆うとともに、上部電極Ｅ２１と上部電極Ｅ２１との間、あるいは、第１無機絶縁膜３１１のスリットＳＴにおいて給電線ＦＬに接している。有機絶縁膜３２は、第２無機絶縁膜３１２を覆っている。無機絶縁膜３３は、有機絶縁膜３２を覆っている。
　第２無機絶縁膜３１２は、第１無機絶縁膜３１１と同一材料によって形成されてもよいし、第１無機絶縁膜３１１とは異なる材料によって形成されてもよい。一例では、第１無機絶縁膜３１１及び第２無機絶縁膜３１２は、シリコン窒化物によって形成されている。第１無機絶縁膜３１１及び第２無機絶縁膜３１２を単一の無機絶縁膜３１とみなした場合、給電線ＦＬに接する位置での無機絶縁膜３１の膜厚Ｔ１は、上部電極Ｅ２１に重畳する位置での無機絶縁膜３１の膜厚Ｔ２より小さい（Ｔ１＜Ｔ２）。
　次に、上記した表示素子２１及び２２を有する表示装置ＤＳＰの製造方法について図６及び図７を参照しながら簡単に説明する。
　まず、図６に示すように、絶縁層１１の上に下部電極Ｅ１１及びＥ１２を形成した後に、有機絶縁層を形成し、この有機絶縁層をパターニングすることで、開口部ＯＰ１及びＯＰ２を有する絶縁層１２を形成する。その後、金属層を形成し、この金属層をパターニングすることで、給電線ＦＬを形成する。
　続いて、金属層または絶縁層を形成した後に、パターニングすることで、給電線ＦＬの上に犠牲層５１を形成する。さらに、金属層及び絶縁層の少なくとも一方を形成した後に、パターニングすることで、犠牲層５１の上に隔壁５２を形成する。隔壁５２は、犠牲層５１から開口部ＯＰ１に向かって張り出すとともに、犠牲層５１から開口部ＯＰ２に向かって張り出した断面形状を有している。
　その後、例えば蒸着法により、有機層ＯＲを構成する各層を形成する。このとき、開口部ＯＰ１及びＯＰ２にそれぞれ有機層ＯＲ１及びＯＲ２が形成されるとともに、隔壁５２の上に有機層ＯＲが形成される。つまり、ファインマスクを使用することなく、互いに離間した有機層ＯＲ１及びＯＲ２が形成される。
　その後、例えばスパッタリング法あるいは蒸着法により、上部電極Ｅ２を形成する。このとき、開口部ＯＰ１及びＯＰ２にそれぞれ上部電極Ｅ２１及びＥ２２が形成されるとともに、隔壁５２の上に上部電極Ｅ２が形成される。つまり、ファインマスクを使用することなく、互いに離間した上部電極Ｅ２１及びＥ２２が形成される。
　上部電極Ｅ２を形成する材料の放射角は、有機層ＯＲを形成する材料の放射角よりも大きい。このため、有機層ＯＲを形成する材料は、隔壁５２の下方にはほとんど到達せず、給電線ＦＬを露出する。一方で、上部電極Ｅ２を形成する材料は、隔壁５２で陰になる領域にも回り込む。これにより、給電線ＦＬに接した上部電極Ｅ２１及びＥ２２が形成される。
　続いて、上部電極Ｅ２１及びＥ２２をそれぞれ覆う第１無機絶縁膜３１１を形成する。このとき、隔壁５２にも第１無機絶縁膜３１１が形成される。犠牲層５１は、第１無機絶縁膜３１１から露出している。
　その後、図７に示すように、犠牲層５１を除去する。これにより、有機層ＯＲ等が付着した隔壁５２も除去される。犠牲層５１が除去されることで、給電線ＦＬの上面Ｕ１が露出する。
　そして、犠牲層５１を除去した後に、第１無機絶縁膜３１１の上、及び、給電線ＦＬの上に有機絶縁膜３２を形成し、さらに、有機絶縁膜３２の上に無機絶縁膜３３を形成することで、図４に示した構造の表示装置ＤＳＰが製造される。
　あるいは、犠牲層５１を除去した後に、第１無機絶縁膜３１１の上、及び、給電線ＦＬの上に第２無機絶縁膜３１２を形成し、その後、第２無機絶縁膜３１２の上に有機絶縁膜３２を形成し、さらに、有機絶縁膜３２の上に無機絶縁膜３３を形成することで、図５に示した構造の表示装置ＤＳＰが製造される。
　以上説明したように、ファインマスクを介することなく形成した有機層ＯＲは、隔壁５２によって分割される。このため、所望の形状の有機層ＯＲを備えた表示素子２０が提供される。したがって、ファインマスクを適用する場合と比較して、製造コストを削減することができ、しかも、ファインマスクの位置合せ等の工程が不要となり、容易に所望の形状の有機層ＯＲを形成することができる。また、表示素子２０において、所定の領域に発光領域を形成することができ、加えて、絶縁層１２に重なる領域での不所望な発光が抑制される。
　また、上部電極Ｅ２も有機層ＯＲと同様に隔壁５２によって分割されるが、各上部電極Ｅ２は、隔壁５２の下方に位置する給電線ＦＬに接する。また、上部電極Ｅ２を囲むように配置された給電線ＦＬに対して、上部電極Ｅ２のうちの周縁部のほぼ全体が給電線ＦＬに接する。このため、上部電極Ｅ２と給電線ＦＬとの接触面積を十分な大きさに確保することができ、上部電極Ｅ２の全面に所定の電位を供給することができる。
　加えて、各表示素子２０が第１無機絶縁膜３１１によって覆われた後に、隔壁５２は、犠牲層５１とともに除去され、その後、有機絶縁膜３２及び無機絶縁膜３３によって封止される。隔壁５２が残った状態で有機絶縁膜３２を形成する場合と比較して、給電線ＦＬの上の段差が減少し、不所望な気泡の発生が抑制されるとともに、封止層のクラックを抑制することができる。したがって、信頼性を向上することが可能となる。
　また、発光領域を囲んでいた隔壁５２が除去されるため、隔壁５２が残っていた場合と比較して、発光領域から出射された光が広がり、視野角が拡大される。
　図８は、図３に示したＡ－Ｂ線に沿った他の表示装置ＤＳＰの断面図である。
　図８に示す例は、図４に示した例と比較して、給電線ＦＬの形状が相違している。給電線ＦＬの膜厚Ｔ１１は、有機層ＯＲ１と給電線ＦＬとの間で重畳する上部電極Ｅ２１及び第１無機絶縁膜３１１の膜厚の総和Ｔ１２より大きい（Ｔ１１＞Ｔ１２）。つまり、給電線ＦＬは、第１無機絶縁膜３１１よりも上方に向かって突出している。
　上部電極Ｅ２１及び第１無機絶縁膜３１１は第１側面Ｓ１１に接し、上部電極Ｅ２２及び第１無機絶縁膜３１１は第２側面Ｓ１２に接し、上面Ｕ１は第１無機絶縁膜３１１から露出している。
　有機絶縁膜３２は、第１無機絶縁膜３１１を覆うとともに、第１無機絶縁膜３１１から突出した給電線ＦＬを覆っている。つまり、有機絶縁膜３２は、給電線ＦＬの第１側面Ｓ１１、第２側面Ｓ１２、及び、上面Ｕ１に接している。
　図９は、図３に示したＡ－Ｂ線に沿った他の表示装置ＤＳＰの断面図である。
　図９に示す例は、図８に示した例と比較して、第１無機絶縁膜３１１を覆う第２無機絶縁膜３１２が設けられた点で相違している。第２無機絶縁膜３１２は、第１無機絶縁膜３１１を覆うとともに、第１無機絶縁膜３１１から突出した給電線ＦＬを覆っている。つまり、第２無機絶縁膜３１２は、給電線ＦＬの第１側面Ｓ１１、第２側面Ｓ１２、及び、上面Ｕ１に接している。有機絶縁膜３２は、第２無機絶縁膜３１２を覆っている。無機絶縁膜３３は、有機絶縁膜３２を覆っている。
　第１無機絶縁膜３１１及び第２無機絶縁膜３１２を単一の無機絶縁膜３１とみなした場合、給電線ＦＬの上面Ｕ１に接する位置での無機絶縁膜３１の膜厚Ｔ１は、上部電極Ｅ２１に重畳する位置での無機絶縁膜３１の膜厚Ｔ２より小さい（Ｔ１＜Ｔ２）。
　次に、上記した表示素子２１及び２２を有する表示装置ＤＳＰの製造方法について図１０及び図１１を参照しながら簡単に説明する。
　まず、図１０に示すように、絶縁層１１の上に下部電極Ｅ１１及びＥ１２を形成した後に、絶縁層１２を形成する。その後、金属層を形成し、この金属層をパターニングすることで、給電線ＦＬを形成する。
　続いて、給電線ＦＬの上の犠牲層５１、及び、犠牲層５１の上の隔壁５２を形成する。これらの犠牲層５１及び隔壁５２は、例えば、所定の材料で形成された多層体を一括してパターニングすることで形成することができる。犠牲層５１及び隔壁５２は、給電線ＦＬから開口部ＯＰ１に向かって張り出すとともに、給電線ＦＬから開口部ＯＰ２に向かって張り出した断面形状を有している。
　その後、例えば蒸着法により、有機層ＯＲを構成する各層を形成する。このとき、開口部ＯＰ１及びＯＰ２にそれぞれ有機層ＯＲ１及びＯＲ２が形成されるとともに、隔壁５２の上に有機層ＯＲが形成される。
　その後、例えばスパッタリング法あるいは蒸着法により、上部電極Ｅ２を形成する。このとき、開口部ＯＰ１及びＯＰ２にそれぞれ上部電極Ｅ２１及びＥ２２が形成されるとともに、隔壁５２の上に上部電極Ｅ２が形成される。
　続いて、上部電極Ｅ２１及びＥ２２をそれぞれ覆う第１無機絶縁膜３１１を形成する。このとき、隔壁５２にも第１無機絶縁膜３１１が形成される。
　その後、図１１に示すように、犠牲層５１を除去する。これにより、有機層ＯＲ等が付着した隔壁５２も除去される。
　その後、第１無機絶縁膜３１１の上、及び、給電線ＦＬの上に有機絶縁膜３２を形成し、さらに、有機絶縁膜３２の上に無機絶縁膜３３を形成することで、図８に示した構造の表示装置ＤＳＰが製造される。
　あるいは、犠牲層５１を除去した後に、第１無機絶縁膜３１１の上、及び、給電線ＦＬの上に第２無機絶縁膜３１２を形成し、その後、第２無機絶縁膜３１２の上に有機絶縁膜３２を形成し、さらに、有機絶縁膜３２の上に無機絶縁膜３３を形成することで、図９に示した構造の表示装置ＤＳＰが製造される。
　図８及び図９に示した例においても、上記したのと同様の効果が得られる。
　上記した本実施形態によれば、信頼性を向上することが可能な表示装置及び表示装置の製造方法を提供することができる。
　以上、本発明の実施形態として説明した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
　本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
　また、上述の実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
　ＤＳＰ…表示装置　１０…基材　１１…絶縁層（第１絶縁層）
　１２…絶縁層（第２絶縁層）　ＯＰ１…開口部（第１開口部）　ＯＰ２…開口部（第２開口部）　２０、２１、２２…表示素子
　Ｅ１１…下部電極（第１下部電極）　Ｅ１２…下部電極（第２下部電極）
　Ｅ２１…上部電極（第１上部電極）　Ｅ２２…上部電極（第２上部電極）
　ＯＲ１…有機層（第１有機層）　ＯＲ２…有機層（第２有機層）
　５１…犠牲層　５２…隔壁
　ＦＬ…給電線　Ｓ１１…第１側面　Ｓ１２…第２側面　Ｕ１…上面
　３１１…第１無機絶縁膜　３１２…第２無機絶縁膜
　３２…有機絶縁膜　３３…無機絶縁膜

Claims (8)

  1. 　基材と、
    　前記基材の上に配置された第１絶縁層と、
    　前記第１絶縁層の上に配置された第１下部電極及び第２下部電極と、
    　前記第１絶縁層の上に配置された第２絶縁層であって、前記第１下部電極に重畳する第１開口部と、前記第２下部電極に重畳する第２開口部と、を有する第２絶縁層と、
    　前記第２絶縁層の上に配置された給電線と、
    　発光層を含み、前記第１開口部に配置され、前記第１下部電極を覆う第１有機層と、
    　発光層を含み、前記第２開口部に配置され、前記第２下部電極を覆う第２有機層と、
    　前記給電線に接し、前記第１有機層を覆う第１上部電極と、
    　前記給電線に接し、前記第２有機層を覆う第２上部電極と、
    　前記第１上部電極及び前記第２上部電極を覆い、前記給電線を露出する第１無機絶縁膜と、
    　を備える、表示装置。
  2. 　さらに、
    　前記第１無機絶縁膜を覆うとともに、前記第１上部電極と前記第２上部電極との間で前記給電線に接する有機絶縁膜を備える、請求項１に記載の表示装置。
  3. 　さらに、
    　前記第１無機絶縁膜を覆うとともに、前記第１上部電極と前記第２上部電極との間で前記給電線に接する第２無機絶縁膜と、
    　前記第２無機絶縁膜を覆う有機絶縁膜と、を備える、請求項１に記載の表示装置。
  4. 　前記給電線は、
    　前記第１上部電極に接する第１側面と、
    　前記第２上部電極に接する第２側面と、
    　前記第１無機絶縁膜に接する上面と、を有している、請求項１に記載の表示装置。
  5. 　前記給電線は、
    　前記第１上部電極及び前記第１無機絶縁膜に接する第１側面と、
    　前記第２上部電極及び前記第１無機絶縁膜に接する第２側面と、を有している、請求項１に記載の表示装置。
  6. 　第１絶縁層の上に下部電極を形成し、
    　前記下部電極まで貫通した開口部を有する第２絶縁層を形成し、
    　前記第２絶縁層の上に給電線を形成し、
    　前記給電線の上に犠牲層を形成し、
    　前記犠牲層の上に隔壁を形成し、
    　前記下部電極の上に有機層を形成し、
    　前記有機層の上に上部電極を形成し、
    　前記上部電極の上に第１無機絶縁膜を形成し、
    　前記犠牲層を除去する、表示装置の製造方法。
  7. 　前記犠牲層を除去した後に、前記第１無機絶縁膜の上、及び、前記給電線の上に有機絶縁膜を形成する、請求項６に記載の表示装置の製造方法。
  8. 　前記犠牲層を除去した後に、前記第１無機絶縁膜の上、及び、前記給電線の上に第２無機絶縁膜を形成し、
    　前記第２無機絶縁膜の上に有機絶縁膜を形成する、請求項６に記載の表示装置の製造方法。
PCT/JP2022/000023 2021-02-05 2022-01-04 表示装置及び表示装置の製造方法 WO2022168513A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022579390A JPWO2022168513A1 (ja) 2021-02-05 2022-01-04
US18/364,478 US20240023392A1 (en) 2021-02-05 2023-08-03 Display device and manufacturing method of the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021017412 2021-02-05
JP2021-017412 2021-02-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/364,478 Continuation US20240023392A1 (en) 2021-02-05 2023-08-03 Display device and manufacturing method of the same

Publications (1)

Publication Number Publication Date
WO2022168513A1 true WO2022168513A1 (ja) 2022-08-11

Family

ID=82742277

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/000023 WO2022168513A1 (ja) 2021-02-05 2022-01-04 表示装置及び表示装置の製造方法

Country Status (3)

Country Link
US (1) US20240023392A1 (ja)
JP (1) JPWO2022168513A1 (ja)
WO (1) WO2022168513A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071365A (ja) * 2002-08-07 2004-03-04 Hitachi Ltd 有機発光表示装置
JP2016085913A (ja) * 2014-10-28 2016-05-19 株式会社ジャパンディスプレイ 表示装置
US20190131365A1 (en) * 2017-10-31 2019-05-02 Lg Display Co., Ltd. Transparent display apparatus
JP2019125501A (ja) * 2018-01-17 2019-07-25 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル及びその製造方法
JP2019133921A (ja) * 2018-01-29 2019-08-08 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 有機発光表示装置及びその製造方法
CN110890406A (zh) * 2019-11-28 2020-03-17 京东方科技集团股份有限公司 一种有机发光显示背板、其制作方法及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071365A (ja) * 2002-08-07 2004-03-04 Hitachi Ltd 有機発光表示装置
JP2016085913A (ja) * 2014-10-28 2016-05-19 株式会社ジャパンディスプレイ 表示装置
US20190131365A1 (en) * 2017-10-31 2019-05-02 Lg Display Co., Ltd. Transparent display apparatus
JP2019125501A (ja) * 2018-01-17 2019-07-25 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル及びその製造方法
JP2019133921A (ja) * 2018-01-29 2019-08-08 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 有機発光表示装置及びその製造方法
CN110890406A (zh) * 2019-11-28 2020-03-17 京东方科技集团股份有限公司 一种有机发光显示背板、其制作方法及显示装置

Also Published As

Publication number Publication date
US20240023392A1 (en) 2024-01-18
JPWO2022168513A1 (ja) 2022-08-11

Similar Documents

Publication Publication Date Title
JP6211873B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US9231036B2 (en) Organic electroluminescence display device
US9825109B2 (en) Display device
KR101927334B1 (ko) 유기전계발광소자 및 그 제조방법
JP6223070B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US20240040872A1 (en) Display device
CN114765208A (zh) 显示装置
KR20100000405A (ko) 발광 표시 패널 및 그의 제조 방법
KR101950837B1 (ko) 유기전계발광소자 및 그 제조방법
US20220416209A1 (en) Display device and manufacturing method of the same
US20220199937A1 (en) Display device
WO2022168513A1 (ja) 表示装置及び表示装置の製造方法
JP2022109619A (ja) 表示装置及び表示装置の製造方法
JP2022114732A (ja) 表示装置
JP2022080003A (ja) 表示装置
JP2022185819A (ja) 表示装置
WO2022163310A1 (ja) 表示装置
WO2022172670A1 (ja) 表示装置
JP2023003013A (ja) 電子機器
US20230269991A1 (en) Display device
WO2022176736A1 (ja) 表示装置
WO2022176395A1 (ja) 表示装置
JP2022160194A (ja) 表示装置
JP2022113273A (ja) 表示装置及び表示装置の製造方法
US20230130794A1 (en) Display device and manufacturing method of display device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22749392

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022579390

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22749392

Country of ref document: EP

Kind code of ref document: A1