WO2022172670A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2022172670A1
WO2022172670A1 PCT/JP2022/000571 JP2022000571W WO2022172670A1 WO 2022172670 A1 WO2022172670 A1 WO 2022172670A1 JP 2022000571 W JP2022000571 W JP 2022000571W WO 2022172670 A1 WO2022172670 A1 WO 2022172670A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
contact
display device
upper electrode
hole
Prior art date
Application number
PCT/JP2022/000571
Other languages
English (en)
French (fr)
Inventor
淳 新田
雅和 軍司
慎弥 浅倉
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Priority to JP2022581258A priority Critical patent/JPWO2022172670A1/ja
Publication of WO2022172670A1 publication Critical patent/WO2022172670A1/ja
Priority to US18/366,681 priority patent/US20230380207A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/18—Carrier blocking layers
    • H10K50/181—Electron blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices

Definitions

  • the embodiments of the present invention relate to display devices.
  • a display element comprises an organic layer between a pixel electrode and a common electrode.
  • the organic layer includes functional layers such as a hole transport layer and an electron transport layer in addition to the light emitting layer.
  • functional layers such as a hole transport layer and an electron transport layer in addition to the light emitting layer.
  • An object of the embodiments is to provide a display device capable of enlarging an area that contributes to display.
  • the display device comprises: a base material, a switching element arranged above the base material, a first insulating layer arranged above the base material and having a first contact hole penetrating to the switching element, the first contact hole comprising: a filled conductive material, a lower electrode disposed above the first insulating layer and in contact with the conductive material, an organic layer stacked on the lower electrode, the hole injection layer above the lower electrode; an organic layer including a hole transport layer on the hole injection layer and a light emitting layer on the hole transport layer; an upper electrode stacked on the organic layer; the lower electrode; the hole injection layer; a coating layer covering each end face of the hole transport layer.
  • the display device comprises: a base material, a switching element arranged above the base material, a first insulating layer arranged above the base material and having a first contact hole penetrating to the switching element, the first contact hole comprising: a filled conductive material; a lower electrode disposed above the first insulating layer and in contact with the conductive material; an organic layer including a light-emitting layer and stacked on the lower electrode; An upper electrode and a covering layer covering an end face of the lower electrode are provided.
  • the display device comprises: a base material, a switching element arranged above the base material, a first insulating layer arranged above the base material and having a first contact hole penetrating to the switching element, the first contact hole comprising: a filled conductive material, a lower electrode disposed above the first insulating layer and in contact with the conductive material, an organic layer including a light-emitting layer, stacked on the lower electrode, and covering an end surface of the lower electrode; an upper electrode stacked on the organic layer and covering an end surface of the organic layer.
  • FIG. 1 is a diagram showing a configuration example of a display device DSP according to an embodiment.
  • FIG. 2 is a diagram showing an example of the configuration of the display element 20.
  • FIG. 3 is a cross-sectional view showing the basic structure of the display device DSP.
  • FIG. 4 is a cross-sectional view showing a first structural example of the display device DSP.
  • FIG. 5 is a cross-sectional view showing a second structural example of the display device DSP.
  • FIG. 6 is a cross-sectional view showing a first specific example of the display element 20.
  • FIG. 7 is a cross-sectional view showing a second specific example of the display element 20.
  • FIG. FIG. 3 is a cross-sectional view showing the basic structure of the display device DSP.
  • FIG. 4 is a cross-sectional view showing a first structural example of the display device DSP.
  • FIG. 5 is a cross-sectional view showing a second structural example of the display device DSP.
  • FIG. 6
  • FIG. 8 is a cross-sectional view showing a third specific example of the display element 20.
  • FIG. 9 is a cross-sectional view showing a fourth specific example of the display element 20.
  • FIG. 10 is a cross-sectional view showing a fifth specific example of the display element 20.
  • FIG. 11 is a cross-sectional view showing a sixth specific example of the display element 20.
  • FIG. 12A is a cross-sectional view showing a third structural example of the display device DSP.
  • FIG. 12B is a cross-sectional view showing a fourth structural example of the display device DSP.
  • FIG. 13A is a cross-sectional view showing a fifth structural example of the display device DSP.
  • FIG. 13B is a cross-sectional view showing a sixth structural example of the display device DSP.
  • FIG. 14A is a cross-sectional view showing a seventh structural example of the display device DSP.
  • FIG. 14B is a cross-sectional view showing an eighth structural example of the display device DSP.
  • FIG. 15A is a cross-sectional view showing a ninth structural example of the display device DSP.
  • FIG. 15B is a cross-sectional view showing a tenth structural example of the display device DSP.
  • FIG. 16 is a cross-sectional view showing a seventh specific example of the display element 20.
  • FIG. 17 is a cross-sectional view showing an eighth specific example of the display element 20.
  • FIG. 18 is a cross-sectional view showing a ninth specific example of the display element 20.
  • FIG. 19 is a cross-sectional view showing a tenth specific example of the display element 20.
  • FIG. 20 is a cross-sectional view showing an eleventh specific example of the display element 20.
  • FIG. 21 is a cross-sectional view showing a twelfth specific example of the display element 20.
  • FIG. 22 is a cross-sectional view showing a thirteenth specific example of the display element 20.
  • FIG. FIG. 23 is a sectional view showing a fourteenth specific example of the display element 20.
  • FIG. FIG. 19 is a cross-sectional view showing a ninth specific example of the display element 20.
  • FIG. 19 is a cross-sectional view showing a tenth specific example of the display element 20.
  • FIG. 20 is a cross-sectional view showing an eleventh specific example of the display element 20.
  • FIG. 21 is a cross-sectional view showing a twel
  • FIG. 24 is a cross-sectional view showing a fifteenth specific example of the display element 20.
  • FIG. 25 is a schematic plan view of the display element 20.
  • FIG. FIG. 26 is a cross-sectional view for explaining an example of the interface BR between the conductive material CD and the lower electrode E1.
  • FIG. 27 is a cross-sectional view for explaining another example of the interface BR between the conductive material CD and the lower electrode E1.
  • FIG. 28 is a plan view showing one configuration example of the upper electrode E2.
  • FIG. 29 is a plan view showing another configuration example of the upper electrode E2.
  • FIG. 30A is a plan view showing another configuration example of the upper electrode E2.
  • FIG. 30B is a plan view showing another configuration example of the upper electrode E2.
  • FIG. 31A is a plan view showing another configuration example of the upper electrode E2.
  • FIG. 31B is a plan view showing another configuration example of the upper electrode E2.
  • FIG. 32 is a plan view showing one embodiment.
  • FIG. 33 is a cross-sectional view of the display element 20 shown in FIG. 32 along line AB.
  • X-axis, Y-axis, and Z-axis which are orthogonal to each other, are shown as necessary to facilitate understanding.
  • the direction along the X axis is called the X direction or first direction
  • the direction along the Y axis is called the Y direction or second direction
  • the direction along the Z axis is called the Z direction or third direction.
  • a plane defined by the X and Y axes is called the XY plane. Viewing the XY plane is called planar viewing.
  • the display device DSP is an organic electroluminescence display device that includes organic light emitting diodes (OLED) as display elements, and is mounted on televisions, personal computers, mobile terminals, mobile phones, and the like.
  • OLED organic light emitting diodes
  • the display element described below can be applied as a light-emitting element of a lighting device, and the display device DSP can be diverted to other electronic devices such as a lighting device.
  • FIG. 1 is a diagram showing a configuration example of a display device DSP according to this embodiment.
  • the display device DSP includes a display section DA for displaying an image on an insulating base material 10 .
  • the substrate 10 may be glass or a flexible resin film.
  • the display section DA includes a plurality of pixels PX arranged in a matrix in the first direction X and the second direction Y.
  • the pixel PX includes a plurality of sub-pixels SP1, SP2, SP3.
  • the pixel PX comprises a red sub-pixel SP1, a green sub-pixel SP2 and a blue sub-pixel SP3.
  • the pixel PX may include four or more sub-pixels including sub-pixels of other colors such as white, in addition to the sub-pixels of the three colors described above.
  • the sub-pixel SP includes a pixel circuit 1 and a display element 20 driven and controlled by the pixel circuit 1 .
  • a pixel circuit 1 includes a pixel switch 2 , a drive transistor 3 and a capacitor 4 .
  • the pixel switch 2 and the driving transistor 3 are switching elements composed of thin film transistors, for example.
  • the pixel switch 2 has a gate electrode connected to the scanning line GL, a source electrode connected to the signal line SL, and a drain electrode connected to one electrode forming the capacitor 4 and the gate electrode of the drive transistor 3 .
  • the drive transistor 3 has a source electrode connected to the other electrode forming the capacitor 4 and the power supply line PL, and a drain electrode connected to the anode of the display element 20 .
  • a cathode of the display element 20 is connected to the power supply line FL. Note that the configuration of the pixel circuit 1 is not limited to the illustrated example.
  • the display element 20 is an organic light emitting diode (OLED) that is a light emitting element.
  • OLED organic light emitting diode
  • the sub-pixel SP1 has a display element that emits light corresponding to a red wavelength
  • the sub-pixel SP2 has a display element that emits light corresponding to a green wavelength
  • the sub-pixel SP3 has a display element that emits light corresponding to a blue wavelength. It has a display element that A multicolor display can be realized by providing the pixel PX with a plurality of sub-pixels SP1, SP2, and SP3 having different display colors.
  • the display elements 20 of the sub-pixels SP1, SP2, and SP3 may be configured to emit light of the same color. Thereby, a monochromatic display can be realized.
  • a color filter may be arranged to face the display element 20 .
  • sub-pixel SP1 has a red color filter facing display element
  • sub-pixel SP2 has a green color filter facing display element
  • sub-pixel SP3 has a blue color filter facing display element 20. This makes it possible to realize multicolor display.
  • multicolor display can be realized by arranging a light conversion layer facing the display element 20. .
  • FIG. 2 is a diagram showing an example of the configuration of the display element 20.
  • the display element 20 includes a lower electrode (first electrode) E1, an organic layer OR, and an upper electrode (second electrode) E2.
  • the organic layer OR has a carrier adjustment layer (first carrier adjustment layer) CA1, a light emitting layer EL, and a carrier adjustment layer (second carrier adjustment layer) CA2.
  • the carrier adjustment layer CA1 is located between the lower electrode E1 and the light emitting layer EL
  • the carrier adjustment layer CA2 is located between the light emitting layer EL and the upper electrode E2.
  • the carrier adjustment layers CA1 and CA2 include multiple functional layers.
  • a case where the lower electrode E1 corresponds to the anode and the upper electrode E2 corresponds to the cathode will be described as an example.
  • the carrier adjustment layer CA1 includes, as functional layers, a hole injection layer F11, a hole transport layer F12, an electron block layer F13, and the like.
  • a hole injection layer F11 is disposed on the lower electrode E1
  • a hole transport layer F12 is disposed on the hole injection layer F11
  • an electron blocking layer F13 is disposed on the hole transport layer F12
  • an emitting layer EL is an electron blocking layer. It is arranged on the layer F13.
  • the carrier adjustment layer CA2 includes, as functional layers, a hole blocking layer F21, an electron transport layer F22, an electron injection layer F23, and the like.
  • a hole-blocking layer F21 is disposed on the light-emitting layer EL
  • an electron-transporting layer F22 is disposed on the hole-blocking layer F21
  • an electron-injecting layer F23 is disposed on the electron-transporting layer F22
  • an upper electrode E2 is an electron-injecting layer. It is arranged on the layer F23.
  • the carrier adjustment layers CA1 and CA2 may include other functional layers such as a carrier generation layer as necessary. At least one of the layers may be omitted.
  • FIG. 3 is a cross-sectional view showing the basic structure of the display device DSP.
  • the pixel circuit 1 shown in FIG. 1 is arranged above the substrate 10 .
  • FIG. 3 only the driving transistor (switching element) 3 included in the pixel circuit 1 is illustrated in a simplified manner.
  • the insulating layer (first insulating layer) 11 is arranged above the base material 10 and corresponds to the underlying layer of the display element 20 .
  • the insulating layer 11 is, for example, an organic insulating layer.
  • the insulating layer 11 has a contact hole (first contact hole) CH1 penetrating to the drive transistor 3 .
  • the contact hole CH1 is filled with a conductive material CD and is in contact with the drive transistor 3 .
  • the conductive material CD is made of a material containing metal such as titanium (Ti), molybdenum (Mo), tungsten (W), magnesium (Mg), silver (Ag), and tantalum (Ta).
  • the display element 20 includes a lower electrode E1, an organic layer OR, and an upper electrode E2.
  • the lower electrodes E1 of the respective display elements 20 are arranged in the first direction X at intervals and arranged on the insulating layer 11 respectively. Each of the lower electrodes E1 is in contact with the conductive material CD and electrically connected to the drive transistor 3 .
  • the lower electrode E1 is an electrode arranged for each sub-pixel or each display element, and is sometimes called a pixel electrode, an anode, or the like.
  • the lower electrode E1 is a transparent electrode made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO).
  • the lower electrode E1 may be a metal electrode made of a metal material such as silver or aluminum.
  • the lower electrode E1 may be a laminate of a transparent electrode and a metal electrode.
  • the lower electrode E1 may be configured as a laminate in which a transparent electrode, a metal electrode, and a transparent electrode are laminated in this order, or may be configured as a laminate of three or more layers.
  • a transparent electrode containing a conductive material different from the conductive material CD is in contact with the conductive material CD.
  • an electrode made of the same material as the conductive material CD may be in contact with the conductive material CD.
  • the organic layer OR includes a light-emitting layer EL, as shown in FIG.
  • the organic layers OR of each display element 20 are laminated on the lower electrode E11 and are separated from each other.
  • the organic layers OR of the display elements 20 arranged in the first direction X may include light-emitting layers EL made of different materials (the organic layers OR of the display elements 20 have different emission colors),
  • the light-emitting layer EL formed of the same material may be included (the organic layers OR in each display element 20 emit the same color).
  • the upper electrode E2 of each display element 20 is laminated on the organic layer OR and separated from each other.
  • the upper electrode E2 stacked on the organic layers OR arranged in the second direction Y may be formed integrally.
  • the upper electrode E2 is electrically connected to a feeder line inside the display section DA or outside the display section DA.
  • Such an upper electrode E2 may be called a common electrode, a counter electrode, a cathode, or the like.
  • the upper electrode E2 is, for example, a semi-transparent metal electrode made of a metal material such as magnesium or silver.
  • the upper electrode E2 may be a transparent electrode made of a transparent conductive material such as ITO or IZO. Also, the upper electrode E2 may be a laminate of a transparent electrode and a metal electrode.
  • the entire organic layer OR is located between the lower electrode E1 and the upper electrode E2, and can form the light emitting region of the display element 20.
  • the thickness of the organic layer OR along the third direction Z is such that the peak wavelength of the emission spectrum in the light emitting layer EL matches the effective optical path length between the lower electrode E1 and the upper electrode E2. is set to This realizes a microcavity structure for obtaining a resonance effect.
  • the end surface SS1 of the lower electrode E1 is exposed from the organic layer OR and the upper electrode E2.
  • the end surface SS2 of the organic layer OR is located on the lower electrode E1 and exposed from the upper electrode E2.
  • the end surface SS3 of the upper electrode E2 is located on the organic layer OR.
  • the sealing layer 30 covers each display element 20 . That is, the sealing layer 30 covers the end surface SS1 of the lower electrode E1, the end surface SS2 of the organic layer OR, the end surface SS3 of the upper electrode E2, and the upper surface U2. In addition, the sealing layer 30 is in contact with the insulating layer 11 between the adjacent display elements 20 .
  • the sealing layer 30 is, for example, a laminate of an inorganic insulating film and an organic insulating film. Such a sealing layer 30 has a function of protecting each display element 20 from moisture and the like.
  • substantially the entire organic layer OR can be formed as the light emitting region of the display element 20, compared with the configuration in which ribs are provided to cover the peripheral portion of the lower electrode E1.
  • the area that contributes to light emission (the area of the light emitting region) can be enlarged.
  • unwanted light emission in a region different from the predetermined light emission region is suppressed, and deterioration in color purity can be suppressed.
  • FIG. 4 is a cross-sectional view showing a first structural example of the display device DSP.
  • the first structural example shown in FIG. 4 differs from the basic structure shown in FIG. 3 in that the organic layer OR covers the end surface SS1 of the lower electrode E1.
  • the organic layer OR is in contact with the insulating layer 11 outside the lower electrode E1.
  • the upper electrode E2 is stacked on the organic layer OR and covers the end surface SS2 of the organic layer OR.
  • the upper electrode E2 is in contact with the insulating layer 11 outside the organic layer OR.
  • the upper electrodes E2 of the display elements 20 arranged in the first direction X are separated from each other.
  • the sealing layer 30 covers the upper electrode E2. That is, the sealing layer 30 is in contact with the end surface SS3 of the upper electrode E2. Also, the sealing layer 30 is in contact with the insulating layer 11 between adjacent display elements 20 .
  • the same effect as the basic structure described above can be obtained.
  • the organic layer OR covers the end surface SS1 of the lower electrode E1, short-circuiting between the lower electrode E1 and the upper electrode E2 can be suppressed.
  • FIG. 5 is a cross-sectional view showing a second structural example of the display device DSP.
  • the second structural example shown in FIG. 5 is different from the first structural example shown in FIG. 4 in that the upper electrodes E2 of the display elements 20 arranged in the first direction X are integrally formed. ing.
  • the upper electrode E2 covers the end surface SS2 of each organic layer OR aligned in the first direction X.
  • the upper electrode E2 is in contact with the insulating layer 11 between the organic layers OR arranged in the first direction X.
  • the sealing layer 30 is stacked on the upper electrode E2 and separated from the insulating layer 11 . In such a second structural example as well, the same effect as in the first structural example can be obtained.
  • FIG. 6 is a cross-sectional view showing a first specific example of the display element 20.
  • the hole injection layer F11 covers the entire lower electrode E1
  • the hole transport layer F12 covers the entire hole injection layer F11
  • the electron blocking layer F13 covers the entire hole transport layer F12
  • the light emitting layer EL covers the electron blocking layer F13. covering the whole.
  • the expression “to cover the whole” means to cover the upper surface and end surfaces (side surfaces) of the member.
  • the hole-blocking layer F21 covers the entire light-emitting layer EL
  • the electron-transporting layer F22 covers the entire hole-blocking layer F21
  • the electron-injecting layer F23 covers the entire electron-transporting layer F22
  • the upper electrode E2 covers the electron-injecting layer F23. covering the whole.
  • a light extraction layer (sometimes referred to as an optical adjustment layer) 40 for improving light extraction efficiency from the display element 20 covers the entire upper electrode E2.
  • the sealing layer 30 covers the entire light extraction layer 40 .
  • Each layer constituting the organic layer OR, the upper electrode E2, the light extraction layer 40, and the sealing layer 30 are in contact with the insulating layer 11 respectively.
  • the upper electrode E2 is in contact with the electron injection layer F23 located at the uppermost layer of the organic layer OR, but is in contact with the other functional layers and the light emitting layer EL constituting the organic layer OR. is not in contact with Therefore, undesirable current leakage or the like in the peripheral portion of the organic layer OR is suppressed, and deterioration in performance of the display element 20 can be suppressed.
  • FIG. 7 is a cross-sectional view showing a second specific example of the display element 20.
  • the second specific example shown in FIG. 7 differs from the first specific example shown in FIG. 6 in that the light extraction layer 40 is integrally formed over the adjacent display elements 20 . That is, the light extraction layer 40 covers the adjacent upper electrodes E2 and is in contact with the insulating layer 11 between the adjacent upper electrodes E2.
  • the sealing layer 30 is stacked on the light extraction layer 40 and separated from the insulating layer 11 .
  • FIG. 8 is a cross-sectional view showing a third specific example of the display element 20.
  • the third specific example shown in FIG. 8 is different from the first specific example shown in FIG. 6 in that the upper electrode E2 is integrally formed over the adjacent display elements 20 . That is, the upper electrode E2 covers the adjacent electron injection layers F23 and is in contact with the insulating layer 11 between the adjacent electron injection layers F23. The sealing layer 30 and the light extraction layer 40 are separated from the insulating layer 11 .
  • FIG. 9 is a cross-sectional view showing a fourth specific example of the display element 20.
  • the fourth specific example shown in FIG. 9 differs from the first specific example shown in FIG. 6 in that the electron injection layer F23 is integrally formed over the adjacent display elements 20 . That is, the electron injection layer F23 covers the adjacent electron transport layer F22 and is in contact with the insulating layer 11 between the adjacent electron transport layers F22.
  • the sealing layer 30, the light extraction layer 40, and the upper electrode E2 are different in that they are separated from the insulating layer 11.
  • FIG. 10 is a cross-sectional view showing a fifth specific example of the display element 20.
  • the fifth specific example shown in FIG. 10 differs from the first specific example shown in FIG. 6 in that the electron transport layer F22 is integrally formed over the adjacent display elements 20 . That is, the electron transport layer F22 covers the adjacent hole blocking layers F21 and is in contact with the insulating layer 11 between the adjacent hole blocking layers F21.
  • the sealing layer 30 , the light extraction layer 40 , the upper electrode E2 and the electron injection layer F23 are separated from the insulating layer 11 .
  • FIG. 11 is a cross-sectional view showing a sixth specific example of the display element 20.
  • the sixth specific example shown in FIG. 11 differs from the first specific example shown in FIG. 6 in that the hole blocking layer F21 is integrally formed over the adjacent display elements 20 . That is, the hole blocking layer F21 covers the adjacent light emitting layers EL and is in contact with the insulating layer 11 between the adjacent light emitting layers EL.
  • the sealing layer 30 , the light extraction layer 40 , the upper electrode E2, the electron injection layer F23, and the electron transport layer F22 are separated from the insulating layer 11 .
  • FIG. 12A is a cross-sectional view showing a third structural example of the display device DSP.
  • the third structural example shown in FIG. 12A differs from the basic structure shown in FIG. 3 in that a covering layer 50 covering the end surface SS1 of the lower electrode E1 is provided.
  • the coating layer 50 is an insulator, and may be made of an inorganic material or an organic material.
  • the coating layer 50 includes an electron blocking layer F13 that blocks the movement of electrons from the cathode side to the anode side, and a hole blocking layer F21 that blocks the movement of holes from the anode side to the cathode side, which will be described in detail later.
  • the covering layer 50 is individually provided for each of the lower electrodes E1 arranged in the first direction X. As shown in FIG. That is, of the two lower electrodes E1 arranged in the first direction X, the covering layer 50 provided corresponding to one lower electrode E1 is separated from the covering layer 50 provided corresponding to the other lower electrode E1. away. The insulating layer 11 is exposed between the adjacent covering layers 50 . From the viewpoint of maximizing the area of the light emitting region, it is desirable that the area of the upper surface U1 of the lower electrode E1 covered by the coating layer 50 is as small as possible.
  • the sealing layer 30 covers the upper electrodes E2 and the organic layers OR of the display elements 20 arranged in the first direction X, and also covers the covering layer 50 .
  • the sealing layer 30 is in contact with the insulating layer 11 between the covering layers 50 arranged in the first direction X. As shown in FIG. According to such a third structural example, the same effects as those of the basic structure described above can be obtained. In addition, since the covering layer 50 covers the end surface SS1 of the lower electrode E1, short-circuiting between the lower electrode E1 and the upper electrode E2 can be suppressed.
  • FIG. 12B is a cross-sectional view showing a fourth structural example of the display device DSP.
  • the fourth structural example shown in FIG. 12B is different from the third structural example shown in FIG. 12A in that the upper electrodes E2 of the display elements 20 arranged in the first direction X are integrally formed. ing.
  • the upper electrode E2 covers the organic layer OR of each display element 20 arranged in the first direction X and also covers the covering layer 50 .
  • the upper electrode E2 is in contact with the insulating layer 11 between the covering layers 50 arranged in the first direction X.
  • the sealing layer 30 is stacked on the upper electrode E2 and separated from the insulating layer 11 . In such a fourth structural example as well, the same effect as in the third structural example can be obtained.
  • FIG. 13A is a cross-sectional view showing a fifth structural example of the display device DSP.
  • the fifth structural example shown in FIG. 13A differs from the third structural example shown in FIG. 12A in that the covering layer 50 covers the end surface SS1 of the lower electrode E1 and the end surface SS2 of the organic layer OR.
  • the insulating layer 11 is exposed between the adjacent covering layers 50 .
  • the sealing layer 30 covers the upper electrodes E2 of the display elements 20 arranged in the first direction X and also covers the covering layer 50 . Also, the sealing layer 30 is in contact with the insulating layer 11 between the covering layers 50 arranged in the first direction X. As shown in FIG.
  • FIG. 13B is a cross-sectional view showing a sixth structural example of the display device DSP.
  • the sixth structural example shown in FIG. 13B is different from the fifth structural example shown in FIG. 13A in that the upper electrodes E2 of the display elements 20 arranged in the first direction X are integrally formed. ing.
  • the upper electrode E2 covers the organic layer OR of each display element 20 arranged in the first direction X and also covers the covering layer 50 .
  • the upper electrode E2 is in contact with the insulating layer 11 between the covering layers 50 arranged in the first direction X.
  • the sealing layer 30 is stacked on the upper electrode E2 and separated from the insulating layer 11 . In such a sixth structural example as well, the same effect as in the fifth structural example can be obtained.
  • FIG. 14A is a cross-sectional view showing a seventh structural example of the display device DSP.
  • the seventh structural example shown in FIG. 14A differs from the third structural example shown in FIG. 12A in that the covering layers 50 covering the end surfaces SS1 of the adjacent lower electrodes E1 are integrally formed. there is The insulating layer 11 is covered with the covering layer 50 between the adjacent lower electrodes E1.
  • the sealing layer 30 covers the upper electrodes E2 of the display elements 20 arranged in the first direction X and also covers the covering layer 50 .
  • the same effect as in the third structural example can be obtained.
  • FIG. 14B is a cross-sectional view showing an eighth structural example of the display device DSP.
  • the eighth structural example shown in FIG. 14B is different from the seventh structural example shown in FIG. 14A in that the upper electrodes E2 of the display elements 20 arranged in the first direction X are integrally formed. ing.
  • the upper electrode E2 covers the organic layer OR of each display element 20 arranged in the first direction X and also covers the covering layer 50 .
  • the upper electrode E2 and the sealing layer 30 are separated from the insulating layer 11 between the display elements 20 arranged in the first direction X.
  • the same effects as in the third structural example can be obtained.
  • FIG. 15A is a cross-sectional view showing a ninth structural example of the display device DSP.
  • the ninth structural example shown in FIG. 15A differs from the seventh structural example shown in FIG. 14A in that the covering layer 50 covers the end surface SS1 of the lower electrode E1 and the end surface SS2 of the organic layer OR.
  • the insulating layer 11 is covered with the covering layer 50 between the adjacent lower electrodes E1.
  • the sealing layer 30 covers the upper electrodes E2 of the display elements 20 arranged in the first direction X and also covers the covering layer 50 .
  • the same effect as in the third structural example can be obtained.
  • FIG. 15B is a cross-sectional view showing a tenth structural example of the display device DSP.
  • the tenth structural example shown in FIG. 15B is different from the ninth structural example shown in FIG. 15A in that the upper electrodes E2 of the display elements 20 arranged in the first direction X are integrally formed. ing.
  • the upper electrode E2 covers the organic layer OR of each display element 20 arranged in the first direction X and also covers the covering layer 50 .
  • the upper electrode E2 and the sealing layer 30 are separated from the insulating layer 11 between the display elements 20 arranged in the first direction X.
  • FIG. In such a tenth structural example as well, the same effect as in the third structural example can be obtained.
  • FIG. 16 is a cross-sectional view showing a seventh specific example of the display element 20.
  • the end surface SS11 of the hole injection layer F11 is located on the lower electrode E1.
  • the end surface SS12 of the hole transport layer F12 is located on the hole injection layer F11.
  • the covering layer 50 covers the end surface SS1 of the lower electrode E1, the end surface SS11 of the hole injection layer F11, and the end surface SS12 of the hole transport layer F12.
  • the end surface SS13 of the electron blocking layer F13 is located on the covering layer 50.
  • the end surface SSEL of the light-emitting layer EL is located on the electron block layer F13.
  • each layer constituting the organic layer OR is formed such that the area of the upper layer is smaller than the area of the lower layer.
  • the layers forming the display element 20 are formed such that the area of each layer decreases toward the upper layer.
  • FIG. 17 is a cross-sectional view showing an eighth specific example of the display element 20. As shown in FIG. In the eighth specific example shown in FIG. 17, compared with the seventh specific example shown in FIG. They differ in that they are covered. The end face SSEL of the light emitting layer EL is located on the covering layer 50 .
  • FIG. 18 is a cross-sectional view showing a ninth specific example of the display element 20. As shown in FIG. In the ninth specific example shown in FIG. 18, in comparison with the eighth specific example shown in FIG. The difference is that the SSEL is also covered. The end surface SSEL is located on the electron block layer F13.
  • FIG. 19 is a cross-sectional view showing a tenth specific example of the display element 20. As shown in FIG. In the tenth specific example shown in FIG. 19, in comparison with the ninth specific example shown in FIG. The difference is that the end surface SS21 of the layer F21 is also covered. The end surface SS21 is located above the light emitting layer EL. Note that illustration of layers above the hole blocking layer F21 is omitted.
  • FIG. 20 is a cross-sectional view showing an eleventh specific example of the display element 20. As shown in FIG. In the eleventh specific example shown in FIG. 20, as compared with the tenth specific example shown in FIG. , in that the edge surface SS22 of the electron transport layer F22 is also covered. The end surface SS22 is located on the hole blocking layer F21. Note that illustration of layers above the electron transport layer F22 is omitted.
  • FIG. 21 is a cross-sectional view showing a twelfth specific example of the display element 20. As shown in FIG. In the twelfth specific example shown in FIG. 21, compared with the eleventh specific example shown in FIG. In addition, the end surface SS23 of the electron injection layer F23 is also covered. The end surface SS23 is located on the electron transport layer F22. Note that illustration of layers above the electron injection layer F23 is omitted.
  • FIG. 22 is a cross-sectional view showing a thirteenth specific example of the display element 20.
  • the thirteenth specific example shown in FIG. 22 corresponds to an example in which the electron blocking layer F13 constitutes the coating layer 50 . That is, the electron blocking layer F13 covers the lower electrode E1 including the end surface SS1, the hole injection layer F11 including the end surface SS11, and the hole transport layer F12 including the end surface SS12.
  • the light emitting layer EL is located on the electron blocking layer F13.
  • the electron blocking layer F13 is in contact with the insulating layer 11 outside the lower electrode E1. Note that illustration of layers above the light-emitting layer EL is omitted.
  • FIG. 23 is a sectional view showing a fourteenth specific example of the display element 20.
  • the hole blocking layer F21 constitutes the coating layer 50 .
  • the hole blocking layer F21 includes the lower electrode E1 including the edge surface SS1, the hole injection layer F11 including the edge surface SS11, the hole transport layer F12 including the edge surface SS12, the electron blocking layer F13 including the edge surface SS13, and the light emitting layer including the edge surface SSEL. covering the layer EL.
  • the hole blocking layer F21 is in contact with the insulating layer 11 outside the lower electrode E1. Note that illustration of layers above the hole blocking layer F21 is omitted.
  • FIG. 24 is a cross-sectional view showing a fifteenth specific example of the display element 20.
  • a fifteenth specific example shown in FIG. 24 corresponds to an example in which the electron blocking layer F13 and the hole blocking layer F21 form the coating layer 50.
  • the light emitting layer EL is located on the electron blocking layer F13.
  • the hole blocking layer F21 covers the electron blocking layer F13 and the light emitting layer EL including the end surface SSEL.
  • the electron blocking layer F13 is in contact with the insulating layer 11 outside the lower electrode E1.
  • the hole blocking layer F21 is in contact with the insulating layer 11 outside the electron blocking layer F13. Note that illustration of layers above the hole blocking layer F21 is omitted.
  • the position and shape of the contact hole CH1 (or the conductive material CD) for connecting the lower electrode E1 and the drive transistor 3 are not particularly limited.
  • FIG. 25 is a schematic plan view of the display element 20.
  • the contact hole CH1 is formed in a substantially circular shape, and the contact hole CH1 is filled with the conductive material CD.
  • the contact hole CH1 is formed in a substantially elliptical or elliptical shape, and the contact hole CH1 is filled with the conductive material CD.
  • the position of the contact hole CH1 may be anywhere as long as it overlaps with the lower electrode E1 in plan view.
  • the shape of the contact hole CH1 may be a polygon such as a quadrangle.
  • the ratio of the area of the contact hole CH1 to the area of the lower electrode E1 is very small in the example shown in FIG. good too.
  • FIG. 26 is a cross-sectional view for explaining an example of the interface BR between the conductive material CD and the lower electrode E1.
  • the boundary surface BR is located below the upper surface U11 of the insulating layer 11.
  • the contact hole CH1 is not filled with the conductive material CD up to the upper end indicated by the dotted line.
  • the lower electrode E1 is arranged in the contact hole CH1 and formed along the inclined surface of the insulating layer 11. As shown in FIG. Therefore, the lower electrode E1 has a concave upper surface U1.
  • the organic layer OR is arranged on the upper surface U1.
  • the upper electrode E2 is arranged on the organic layer OR. According to such a display element 20, since light is emitted in the direction indicated by the dotted arrow, the viewing angle can be widened.
  • FIG. 27 is a cross-sectional view for explaining another example of the interface BR between the conductive material CD and the lower electrode E1.
  • the boundary surface BR is located above the upper surface U11 of the insulating layer 11.
  • the conductive material CD is filled beyond the upper end indicated by the dotted line in the contact hole CH1. Therefore, the boundary surface BR is formed in an upwardly convex shape.
  • the lower electrode E1 has a convex upper surface U1.
  • the organic layer OR is arranged on the upper surface U1.
  • the upper electrode E2 is arranged on the organic layer OR. In such a display element 20 as well, since light is emitted in the direction indicated by the dotted arrow, the viewing angle can be increased.
  • FIG. 28 is a plan view showing one configuration example of the upper electrode E2.
  • the red sub-pixel SP1, the green sub-pixel SP2, and the blue sub-pixel SP3 are arranged in the first direction X in the display area DA.
  • a plurality of sub-pixels of the same color are arranged in the second direction Y. As shown in FIG.
  • the plurality of upper electrodes E2 are each formed in a band shape extending in the second direction Y and arranged in the first direction X at intervals. Each of the upper electrodes E2 is arranged in the display section DA and extends outside the display section DA. One upper electrode E2 is arranged over the same color sub-pixels arranged in the second direction Y. As shown in FIG.
  • the plurality of feed lines FL are arranged outside the display area DA, and overlap the upper electrodes E2 in plan view.
  • the upper electrode E2 is in contact with the power supply line FL through the contact hole CH2. Thereby, a predetermined voltage is applied to each of the upper electrodes E2. In other words, optimum voltages can be applied to the red sub-pixel SP1, the green sub-pixel SP2, and the blue sub-pixel SP3.
  • the upper electrode E2 is electrically connected to the feeder line FL on both sides of the display area DA, but is connected to the feeder line FL only on one side. may
  • FIG. 29 is a plan view showing another configuration example of the upper electrode E2.
  • the power supply lines FL extend to the display area DA, and the upper electrodes E2 are in contact with the power supply lines FL through the contact holes CH21 in the display area DA.
  • the upper electrode E2 extends outside the display area DA, and is in contact with the feeder line FL through the contact hole CH22.
  • the upper electrode E2 does not have to be in contact with the power supply line FL outside the display area DA.
  • FIG. 30A is a plan view showing another configuration example of the upper electrode E2.
  • the configuration example shown in FIG. 30A differs from the configuration example shown in FIG. 28 in that the upper electrode E2 is arranged over sub-pixels SP1, SP2, and SP3 of different colors.
  • the upper electrode E2 extends in the second direction Y, is arranged in the display area DA, and extends outside the display area DA.
  • the feed line FL is arranged outside the display section DA and overlaps the upper electrode E2 in a plan view.
  • the upper electrode E2 is in contact with the feeder line FL through a plurality of contact holes CH2. Thereby, a predetermined voltage is applied to the upper electrode E2.
  • the upper electrode E2 is electrically connected to the feed line FL on both sides of the display area DA, but is connected to the feed line FL only on one side. may
  • FIG. 30B is a plan view showing another configuration example of the upper electrode E2.
  • the feed lines FL extend to the display portion DA, and the upper electrodes E2 are in contact with the feed lines FL through the contact holes CH21 in the display portion DA.
  • the upper electrode E2 extends outside the display area DA, and is in contact with the feeder line FL through the contact hole CH22.
  • the upper electrode E2 does not have to be in contact with the power supply line FL outside the display area DA.
  • FIG. 31A is a plan view showing another configuration example of the upper electrode E2.
  • the area of the blue (B) sub-pixel SP3 is larger than the area of each of the red (R) sub-pixel SP1 and the green (G) sub-pixel SP2.
  • the length along the second direction Y of the sub-pixel SP3 is longer than the sub-pixels SP1 and SP2.
  • the sub-pixels SP1 and the sub-pixels SP3 are alternately arranged along the first direction X in the display area DA.
  • the sub-pixels SP2 and the sub-pixels SP3 are alternately arranged along the first direction X. As shown in FIG.
  • the sub-pixels SP1 and the sub-pixels SP2 are alternately arranged along the second direction Y.
  • the sub-pixels SP3 are arranged in the second direction Y.
  • the upper electrode E2 is arranged over sub-pixels SP1, SP2, and SP3 of different colors, as in the configuration example shown in FIG. 30A.
  • the upper electrode E2 extends in the second direction Y, is arranged in the display area DA, and extends outside the display area DA.
  • the feed line FL is arranged outside the display section DA and overlaps the upper electrode E2 in a plan view.
  • the upper electrode E2 is in contact with the feeder line FL through a plurality of contact holes CH2. Thereby, a predetermined voltage is applied to the upper electrode E2.
  • FIG. 31B is a plan view showing another configuration example of the upper electrode E2.
  • the upper electrodes E2 formed in strips are arranged at the locations where the plurality of sub-pixels of the same color are arranged in the second direction Y, and the sub-pixels of different colors are arranged.
  • An upper electrode E2 formed in an island shape is arranged at each location where the pixels are arranged in the second direction Y.
  • the blue (B) sub-pixels SP3 are arranged in the second direction Y.
  • the upper electrode E2 arranged in these sub-pixels SP3 is formed in a strip shape extending in the second direction Y, is in contact with the feeder line FL in the contact hole CH21 of the display area DA, and is in contact with the contact outside the display area DA.
  • the hole CH22 is in contact with the feeder line FL.
  • the upper electrode E2 may be in contact with the power supply line FL through either one of the contact holes CH21 and CH22.
  • the upper electrode E2 arranged in each of the red (R) sub-pixel SP1 and the green (G) sub-pixel SP2 is formed in an island shape and is in contact with the feed line FL in the contact hole CH21 of the display area DA.
  • FIG. 32 is a plan view showing one embodiment.
  • the feed line FL is arranged in the display section DA and extends outside the display section DA. In the display area DA, the feed line FL does not overlap the contact hole CH1.
  • the lower electrode E1 of each display element 20 overlaps the contact hole CH1 and also overlaps the feeder line FL.
  • the contact hole CH21 is formed in parallel with the lower electrode E1 and overlaps the feed line FL.
  • a contact hole CH22 is formed outside the display area DA so as to overlap the feeder line FL.
  • the upper electrode E2 overlaps the lower electrode E1 and the contact hole CH21 in the display area DA, and overlaps the contact hole CH22 outside the display area DA.
  • FIG. 33 is a cross-sectional view of the display element 20 shown in FIG. 32 along line AB.
  • a plurality of insulating layers I1 to I4 are arranged between the base material 10 and the insulating layer (first insulating layer) 11 .
  • the insulating layer I1 is arranged on the substrate 10, the insulating layer I2 is arranged on the insulating layer I1, the insulating layer I3 is arranged on the insulating layer I2, and the insulating layer I4 is arranged on the insulating layer I3. and the insulating layer 11 is arranged on the insulating layer I4.
  • the insulating layers I1 to I4 are inorganic insulating layers made of silicon nitride, silicon oxide, or the like, for example.
  • the semiconductor SC1 of the pixel switch 2 and the semiconductor SC2 of the driving transistor 3 are, for example, polycrystalline silicon, and are located between the insulating layer I1 and the insulating layer I2.
  • a drain electrode DE of the driving transistor 3 is located between the insulating layer I4 and the insulating layer 11 and is in contact with the semiconductor SC2.
  • the conductive material CD is in contact with the drain electrode DE through a contact hole (first contact hole) CH1 formed in the insulating layer 11 .
  • the feed line FL is arranged on the insulating layer 11 .
  • the insulating layer (second insulating layer) 12 is arranged on the insulating layer 11 and has a contact hole (second contact hole) CH21 penetrating to the feed line FL.
  • the lower electrode E1 is arranged on the insulating layer 12 and is in contact with the conductive material CD through the contact hole CH1.
  • the organic layer OR is laminated on the lower electrode E1.
  • the covering layer 50 covers the end surface SS1 of the lower electrode E1 and the end surface SS2 of the organic layer OR. Also, the covering layer 50 is in contact with the insulating layer 12 outside the lower electrode E1.
  • the upper electrode E2 covers the organic layer OR and the covering layer 50. Further, the upper electrode E2 is in contact with the feeder line FL in the contact hole CH21 outside the display element 20. As shown in FIG.
  • the area contributing to the display can be increased, and undesirable current leakage or the like at the peripheral edge of the organic layer OR can be suppressed, thereby improving the performance of the display element 20. Decrease can be suppressed.
  • a desired voltage can be applied to the upper electrode E2 of each display element 20 through the feed line FL arranged in the display area DA. That is, a uniform voltage can be applied over the entire display area DA.
  • DSP...Display device 3 Drive transistor (switching element) 10...Base material 11...Insulating layer (first insulating layer) CH1...Contact hole (first contact hole) 12... Insulating layer (second insulating layer) CH21... Contact hole (second contact hole) CD... Conducting material FL... Feeding line 20... Display element E1... Lower electrode E2... Upper electrode OR... Organic layer F11... Hole injection layer F12... Hole transport layer F13... Electron blocking layer F21... Hole blocking layer F22... Electron transport layer F23 ... Electron injection layer 30 ... Sealing layer 40 ... Light extraction layer 50 ... Coating layer

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

実施形態の目的は、表示に寄与する面積を拡大することが可能な表示装置を提供することにある。　一実施形態によれば、表示装置は、基材と、前記基材の上方に配置されたスイッチング素子と、前記基材の上方に配置され、前記スイッチング素子まで貫通した第１コンタクトホールを有する第１絶縁層と、前記第１コンタクトホールに充填された導通材と、前記第１絶縁層の上方に配置され、前記導通材に接する下部電極と、前記下部電極に積層された有機層であって、前記下部電極の上のホール注入層、前記ホール注入層の上のホール輸送層、及び、前記ホール輸送層の上の発光層を含む有機層と、前記有機層に積層された上部電極と、前記下部電極、前記ホール注入層、及び、前記ホール輸送層の各々の端面を覆う被覆層と、を備える。

Description

表示装置
　本発明の実施形態は、表示装置に関する。
　近年、表示素子として有機発光ダイオード（ＯＬＥＤ）を適用した表示装置が実用化されている。表示素子は、画素電極と共通電極との間に有機層を備えている。有機層は、発光層の他に、正孔輸送層や電子輸送層などの機能層を含んでいる。このような表示素子において、表示（発光）に寄与する面積を拡大することが要望されている。
特開２０００－１９５６７７号公報 特開２００４－２０７２１７号公報 特開２００８－１３５３２５号公報 特開２００９－３２６７３号公報 特開２０１０－１１８１９１号公報 国際公開第２０１９／０２６５１１号
　実施形態の目的は、表示に寄与する面積を拡大することが可能な表示装置を提供することにある。
　一実施形態によれば、表示装置は、
　基材と、前記基材の上方に配置されたスイッチング素子と、前記基材の上方に配置され、前記スイッチング素子まで貫通した第１コンタクトホールを有する第１絶縁層と、前記第１コンタクトホールに充填された導通材と、前記第１絶縁層の上方に配置され、前記導通材に接する下部電極と、前記下部電極に積層された有機層であって、前記下部電極の上のホール注入層、前記ホール注入層の上のホール輸送層、及び、前記ホール輸送層の上の発光層を含む有機層と、前記有機層に積層された上部電極と、前記下部電極、前記ホール注入層、及び、前記ホール輸送層の各々の端面を覆う被覆層と、を備える。
　一実施形態によれば、表示装置は、
　基材と、前記基材の上方に配置されたスイッチング素子と、前記基材の上方に配置され、前記スイッチング素子まで貫通した第１コンタクトホールを有する第１絶縁層と、前記第１コンタクトホールに充填された導通材と、前記第１絶縁層の上方に配置され、前記導通材に接する下部電極と、発光層を含み、前記下部電極に積層された有機層と、前記有機層に積層された上部電極と、前記下部電極の端面を覆う被覆層と、を備える。
　一実施形態によれば、表示装置は、
　基材と、前記基材の上方に配置されたスイッチング素子と、前記基材の上方に配置され、前記スイッチング素子まで貫通した第１コンタクトホールを有する第１絶縁層と、前記第１コンタクトホールに充填された導通材と、前記第１絶縁層の上方に配置され、前記導通材に接する下部電極と、発光層を含み、前記下部電極に積層され、前記下部電極の端面を覆う有機層と、前記有機層に積層され、前記有機層の端面を覆う上部電極と、を備える。
　一実施形態によれば、表示に寄与する面積を拡大することが可能な表示装置を提供することができる。
図１は、実施形態に係る表示装置ＤＳＰの一構成例を示す図である。 図２は、表示素子２０の構成の一例を示す図である。 図３は、表示装置ＤＳＰの基本構造を示す断面図である。 図４は、表示装置ＤＳＰの第１構造例を示す断面図である。 図５は、表示装置ＤＳＰの第２構造例を示す断面図である。 図６は、表示素子２０の第１具体例を示す断面図である。 図７は、表示素子２０の第２具体例を示す断面図である。 図８は、表示素子２０の第３具体例を示す断面図である。 図９は、表示素子２０の第４具体例を示す断面図である。 図１０は、表示素子２０の第５具体例を示す断面図である。 図１１は、表示素子２０の第６具体例を示す断面図である。 図１２Ａは、表示装置ＤＳＰの第３構造例を示す断面図である。 図１２Ｂは、表示装置ＤＳＰの第４構造例を示す断面図である。 図１３Ａは、表示装置ＤＳＰの第５構造例を示す断面図である。 図１３Ｂは、表示装置ＤＳＰの第６構造例を示す断面図である。 図１４Ａは、表示装置ＤＳＰの第７構造例を示す断面図である。 図１４Ｂは、表示装置ＤＳＰの第８構造例を示す断面図である。 図１５Ａは、表示装置ＤＳＰの第９構造例を示す断面図である。 図１５Ｂは、表示装置ＤＳＰの第１０構造例を示す断面図である。 図１６は、表示素子２０の第７具体例を示す断面図である。 図１７は、表示素子２０の第８具体例を示す断面図である。 図１８は、表示素子２０の第９具体例を示す断面図である。 図１９は、表示素子２０の第１０具体例を示す断面図である。 図２０は、表示素子２０の第１１具体例を示す断面図である。 図２１は、表示素子２０の第１２具体例を示す断面図である。 図２２は、表示素子２０の第１３具体例を示す断面図である。 図２３は、表示素子２０の第１４具体例を示す断面図である。 図２４は、表示素子２０の第１５具体例を示す断面図である。 図２５は、表示素子２０の概略平面図である。 図２６は、導通材ＣＤと下部電極Ｅ１との境界面ＢＲの一例を説明するための断面図である。 図２７は、導通材ＣＤと下部電極Ｅ１との境界面ＢＲの他の例を説明するための断面図である。 図２８は、上部電極Ｅ２の一構成例を示す平面図である。 図２９は、上部電極Ｅ２の他の構成例を示す平面図である。 図３０Ａは、上部電極Ｅ２の他の構成例を示す平面図である。 図３０Ｂは、上部電極Ｅ２の他の構成例を示す平面図である。 図３１Ａは、上部電極Ｅ２の他の構成例を示す平面図である。 図３１Ｂは、上部電極Ｅ２の他の構成例を示す平面図である。 図３２は、一実施例を示す平面図である。 図３３は、図３２に示した表示素子２０のＡ－Ｂ線に沿った断面図である。
　以下、本発明の実施形態について、図面を参照しながら説明する。
　なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
　なお、図面には、必要に応じて理解を容易にするために、互いに直交するＸ軸、Ｙ軸、及び、Ｚ軸を記載する。Ｘ軸に沿った方向をＸ方向または第１方向と称し、Ｙ軸に沿った方向をＹ方向または第２方向と称し、Ｚ軸に沿った方向をＺ方向または第３方向と称する。Ｘ軸及びＹ軸によって規定される面をＸ－Ｙ平面と称する。Ｘ－Ｙ平面を見ることを平面視という。
　本実施形態に係る表示装置ＤＳＰは、表示素子として有機発光ダイオード（ＯＬＥＤ）を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パソコン、携帯端末、携帯電話等に搭載される。なお、以下に説明する表示素子は照明装置の発光素子として適用することができ、表示装置ＤＳＰは照明装置等の他の電子機器に転用することができる。
　図１は、本実施形態に係る表示装置ＤＳＰの一構成例を示す図である。表示装置ＤＳＰは、絶縁性の基材１０の上に、画像を表示する表示部ＤＡを備えている。基材１０は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。
　表示部ＤＡは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配列された複数の画素ＰＸを備えている。画素ＰＸは、複数の副画素ＳＰ１、ＳＰ２、ＳＰ３を備えている。一例では、画素ＰＸは、赤色の副画素ＳＰ１、緑色の副画素ＳＰ２、及び、青色の副画素ＳＰ３を備えている。なお、画素ＰＸは、上記の３色の副画素の他に、白色などの他の色の副画素を加えた４個以上の副画素を備えていてもよい。
　画素ＰＸに含まれる１つの副画素ＳＰの一構成例について簡単に説明する。
　すなわち、副画素ＳＰは、画素回路１と、画素回路１によって駆動制御される表示素子２０と、を備えている。画素回路１は、画素スイッチ２と、駆動トランジスタ３と、キャパシタ４と、を備えている。画素スイッチ２及び駆動トランジスタ３は、例えば薄膜トランジスタにより構成されたスイッチング素子である。
　画素スイッチ２について、ゲート電極は走査線ＧＬに接続され、ソース電極は信号線ＳＬに接続され、ドレイン電極はキャパシタ４を構成する一方の電極及び駆動トランジスタ３のゲート電極に接続されている。駆動トランジスタ３について、ソース電極はキャパシタ４を構成する他方の電極及び電源線ＰＬに接続され、ドレイン電極は表示素子２０のアノードに接続されている。表示素子２０のカソードは、給電線ＦＬに接続されている。なお、画素回路１の構成は、図示した例に限らない。
　表示素子２０は、発光素子である有機発光ダイオード（ＯＬＥＤ）である。例えば、副画素ＳＰ１は赤波長に対応した光を出射する表示素子を備え、副画素ＳＰ２は緑波長に対応した光を出射する表示素子を備え、副画素ＳＰ３は青波長に対応した光を出射する表示素子を備えている。画素ＰＸが表示色の異なる複数の副画素ＳＰ１、ＳＰ２、ＳＰ３を備えることで、多色表示を実現できる。
　但し、副画素ＳＰ１、ＳＰ２、ＳＰ３の各々の表示素子２０が同一色の光を出射するように構成されてもよい。これにより、単色表示を実現できる。
　また、副画素ＳＰ１、ＳＰ２、ＳＰ３の各々の表示素子２０が白色の光を出射するように構成された場合、表示素子２０に対向するカラーフィルタが配置されてもよい。例えば、副画素ＳＰ１は表示素子２０に対向する赤カラーフィルタを備え、副画素ＳＰ２は表示素子２０に対向する緑カラーフィルタを備え、副画素ＳＰ３は表示素子２０に対向する青カラーフィルタを備える。これにより、多色表示を実現できる。
　あるいは、副画素ＳＰ１、ＳＰ２、ＳＰ３の各々の表示素子２０が紫外光を出射するように構成された場合、表示素子２０に対向する光変換層が配置されることで、多色表示を実現できる。
　図２は、表示素子２０の構成の一例を示す図である。
　表示素子２０は、下部電極（第１電極）Ｅ１と、有機層ＯＲと、上部電極（第２電極）Ｅ２と、を備えている。有機層ＯＲは、キャリア調整層（第１キャリア調整層）ＣＡ１と、発光層ＥＬと、キャリア調整層（第２キャリア調整層）ＣＡ２と、を有している。キャリア調整層ＣＡ１は下部電極Ｅ１と発光層ＥＬとの間に位置し、キャリア調整層ＣＡ２は発光層ＥＬと上部電極Ｅ２との間に位置している。キャリア調整層ＣＡ１及びＣＡ２は、複数の機能層を含んでいる。
　ここでは、下部電極Ｅ１がアノードに相当し、上部電極Ｅ２がカソードに相当する場合を例に説明する。
　キャリア調整層ＣＡ１は、機能層として、ホール注入層Ｆ１１、ホール輸送層Ｆ１２、電子ブロック層Ｆ１３などを含んでいる。ホール注入層Ｆ１１は下部電極Ｅ１の上に配置され、ホール輸送層Ｆ１２はホール注入層Ｆ１１の上に配置され、電子ブロック層Ｆ１３はホール輸送層Ｆ１２の上に配置され、発光層ＥＬは電子ブロック層Ｆ１３の上に配置されている。
　キャリア調整層ＣＡ２は、機能層として、ホールブロック層Ｆ２１、電子輸送層Ｆ２２、電子注入層Ｆ２３などを含んでいる。ホールブロック層Ｆ２１は発光層ＥＬの上に配置され、電子輸送層Ｆ２２はホールブロック層Ｆ２１の上に配置され、電子注入層Ｆ２３は電子輸送層Ｆ２２の上に配置され、上部電極Ｅ２は電子注入層Ｆ２３の上に配置されている。
　なお、キャリア調整層ＣＡ１及びＣＡ２は、上記した機能層の他に、必要に応じてキャリア発生層などの他の機能層を含んでいてもよいし、キャリア調整層ＣＡ１及びＣＡ２において、上記した機能層の少なくとも１つが省略されてもよい。
　　《基本構造》　
　図３は、表示装置ＤＳＰの基本構造を示す断面図である。
　図１に示した画素回路１は、基材１０の上方に配置されている。図３では、画素回路１に含まれる駆動トランジスタ（スイッチング素子）３のみを簡略化して図示している。
　絶縁層（第１絶縁層）１１は、基材１０の上方に配置され、表示素子２０の下地層に相当する。絶縁層１１は、例えば、有機絶縁層である。絶縁層１１は、駆動トランジスタ３まで貫通するコンタクトホール（第１コンタクトホール）ＣＨ１を有している。コンタクトホールＣＨ１には、導通材ＣＤが充填され、駆動トランジスタ３に接している。導通材ＣＤは、例えば、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、マグネシウム（Ｍｇ）、銀（Ａｇ）、タンタル（Ｔａ）などの金属を含む材料によって形成されている。
　表示素子２０は、下部電極Ｅ１、有機層ＯＲ、及び、上部電極Ｅ２を備えている。
　各表示素子２０の下部電極Ｅ１は、第１方向Ｘに間隔を置いて並び、それぞれ絶縁層１１の上に配置されている。下部電極Ｅ１の各々は、導通材ＣＤに接しており、駆動トランジスタ３と電気的に接続されている。下部電極Ｅ１は、副画素毎あるいは表示素子毎に配置された電極であり、画素電極、アノードなどと称される場合がある。
　下部電極Ｅ１は、例えば、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料によって形成された透明電極である。なお、下部電極Ｅ１は、銀、アルミニウムなどの金属材料によって形成された金属電極であってもよい。また、下部電極Ｅ１は、透明電極及び金属電極の積層体であってもよい。例えば、下部電極Ｅ１は、透明電極、金属電極、及び、透明電極の順に積層された積層体として構成されてもよいし、３層以上の積層体として構成されてもよい。この場合、下部電極Ｅ１のうち、導通材ＣＤとは異なる導電材を含んだ透明電極が導通材ＣＤと接することになる。ただし、下部電極Ｅ１のうち、導通材ＣＤと同一材料の電極が導通材ＣＤと接していてもよい。
　有機層ＯＲは、図２に示したように、発光層ＥＬを含んでいる。各表示素子２０の有機層ＯＲは、それぞれ下部電極Ｅ１１に積層され、互いに離間している。第１方向Ｘに並んだ各表示素子２０の有機層ＯＲは、互いに異なる材料によって形成された発光層ＥＬを含んでいてもよいし（各表示素子２０における有機層ＯＲの発光色が異なる）、同一材料によって形成された発光層ＥＬを含んでいてもよい（各表示素子２０における有機層ＯＲの発光色が同一）。
　各表示素子２０の上部電極Ｅ２は、それぞれ有機層ＯＲに積層され、互いに離間している。なお、第２方向Ｙに並んだ有機層ＯＲに積層される上部電極Ｅ２は、一体的に形成されていてもよい。上部電極Ｅ２は、後述するが、表示部ＤＡ内または表示部ＤＡの外側において、給電線と電気的に接続されている。このような上部電極Ｅ２は、共通電極、対向電極、カソードなどと称される場合がある。
　上部電極Ｅ２は、例えば、マグネシウム、銀などの金属材料によって形成された半透過性の金属電極である。なお、上部電極Ｅ２は、ＩＴＯやＩＺＯなどの透明導電材料によって形成された透明電極であってもよい。また、上部電極Ｅ２は、透明電極及び金属電極の積層体であってもよい。
　有機層ＯＲのほぼ全体は、下部電極Ｅ１と上部電極Ｅ２との間に位置し、表示素子２０の発光領域を形成することができる。一例では、有機層ＯＲの第３方向Ｚに沿った厚さは、発光層ＥＬにおける発光スペクトルのピーク波長と、下部電極Ｅ１と上部電極Ｅ２との間の実効的な光路長とが一致するように設定される。これにより、共振効果を得るためのマイクロキャビティ構造が実現される。
　図３に示す例では、下部電極Ｅ１の端面ＳＳ１は、有機層ＯＲ及び上部電極Ｅ２から露出している。有機層ＯＲの端面ＳＳ２は、下部電極Ｅ１の上に位置し、上部電極Ｅ２から露出している。上部電極Ｅ２の端面ＳＳ３は、有機層ＯＲの上に位置している。
　封止層３０は、各表示素子２０を覆っている。すなわち、封止層３０は、下部電極Ｅ１の端面ＳＳ１、有機層ＯＲの端面ＳＳ２、上部電極Ｅ２の端面ＳＳ３及び上面Ｕ２をそれぞれ覆っている。また、隣接する表示素子２０の間においては、封止層３０は、絶縁層１１に接している。封止層３０は、例えば、無機絶縁膜及び有機絶縁膜の積層体である。このような封止層３０は、各表示素子２０を水分等から保護する機能を有するものである。
　このような表示装置ＤＳＰによれば、下部電極Ｅ１の周縁部を覆うリブを設けた構成と比較して、有機層ＯＲのほぼ全体を表示素子２０の発光領域として形成することができ、表示あるいは発光に寄与する面積（発光領域の面積）を拡大することができる。また、所定の発光領域とは異なる領域での不所望な発光が抑制され、色純度の低下を抑制することができる。
　　《第１構造例》　
　図４は、表示装置ＤＳＰの第１構造例を示す断面図である。
　図４に示す第１構造例は、図３に示した基本構造と比較して、有機層ＯＲが下部電極Ｅ１の端面ＳＳ１を覆っている点で相違している。有機層ＯＲは、下部電極Ｅ１よりも外側で絶縁層１１に接している。上部電極Ｅ２は、有機層ＯＲに積層され、有機層ＯＲの端面ＳＳ２を覆っている。上部電極Ｅ２は、有機層ＯＲよりも外側で絶縁層１１に接している。第１方向Ｘに並んだ各表示素子２０の上部電極Ｅ２は、互いに離間している。
　封止層３０は、上部電極Ｅ２を覆っている。つまり、封止層３０は、上部電極Ｅ２の端面ＳＳ３に接している。また、封止層３０は、隣接する表示素子２０の間において、絶縁層１１に接している。
　このような第１構造例によれば、上記の基本構造と同様の効果が得られる。加えて、有機層ＯＲが下部電極Ｅ１の端面ＳＳ１を覆っているため、下部電極Ｅ１と上部電極Ｅ２との短絡を抑制することができる。
　　《第２構造例》　
　図５は、表示装置ＤＳＰの第２構造例を示す断面図である。
　図５に示す第２構造例は、図４に示した第１構造例と比較して、第１方向Ｘに並んだ各表示素子２０の上部電極Ｅ２が一体的に形成された点で相違している。上部電極Ｅ２は、第１方向Ｘに並んだ各有機層ＯＲの端面ＳＳ２を覆っている。上部電極Ｅ２は、第１方向Ｘに並んだ有機層ＯＲの間で絶縁層１１に接している。
　封止層３０は、上部電極Ｅ２に積層され、絶縁層１１から離間している。
　このような第２構造例においても、第１構造例と同様の効果が得られる。
　次に、第１構造例及び第２構造例の概念に基づいた表示素子２０の具体例について説明する。ここでは、絶縁層１１よりも下層の図示を省略する。
　図６は、表示素子２０の第１具体例を示す断面図である。
　ホール注入層Ｆ１１は下部電極Ｅ１の全体を覆い、ホール輸送層Ｆ１２はホール注入層Ｆ１１の全体を覆い、電子ブロック層Ｆ１３はホール輸送層Ｆ１２の全体を覆い、発光層ＥＬは電子ブロック層Ｆ１３の全体を覆っている。ここでの『全体を覆う』という表現は、部材の上面及び端面（側面）を覆うことを意味するものである。
　ホールブロック層Ｆ２１は発光層ＥＬの全体を覆い、電子輸送層Ｆ２２はホールブロック層Ｆ２１の全体を覆い、電子注入層Ｆ２３は電子輸送層Ｆ２２の全体を覆い、上部電極Ｅ２は電子注入層Ｆ２３の全体を覆っている。
　表示素子２０からの光取出効率を改善するための光取出層（光学調整層と称する場合もある）４０は、上部電極Ｅ２の全体を覆っている。封止層３０は、光取出層４０の全体を覆っている。有機層ＯＲを構成する各層、上部電極Ｅ２、光取出層４０、及び、封止層３０は、それぞれ絶縁層１１に接している。
　このような第１具体例によれば、上部電極Ｅ２は、有機層ＯＲのうちの最上層に位置する電子注入層Ｆ２３に接するが、有機層ＯＲを構成するその他の機能層及び発光層ＥＬには接していない。このため、有機層ＯＲの周縁部での不所望な電流リーク等が抑制され、表示素子２０の性能低下を抑制することができる。
　図７は、表示素子２０の第２具体例を示す断面図である。
　図７に示す第２具体例は、図６に示した第１具体例と比較して、隣接する表示素子２０に亘って光取出層４０が一体的に形成された点で相違している。つまり、光取出層４０は、隣接する上部電極Ｅ２を覆うとともに、隣接する上部電極Ｅ２の間で絶縁層１１に接している。封止層３０は、光取出層４０に積層され、絶縁層１１から離間している。
　図８は、表示素子２０の第３具体例を示す断面図である。
　図８に示す第３具体例は、図６に示した第１具体例と比較して、隣接する表示素子２０に亘って上部電極Ｅ２が一体的に形成された点で相違している。つまり、上部電極Ｅ２は、隣接する電子注入層Ｆ２３を覆うとともに、隣接する電子注入層Ｆ２３の間で絶縁層１１に接している。封止層３０及び光取出層４０は、絶縁層１１から離間している。
　図９は、表示素子２０の第４具体例を示す断面図である。
　図９に示す第４具体例は、図６に示した第１具体例と比較して、隣接する表示素子２０に亘って電子注入層Ｆ２３が一体的に形成された点で相違している。つまり、電子注入層Ｆ２３は、隣接する電子輸送層Ｆ２２を覆うとともに、隣接する電子輸送層Ｆ２２の間で絶縁層１１に接している。封止層３０、光取出層４０、及び、上部電極Ｅ２は、絶縁層１１から離間している点で相違している。
　図１０は、表示素子２０の第５具体例を示す断面図である。
　図１０に示す第５具体例は、図６に示した第１具体例と比較して、隣接する表示素子２０に亘って電子輸送層Ｆ２２が一体的に形成された点で相違している。つまり、電子輸送層Ｆ２２は、隣接するホールブロック層Ｆ２１を覆うとともに、隣接するホールブロック層Ｆ２１の間で絶縁層１１に接している。封止層３０、光取出層４０、上部電極Ｅ２、及び、電子注入層Ｆ２３は、絶縁層１１から離間している。
　図１１は、表示素子２０の第６具体例を示す断面図である。
　図１１に示す第６具体例は、図６に示した第１具体例と比較して、隣接する表示素子２０に亘ってホールブロック層Ｆ２１が一体的に形成された点で相違している。つまり、ホールブロック層Ｆ２１は、隣接する発光層ＥＬを覆うとともに、隣接する発光層ＥＬの間で絶縁層１１に接している。封止層３０、光取出層４０、上部電極Ｅ２、電子注入層Ｆ２３、及び、電子輸送層Ｆ２２は、絶縁層１１から離間している。
　これらの第２乃至第６具体例においても、上記の第１具体例と同様の効果が得られる。
　　《第３構造例》　
　図１２Ａは、表示装置ＤＳＰの第３構造例を示す断面図である。
　図１２Ａに示す第３構造例は、図３に示した基本構造と比較して、下部電極Ｅ１の端面ＳＳ１を覆う被覆層５０が設けられた点で相違している。被覆層５０は、絶縁物であり、無機系材料で形成されてもよいし、有機系材料で形成されてもよい。また、被覆層５０は、後に詳述するが、カソード側からアノード側への電子の移動を阻止する電子ブロック層Ｆ１３、及び、アノード側からカソード側へのホールの移動を阻止するホールブロック層Ｆ２１の少なくとも一方を利用して形成されてもよい。
　被覆層５０は、第１方向Ｘに並んだ下部電極Ｅ１の各々に個別に設けられている。つまり、第１方向Ｘに並んだ２つの下部電極Ｅ１のうち、一方の下部電極Ｅ１に対応して設けられた被覆層５０は、他方の下部電極Ｅ１に対応して設けられた被覆層５０から離間している。隣り合う被覆層５０の間では、絶縁層１１が露出している。
　発光領域の面積をできるだけ大きくする観点では、下部電極Ｅ１の上面Ｕ１のうち、被覆層５０によって覆われる面積はできるだけ小さいことが望ましい。
　封止層３０は、第１方向Ｘに並んだ各表示素子２０の上部電極Ｅ２及び有機層ＯＲを覆うとともに、被覆層５０を覆っている。また、封止層３０は、第１方向Ｘに並んだ被覆層５０の間で絶縁層１１に接している。
　このような第３構造例によれば、上記の基本構造と同様の効果が得られる。加えて、被覆層５０が下部電極Ｅ１の端面ＳＳ１を覆っているため、下部電極Ｅ１と上部電極Ｅ２との短絡を抑制することができる。
　　《第４構造例》　
　図１２Ｂは、表示装置ＤＳＰの第４構造例を示す断面図である。
　図１２Ｂに示す第４構造例は、図１２Ａに示した第３構造例と比較して、第１方向Ｘに並んだ各表示素子２０の上部電極Ｅ２が一体的に形成された点で相違している。上部電極Ｅ２は、第１方向Ｘに並んだ各表示素子２０の有機層ＯＲを覆うとともに、被覆層５０を覆っている。また、上部電極Ｅ２は、第１方向Ｘに並んだ被覆層５０の間で絶縁層１１に接している。
　封止層３０は、上部電極Ｅ２に積層され、絶縁層１１から離間している。
　このような第４構造例においても、第３構造例と同様の効果が得られる。
　　《第５構造例》　
　図１３Ａは、表示装置ＤＳＰの第５構造例を示す断面図である。
　図１３Ａに示す第５構造例は、図１２Ａに示した第３構造例と比較して、被覆層５０が下部電極Ｅ１の端面ＳＳ１及び有機層ＯＲの端面ＳＳ２を覆う点で相違している。隣り合う被覆層５０の間では、絶縁層１１が露出している。
　封止層３０は、第１方向Ｘに並んだ各表示素子２０の上部電極Ｅ２を覆うとともに、被覆層５０を覆っている。また、封止層３０は、第１方向Ｘに並んだ被覆層５０の間で絶縁層１１に接している。
　このような第５構造例においても、第３構造例と同様の効果が得られる。加えて、被覆層５０が有機層ＯＲを構成する各層の端面を被覆しているため、有機層ＯＲの周縁部での不所望な電流リーク等が抑制され、表示素子２０の性能低下を抑制することができる。
　　《第６構造例》　
　図１３Ｂは、表示装置ＤＳＰの第６構造例を示す断面図である。
　図１３Ｂに示す第６構造例は、図１３Ａに示した第５構造例と比較して、第１方向Ｘに並んだ各表示素子２０の上部電極Ｅ２が一体的に形成された点で相違している。上部電極Ｅ２は、第１方向Ｘに並んだ各表示素子２０の有機層ＯＲを覆うとともに、被覆層５０を覆っている。また、上部電極Ｅ２は、第１方向Ｘに並んだ被覆層５０の間で絶縁層１１に接している。
　封止層３０は、上部電極Ｅ２に積層され、絶縁層１１から離間している。
　このような第６構造例においても、第５構造例と同様の効果が得られる。
　　《第７構造例》　
　図１４Ａは、表示装置ＤＳＰの第７構造例を示す断面図である。
　図１４Ａに示す第７構造例は、図１２Ａに示した第３構造例と比較して、隣り合う下部電極Ｅ１の端面ＳＳ１をそれぞれ覆う被覆層５０が一体的に形成された点で相違している。隣り合う下部電極Ｅ１の間では、絶縁層１１は、被覆層５０によって覆われている。
　封止層３０は、第１方向Ｘに並んだ各表示素子２０の上部電極Ｅ２を覆うとともに、被覆層５０を覆っている。
　このような第７構造例においても、第３構造例と同様の効果が得られる。
　　《第８構造例》　
　図１４Ｂは、表示装置ＤＳＰの第８構造例を示す断面図である。
　図１４Ｂに示す第８構造例は、図１４Ａに示した第７構造例と比較して、第１方向Ｘに並んだ各表示素子２０の上部電極Ｅ２が一体的に形成された点で相違している。上部電極Ｅ２は、第１方向Ｘに並んだ各表示素子２０の有機層ＯＲを覆うとともに、被覆層５０を覆っている。上部電極Ｅ２及び封止層３０は、第１方向Ｘに並んだ各表示素子２０の間で絶縁層１１から離間している。
　このような第８構造例においても、第３構造例と同様の効果が得られる。
　　《第９構造例》　
　図１５Ａは、表示装置ＤＳＰの第９構造例を示す断面図である。
　図１５Ａに示す第９構造例は、図１４Ａに示した第７構造例と比較して、被覆層５０が下部電極Ｅ１の端面ＳＳ１及び有機層ＯＲの端面ＳＳ２を覆う点で相違している。隣り合う下部電極Ｅ１の間では、絶縁層１１は、被覆層５０によって覆われている。
　封止層３０は、第１方向Ｘに並んだ各表示素子２０の上部電極Ｅ２を覆うとともに、被覆層５０を覆っている。
　このような第９構造例においても、第３構造例と同様の効果が得られる。
　　《第１０構造例》　
　図１５Ｂは、表示装置ＤＳＰの第１０構造例を示す断面図である。
　図１５Ｂに示す第１０構造例は、図１５Ａに示した第９構造例と比較して、第１方向Ｘに並んだ各表示素子２０の上部電極Ｅ２が一体的に形成された点で相違している。上部電極Ｅ２は、第１方向Ｘに並んだ各表示素子２０の有機層ＯＲを覆うとともに、被覆層５０を覆っている。上部電極Ｅ２及び封止層３０は、第１方向Ｘに並んだ各表示素子２０の間で絶縁層１１から離間している。
　このような第１０構造例においても、第３構造例と同様の効果が得られる。
　次に、第３構造例、第４構造例、第５構造例、第６構造例、第７構造例、第８構造例、第９構造例、及び、第１０構造例の概念に基づいた表示素子２０の具体例について説明する。ここでは、絶縁層１１よりも下層の図示を省略する。
　図１６は、表示素子２０の第７具体例を示す断面図である。
　ホール注入層Ｆ１１の端面ＳＳ１１は、下部電極Ｅ１の上に位置している。ホール輸送層Ｆ１２の端面ＳＳ１２は、ホール注入層Ｆ１１の上に位置している。被覆層５０は、下部電極Ｅ１の端面ＳＳ１、ホール注入層Ｆ１１の端面ＳＳ１１、及び、ホール輸送層Ｆ１２の端面ＳＳ１２を覆っている。
　電子ブロック層Ｆ１３の端面ＳＳ１３は、被覆層５０の上に位置している。発光層ＥＬの端面ＳＳＥＬは、電子ブロック層Ｆ１３の上に位置している。なお、発光層ＥＬよりも上層の図示は省略するが、有機層ＯＲを構成する各層は、上層の面積が下層の面積よりも小さくなるように形成される。つまり、表示素子２０を構成する各層は、上方の層ほど面積が小さくなるように形成されている。
　図１７は、表示素子２０の第８具体例を示す断面図である。
　図１７に示す第８具体例は、図１６に示した第７具体例と比較して、被覆層５０が端面ＳＳ１、端面ＳＳ１１、及び、端面ＳＳ１２に加えて、電子ブロック層Ｆ１３の端面ＳＳ１３も覆っている点で相違している。発光層ＥＬの端面ＳＳＥＬは、被覆層５０の上に位置している。
　図１８は、表示素子２０の第９具体例を示す断面図である。
　図１８に示す第９具体例は、図１７に示した第８具体例と比較して、被覆層５０が端面ＳＳ１、端面ＳＳ１１、端面ＳＳ１２、及び、端面ＳＳ１３に加えて、発光層ＥＬの端面ＳＳＥＬも覆っている点で相違している。端面ＳＳＥＬは、電子ブロック層Ｆ１３の上に位置している。
　図１９は、表示素子２０の第１０具体例を示す断面図である。
　図１９に示す第１０具体例は、図１８に示した第９具体例と比較して、被覆層５０が端面ＳＳ１、端面ＳＳ１１、端面ＳＳ１２、端面ＳＳ１３、及び、端面ＳＳＥＬに加えて、ホールブロック層Ｆ２１の端面ＳＳ２１も覆っている点で相違している。端面ＳＳ２１は、発光層ＥＬの上に位置している。なお、ホールブロック層Ｆ２１よりも上層の図示は省略する。
　図２０は、表示素子２０の第１１具体例を示す断面図である。
　図２０に示す第１１具体例は、図１９に示した第１０具体例と比較して、被覆層５０が端面ＳＳ１、端面ＳＳ１１、端面ＳＳ１２、端面ＳＳ１３、端面ＳＳＥＬ、及び、端面ＳＳ２１に加えて、電子輸送層Ｆ２２の端面ＳＳ２２も覆っている点で相違している。端面ＳＳ２２は、ホールブロック層Ｆ２１の上に位置している。なお、電子輸送層Ｆ２２よりも上層の図示は省略する。
　図２１は、表示素子２０の第１２具体例を示す断面図である。
　図２１に示す第１２具体例は、図２０に示した第１１具体例と比較して、被覆層５０が端面ＳＳ１、端面ＳＳ１１、端面ＳＳ１２、端面ＳＳ１３、端面ＳＳＥＬ、端面ＳＳ２１、及び、端面ＳＳ２２に加えて、電子注入層Ｆ２３の端面ＳＳ２３も覆っている点で相違している。端面ＳＳ２３は、電子輸送層Ｆ２２の上に位置している。なお、電子注入層Ｆ２３よりも上層の図示は省略する。
　図２２は、表示素子２０の第１３具体例を示す断面図である。
　図２２に示す第１３具体例は、電子ブロック層Ｆ１３が被覆層５０を構成する例に相当する。すなわち、電子ブロック層Ｆ１３は、端面ＳＳ１を含む下部電極Ｅ１、端面ＳＳ１１を含むホール注入層Ｆ１１、及び、端面ＳＳ１２を含むホール輸送層Ｆ１２を覆っている。発光層ＥＬは、電子ブロック層Ｆ１３の上に位置している。電子ブロック層Ｆ１３は、下部電極Ｅ１よりも外側で絶縁層１１に接している。なお、発光層ＥＬよりも上層の図示は省略する。
　図２３は、表示素子２０の第１４具体例を示す断面図である。
　図２３に示す第１４具体例は、ホールブロック層Ｆ２１が被覆層５０を構成する例に相当する。すなわち、ホールブロック層Ｆ２１は、端面ＳＳ１を含む下部電極Ｅ１、端面ＳＳ１１を含むホール注入層Ｆ１１、端面ＳＳ１２を含むホール輸送層Ｆ１２、端面ＳＳ１３を含む電子ブロック層Ｆ１３、及び、端面ＳＳＥＬを含む発光層ＥＬを覆っている。ホールブロック層Ｆ２１は、下部電極Ｅ１よりも外側で絶縁層１１に接している。なお、ホールブロック層Ｆ２１よりも上層の図示は省略する。
　図２４は、表示素子２０の第１５具体例を示す断面図である。
　図２４に示す第１５具体例は、電子ブロック層Ｆ１３及びホールブロック層Ｆ２１が被覆層５０を構成する例に相当する。すなわち、電子ブロック層Ｆ１３は、端面ＳＳ１を含む下部電極Ｅ１、端面ＳＳ１１を含むホール注入層Ｆ１１、及び、端面ＳＳ１２を含むホール輸送層Ｆ１２を覆っている。発光層ＥＬは、電子ブロック層Ｆ１３の上に位置している。ホールブロック層Ｆ２１は、電子ブロック層Ｆ１３、及び、端面ＳＳＥＬを含む発光層ＥＬを覆っている。電子ブロック層Ｆ１３は、下部電極Ｅ１よりも外側で絶縁層１１に接している。ホールブロック層Ｆ２１は、電子ブロック層Ｆ１３よりも外側で絶縁層１１に接している。なお、ホールブロック層Ｆ２１よりも上層の図示は省略する。
　上述した表示素子２０において、下部電極Ｅ１と駆動トランジスタ３とを接続するためのコンタクトホールＣＨ１（あるいは導通材ＣＤ）の位置、及び、形状は、特に限定されるものではない。
　図２５は、表示素子２０の概略平面図である。
　図の左側に示す例では、コンタクトホールＣＨ１は略円形状に形成され、導通材ＣＤはコンタクトホールＣＨ１に充填されている。図の右側に示す例では、コンタクトホールＣＨ１は略楕円形状あるいは長円形状に形成され、導通材ＣＤはコンタクトホールＣＨ１に充填されている。
　なお、コンタクトホールＣＨ１の位置については、平面視において下部電極Ｅ１と重畳する位置であれば、どこであってもよい。また、コンタクトホールＣＨ１の形状については、四角形などの多角形であってもよい。また、平面視において、下部電極Ｅ１の面積に対するコンタクトホールＣＨ１の面積の占める割合は、図２５に示す例では、微小であるが、より大きくてもよく、例えば５０%以上１００%未満であってもよい。
　図２６は、導通材ＣＤと下部電極Ｅ１との境界面ＢＲの一例を説明するための断面図である。
　図２６に示す例では、境界面ＢＲは、絶縁層１１の上面Ｕ１１よりも下方に位置している。つまり、導通材ＣＤは、コンタクトホールＣＨ１のうち、点線で示した上端まで充填されていない。下部電極Ｅ１は、コンタクトホールＣＨ１に配置され、絶縁層１１の傾斜面に沿って形成されている。このため、下部電極Ｅ１は、凹状の上面Ｕ１を有している。有機層ＯＲは、上面Ｕ１に配置されている。上部電極Ｅ２は、有機層ＯＲの上に配置されている。
　このような表示素子２０によれば、点線の矢印で示した方向に発光するため、視野角を拡大することができる。
　図２７は、導通材ＣＤと下部電極Ｅ１との境界面ＢＲの他の例を説明するための断面図である。
　図２７に示す例では、境界面ＢＲは、絶縁層１１の上面Ｕ１１よりも上方に位置している。つまり、導通材ＣＤは、コンタクトホールＣＨ１のうち、点線で示した上端を超えて充填されている。このため、境界面ＢＲは、上方に向かって凸状に形成されている。下部電極Ｅ１は、凸状の上面Ｕ１を有している。有機層ＯＲは、上面Ｕ１に配置されている。上部電極Ｅ２は、有機層ＯＲの上に配置されている。
　このような表示素子２０においても、点線の矢印で示した方向に発光するため、視野角を拡大することができる。
　図２８は、上部電極Ｅ２の一構成例を示す平面図である。
　表示部ＤＡにおいて、赤色の副画素ＳＰ１、緑色の副画素ＳＰ２、及び、青色の副画素ＳＰ３は、第１方向Ｘに並んでいる。複数の同一色の副画素は、第２方向Ｙに並んでいる。
　複数の上部電極Ｅ２は、それぞれ第２方向Ｙに延出した帯状に形成され、間隔を置いて第１方向Ｘに並んでいる。上部電極Ｅ２の各々は、表示部ＤＡに配置されるとともに、表示部ＤＡの外側に延出している。１つの上部電極Ｅ２は、第２方向Ｙに並んだ同一色の副画素に亘って配置されている。
　複数の給電線ＦＬは、表示部ＤＡの外側に配置され、平面視において、それぞれ上部電極Ｅ２に重畳している。上部電極Ｅ２は、コンタクトホールＣＨ２において、給電線ＦＬに接している。これにより、上部電極Ｅ２の各々に対して、所定の電圧が印加される。つまり、赤色の副画素ＳＰ１、緑色の副画素ＳＰ２、及び、青色の副画素ＳＰ３において、それぞれ最適な電圧を印加することができる。
　なお、図２８に示す構成例では、上部電極Ｅ２は、表示部ＤＡを挟んだ両側で給電線ＦＬと電気的に接続されているが、いずれか一方の側のみで給電線ＦＬと接続されていてもよい。
　図２９は、上部電極Ｅ２の他の構成例を示す平面図である。
　図２９に示す構成例は、図２８に示した構成例と比較して、給電線ＦＬがそれぞれ表示部ＤＡに延出し、上部電極Ｅ２が表示部ＤＡにおけるコンタクトホールＣＨ２１において給電線ＦＬに接している点で相違している。
　また、上部電極Ｅ２は、表示部ＤＡの外側に延出し、コンタクトホールＣＨ２２において、給電線ＦＬに接している。但し、上部電極Ｅ２が表示部ＤＡで給電線ＦＬに接している場合には、上部電極Ｅ２は表示部ＤＡの外側で給電線ＦＬに接していなくてもよい。
　図３０Ａは、上部電極Ｅ２の他の構成例を示す平面図である。
　図３０Ａに示す構成例は、図２８に示した構成例と比較して、上部電極Ｅ２が異なる色の副画素ＳＰ１、ＳＰ２、ＳＰ３に亘って配置された点で相違している。上部電極Ｅ２は、第２方向Ｙに延出し、表示部ＤＡに配置されるとともに、表示部ＤＡの外側に延出している。
　給電線ＦＬは、表示部ＤＡの外側に配置され、平面視において、上部電極Ｅ２に重畳している。上部電極Ｅ２は、複数のコンタクトホールＣＨ２において、給電線ＦＬに接している。これにより、上部電極Ｅ２に対して、所定の電圧が印加される。
　なお、図３０Ａに示す構成例では、上部電極Ｅ２は、表示部ＤＡを挟んだ両側で給電線ＦＬと電気的に接続されているが、いずれか一方の側のみで給電線ＦＬと接続されていてもよい。
　図３０Ｂは、上部電極Ｅ２の他の構成例を示す平面図である。
　図３０Ｂに示す構成例は、図３０Ａに示した構成例と比較して、給電線ＦＬがそれぞれ表示部ＤＡに延出し、上部電極Ｅ２が表示部ＤＡにおけるコンタクトホールＣＨ２１において給電線ＦＬに接している点で相違している。
　また、上部電極Ｅ２は、表示部ＤＡの外側に延出し、コンタクトホールＣＨ２２において、給電線ＦＬに接している。但し、上部電極Ｅ２が表示部ＤＡで給電線ＦＬに接している場合には、上部電極Ｅ２は表示部ＤＡの外側で給電線ＦＬに接していなくてもよい。
　図３１Ａは、上部電極Ｅ２の他の構成例を示す平面図である。
　図示した例では、青色（Ｂ）の副画素ＳＰ３の面積は、赤色（Ｒ）の副画素ＳＰ１及び緑色（Ｇ）の副画素ＳＰ２の各々の面積と比較して大きい。また、第２方向Ｙに沿った長さについて、副画素ＳＰ３は、副画素ＳＰ１及び副画素ＳＰ２よりも長い。
　表示部ＤＡにおいて、副画素ＳＰ１及び副画素ＳＰ３は、第１方向Ｘに沿って交互に並んでいる。また、副画素ＳＰ２及び副画素ＳＰ３は、第１方向Ｘ沿って交互に並んでいる。副画素ＳＰ１及び副画素ＳＰ２は、第２方向Ｙに沿って交互に並んでいる。副画素ＳＰ３は、第２方向Ｙに並んでいる。
　このような副画素のレイアウトにおいて、上部電極Ｅ２は、図３０Ａに示した構成例と同様に、異なる色の副画素ＳＰ１、ＳＰ２、ＳＰ３に亘って配置されている。また、上部電極Ｅ２は、第２方向Ｙに延出し、表示部ＤＡに配置されるとともに、表示部ＤＡの外側に延出している。
　給電線ＦＬは、表示部ＤＡの外側に配置され、平面視において、上部電極Ｅ２に重畳している。上部電極Ｅ２は、複数のコンタクトホールＣＨ２において、給電線ＦＬに接している。これにより、上部電極Ｅ２に対して、所定の電圧が印加される。
　図３１Ｂは、上部電極Ｅ２の他の構成例を示す平面図である。
　図３１Ａを参照して説明した副画素のレイアウトにおいて、複数の同一色の副画素が第２方向Ｙに並んでいる箇所には、帯状に形成された上部電極Ｅ２が配置され、異なる色の副画素が第２方向Ｙに並んでいる箇所には、島状に形成された上部電極Ｅ２がそれぞれ配置されている。
　図示した例では、青色（Ｂ）の副画素ＳＰ３は、第２方向Ｙに並んでいる。これらの副画素ＳＰ３に配置される上部電極Ｅ２は、第２方向Ｙに延出した帯状に形成され、表示部ＤＡのコンタクトホールＣＨ２１において給電線ＦＬに接し、また、表示部ＤＡの外側のコンタクトホールＣＨ２２において給電線ＦＬに接している。但し、上部電極Ｅ２は、コンタクトホールＣＨ２１及びＣＨ２２のいずれか一方で給電線ＦＬに接していてもよい。
　赤色（Ｒ）の副画素ＳＰ１、及び、緑色（Ｇ）の副画素ＳＰ２の各々に配置される上部電極Ｅ２は、島状に形成され、表示部ＤＡのコンタクトホールＣＨ２１において給電線ＦＬに接している。
　　《実施例》　
　図３２は、一実施例を示す平面図である。
　給電線ＦＬは、表示部ＤＡに配置されるとともに、表示部ＤＡの外側に延出している。表示部ＤＡにおいては、給電線ＦＬは、コンタクトホールＣＨ１に重畳しない。各表示素子２０の下部電極Ｅ１は、コンタクトホールＣＨ１に重畳し、また、給電線ＦＬにも重畳している。コンタクトホールＣＨ２１は、下部電極Ｅ１に並んで形成され、給電線ＦＬに重畳している。表示部ＤＡの外側では、給電線ＦＬに重畳するコンタクトホールＣＨ２２が形成されている。上部電極Ｅ２は、表示部ＤＡにおいて、下部電極Ｅ１及びコンタクトホールＣＨ２１に重畳し、表示部ＤＡの外側において、コンタクトホールＣＨ２２に重畳している。
　図３３は、図３２に示した表示素子２０のＡ－Ｂ線に沿った断面図である。
　基材１０と絶縁層（第１絶縁層）１１との間には、複数の絶縁層Ｉ１乃至Ｉ４が配置されている。絶縁層Ｉ１は基材１０の上に配置され、絶縁層Ｉ２は絶縁層Ｉ１の上に配置され、絶縁層Ｉ３は絶縁層Ｉ２の上に配置され、絶縁層Ｉ４は絶縁層Ｉ３の上に配置され、絶縁層１１は絶縁層Ｉ４の上に配置されている。絶縁層Ｉ１乃至Ｉ４は、例えば、シリコン窒化物、シリコン酸化物などで形成された無機絶縁層である。
　画素スイッチ２の半導体ＳＣ１、及び、駆動トランジスタ３の半導体ＳＣ２は、例えば、多結晶シリコンであり、絶縁層Ｉ１と絶縁層Ｉ２との間に位置している。駆動トランジスタ３のドレイン電極ＤＥは、絶縁層Ｉ４と絶縁層１１との間に位置し、半導体ＳＣ２に接している。導通材ＣＤは、絶縁層１１に形成されたコンタクトホール（第１コンタクトホール）ＣＨ１において、ドレイン電極ＤＥに接している。
　給電線ＦＬは、絶縁層１１の上に配置されている。絶縁層（第２絶縁層）１２は、絶縁層１１の上に配置され、給電線ＦＬまで貫通したコンタクトホール（第２コンタクトホール）ＣＨ２１を有している。
　下部電極Ｅ１は、絶縁層１２の上に配置され、コンタクトホールＣＨ１において導通材ＣＤに接している。有機層ＯＲは、下部電極Ｅ１に積層されている。被覆層５０は、下部電極Ｅ１の端面ＳＳ１及び有機層ＯＲの端面ＳＳ２を覆っている。また、被覆層５０は、下部電極Ｅ１の外側において絶縁層１２に接している。
　上部電極Ｅ２は、有機層ＯＲ及び被覆層５０を覆っている。また、上部電極Ｅ２は、表示素子２０の外側のコンタクトホールＣＨ２１において、給電線ＦＬに接している。
　このような実施例によれば、上記の通り、表示に寄与する面積を拡大することができ、また、有機層ＯＲの周縁部での不所望な電流リーク等が抑制され、表示素子２０の性能低下を抑制することができる。加えて、表示部ＤＡに配置された給電線ＦＬにより、各表示素子２０の上部電極Ｅ２に所望の電圧を印加することができる。つまり、表示部ＤＡの全域に亘って均一な電圧を印加することができる。
　以上、本発明の実施形態として説明した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
　本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
　また、上述の実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
　ＤＳＰ…表示装置　３…駆動トランジスタ（スイッチング素子）　１０…基材
　１１…絶縁層（第１絶縁層）　ＣＨ１…コンタクトホール（第１コンタクトホール）
　１２…絶縁層（第２絶縁層）　ＣＨ２１…コンタクトホール（第２コンタクトホール）
　ＣＤ…導通材　ＦＬ…給電線
　２０…表示素子　Ｅ１…下部電極　Ｅ２…上部電極　ＯＲ…有機層
　Ｆ１１…ホール注入層　Ｆ１２…ホール輸送層　Ｆ１３…電子ブロック層
　Ｆ２１…ホールブロック層　Ｆ２２…電子輸送層　Ｆ２３…電子注入層
　３０…封止層　４０…光取出層
　５０…被覆層

Claims (18)

  1. 　基材と、
    　前記基材の上方に配置されたスイッチング素子と、
    　前記基材の上方に配置され、前記スイッチング素子まで貫通した第１コンタクトホールを有する第１絶縁層と、
    　前記第１コンタクトホールに充填された導通材と、
    　前記第１絶縁層の上方に配置され、前記導通材に接する下部電極と、
    　前記下部電極に積層された有機層であって、前記下部電極の上のホール注入層、前記ホール注入層の上のホール輸送層、及び、前記ホール輸送層の上の発光層を含む有機層と、
    　前記有機層に積層された上部電極と、
    　前記下部電極、前記ホール注入層、及び、前記ホール輸送層の各々の端面を覆う被覆層と、
    　を備える、表示装置。
  2. 　前記有機層は、さらに、前記ホール輸送層と前記発光層との間の電子ブロック層を含み、
    　前記被覆層は、前記電子ブロック層の端面を覆っている、請求項１に記載の表示装置。
  3. 　前記被覆層は、前記発光層の端面を覆っている、請求項２に記載の表示装置。
  4. 　前記有機層は、さらに、前記発光層の上のホールブロック層を含み、
    　前記被覆層は、前記ホールブロック層の端面を覆っている、請求項３に記載の表示装置。
  5. 　前記有機層は、さらに、前記ホールブロック層の上の電子輸送層を含み、
    　前記被覆層は、前記電子輸送層の端面を覆っている、請求項４に記載の表示装置。
  6. 　前記有機層は、さらに、前記電子輸送層の上の電子注入層を含み、
    　前記被覆層は、前記電子注入層の端面を覆っている、請求項５に記載の表示装置。
  7. 　前記有機層は、さらに、
    　前記ホール輸送層と前記発光層との間の電子ブロック層と、
    　前記発光層と前記上部電極との間のホールブロック層と、を含み、
    　前記被覆層は、前記電子ブロック層及び前記ホールブロック層の少なくとも一方である、請求項１に記載の表示装置。
  8. 　基材と、
    　前記基材の上方に配置されたスイッチング素子と、
    　前記基材の上方に配置され、前記スイッチング素子まで貫通した第１コンタクトホールを有する第１絶縁層と、
    　前記第１コンタクトホールに充填された導通材と、
    　前記第１絶縁層の上方に配置され、前記導通材に接する下部電極と、
    　発光層を含み、前記下部電極に積層された有機層と、
    　前記有機層に積層された上部電極と、
    　前記下部電極の端面を覆う被覆層と、
    　を備える、表示装置。
  9. 　さらに、封止層を備え、
    　前記封止層は、前記上部電極及び前記被覆層を覆うとともに、前記第１絶縁層に接している、請求項８に記載の表示装置。
  10. 　さらに、封止層を備え、
    　前記上部電極は、前記被覆層を覆うとともに、前記第１絶縁層に接し、
    　前記封止層は、前記上部電極に積層されている、請求項８に記載の表示装置。
  11. 　基材と、
    　前記基材の上方に配置されたスイッチング素子と、
    　前記基材の上方に配置され、前記スイッチング素子まで貫通した第１コンタクトホールを有する第１絶縁層と、
    　前記第１コンタクトホールに充填された導通材と、
    　前記第１絶縁層の上方に配置され、前記導通材に接する下部電極と、
    　発光層を含み、前記下部電極に積層され、前記下部電極の端面を覆う有機層と、
    　前記有機層に積層され、前記有機層の端面を覆う上部電極と、
    　を備える、表示装置。
  12. 　さらに、封止層を備え、
    　前記封止層は、前記上部電極を覆うとともに、前記第１絶縁層に接している、請求項１１に記載の表示装置。
  13. 　さらに、封止層を備え、
    　前記上部電極は、前記第１絶縁層に接し、
    　前記封止層は、前記上部電極に積層されている、請求項１１に記載の表示装置。
  14. 　前記導通材と前記下部電極との境界面は、前記第１絶縁層の上面より下方に位置している、請求項１に記載の表示装置。
  15. 　前記導通材と前記下部電極との境界面は、前記第１絶縁層の上面より上方に位置している、請求項１に記載の表示装置。
  16. 　さらに、前記第１絶縁層の上に配置された給電線と、
    　前記給電線まで貫通した第２コンタクトホールを有する第２絶縁層と、を備え、
    　前記上部電極は、前記第２コンタクトホールにおいて前記給電線に接している、請求項１に記載の表示装置。
  17. 　さらに、封止層を備え、
    　前記封止層は、前記上部電極及び前記被覆層を覆うとともに、前記第１絶縁層に接している、請求項１に記載の表示装置。
  18. 　さらに、封止層を備え、
    　前記上部電極は、前記被覆層を覆うとともに、前記第１絶縁層に接し、
    　前記封止層は、前記上部電極に積層されている、請求項１に記載の表示装置。
PCT/JP2022/000571 2021-02-09 2022-01-11 表示装置 WO2022172670A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022581258A JPWO2022172670A1 (ja) 2021-02-09 2022-01-11
US18/366,681 US20230380207A1 (en) 2021-02-09 2023-08-08 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-018997 2021-02-09
JP2021018997 2021-02-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/366,681 Continuation US20230380207A1 (en) 2021-02-09 2023-08-08 Display device

Publications (1)

Publication Number Publication Date
WO2022172670A1 true WO2022172670A1 (ja) 2022-08-18

Family

ID=82837769

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/000571 WO2022172670A1 (ja) 2021-02-09 2022-01-11 表示装置

Country Status (3)

Country Link
US (1) US20230380207A1 (ja)
JP (1) JPWO2022172670A1 (ja)
WO (1) WO2022172670A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110566A (ja) * 1999-10-04 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置の製造方法
JP2006511916A (ja) * 2002-12-19 2006-04-06 スリーエム イノベイティブ プロパティズ カンパニー 有機エレクトロルミネセンス装置およびその製造方法
JP2007128041A (ja) * 2005-11-03 2007-05-24 Samsung Sdi Co Ltd 平板ディスプレイ装置
JP2009164032A (ja) * 2008-01-09 2009-07-23 Konica Minolta Holdings Inc 有機エレクトロルミネッセンスパネルの製造方法、有機エレクトロルミネッセンス照明装置
JP2010225293A (ja) * 2009-03-19 2010-10-07 Sharp Corp 機能性素子及び表示装置
WO2017029889A1 (ja) * 2015-08-19 2017-02-23 株式会社カネカ 有機ｅｌパネル、照明装置、並びに、有機ｅｌパネルの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110566A (ja) * 1999-10-04 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置の製造方法
JP2006511916A (ja) * 2002-12-19 2006-04-06 スリーエム イノベイティブ プロパティズ カンパニー 有機エレクトロルミネセンス装置およびその製造方法
JP2007128041A (ja) * 2005-11-03 2007-05-24 Samsung Sdi Co Ltd 平板ディスプレイ装置
JP2009164032A (ja) * 2008-01-09 2009-07-23 Konica Minolta Holdings Inc 有機エレクトロルミネッセンスパネルの製造方法、有機エレクトロルミネッセンス照明装置
JP2010225293A (ja) * 2009-03-19 2010-10-07 Sharp Corp 機能性素子及び表示装置
WO2017029889A1 (ja) * 2015-08-19 2017-02-23 株式会社カネカ 有機ｅｌパネル、照明装置、並びに、有機ｅｌパネルの製造方法

Also Published As

Publication number Publication date
JPWO2022172670A1 (ja) 2022-08-18
US20230380207A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
KR20190072824A (ko) 전계발광 표시장치
US11910655B2 (en) Display device
US20220223669A1 (en) Display device
US20230422551A1 (en) Display device
US12052880B2 (en) Display device and method for manufacturing display device
KR102455567B1 (ko) 전계발광 표시장치
US20220238840A1 (en) Display device
WO2022172670A1 (ja) 表示装置
US20220199937A1 (en) Display device
JP2023003679A (ja) 表示装置及びその製造方法
JP7126140B2 (ja) 有機ｅｌ表示装置
JP2023072974A (ja) 表示装置
WO2022168513A1 (ja) 表示装置及び表示装置の製造方法
WO2022176736A1 (ja) 表示装置
WO2022191112A1 (ja) 表示装置
WO2022163310A1 (ja) 表示装置
US20220140061A1 (en) Display device
US20220231263A1 (en) Display device
JP7520697B2 (ja) 表示装置
US20220238852A1 (en) Display device and method for manufacturing display device
WO2022176395A1 (ja) 表示装置
US12035571B2 (en) Display device
US12004378B2 (en) Display device
US12101968B2 (en) Display device
JP2022115548A (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22752503

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022581258

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22752503

Country of ref document: EP

Kind code of ref document: A1