WO2022176736A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2022176736A1
WO2022176736A1 PCT/JP2022/005126 JP2022005126W WO2022176736A1 WO 2022176736 A1 WO2022176736 A1 WO 2022176736A1 JP 2022005126 W JP2022005126 W JP 2022005126W WO 2022176736 A1 WO2022176736 A1 WO 2022176736A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
lower electrode
organic layer
opening
display device
Prior art date
Application number
PCT/JP2022/005126
Other languages
English (en)
French (fr)
Inventor
雅和 軍司
淳 新田
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Priority to JP2023500774A priority Critical patent/JPWO2022176736A1/ja
Priority to CN202280014382.6A priority patent/CN116868694A/zh
Publication of WO2022176736A1 publication Critical patent/WO2022176736A1/ja
Priority to US18/450,417 priority patent/US20230389360A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H05B33/28—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode of translucent electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/18—Carrier blocking layers
    • H10K50/181—Electron blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Definitions

  • the embodiments of the present invention relate to display devices.
  • a display element comprises an organic layer between a pixel electrode and a common electrode.
  • the organic layer includes functional layers such as a hole transport layer and an electron transport layer in addition to the light emitting layer.
  • the number of display elements increases.
  • the area in which the organic layer is arranged is reduced accordingly. If the area where the organic layer is arranged is reduced, the light-emitting area is reduced, so that the luminance of the display device is lowered, which may lead to deterioration in display quality.
  • One object of the present disclosure is to provide a display device capable of suppressing deterioration in display quality.
  • a display device includes: a substrate, a plurality of pixel circuits disposed on the substrate, an insulating layer covering the substrate and the pixel circuits, and a plurality of insulating layers formed at positions overlapping the pixel circuits.
  • the display elements each comprise the a lower electrode disposed on an insulating layer and connected to the pixel circuit through the opening, an organic layer disposed in the opening and covering the lower electrode, and an upper electrode covering the organic layer; wherein the lower electrode and the organic layer are in contact with each other over the entire surface of the opening, the organic layer and the upper electrode are in contact with each other over the entire surface of the opening, and a peripheral edge portion of the lower electrode are covered by the partition.
  • a display device includes: a substrate, a plurality of pixel circuits disposed on the substrate, an insulating layer covering the substrate and the pixel circuits, and a plurality of insulating layers formed at positions overlapping the pixel circuits. and a plurality of display elements driven and controlled by the respective pixel circuits, the display elements being arranged on the insulating layer and connected to the pixel circuits through the openings.
  • an organic layer disposed in the opening to cover the lower electrode; and an upper electrode covering the organic layer, wherein the lower electrode and the organic layer cover the entire surface of the opening. The organic layer and the upper electrode are in contact with each other over the entire surface of the opening.
  • FIG. 1 is a diagram showing one configuration example of a display device according to the first embodiment.
  • 2 is a plan view showing an example of the pixel shown in FIG. 1.
  • FIG. 3 is a plan view showing another example of the pixel shown in FIG. 1.
  • FIG. 4 is a cross-sectional view showing an example of the display element according to the same embodiment.
  • FIG. 5 is a cross-sectional view showing an example of a display element according to a comparative example.
  • FIG. 6 is a cross-sectional view showing an example of the display element according to the second embodiment.
  • FIG. 7C is a diagram for explaining the step of forming the cross-sectional structure shown in FIG.
  • FIG. 7D is a diagram for explaining the process of forming the cross-sectional structure shown in FIG.
  • FIG. 8 is a cross-sectional view showing a modification of the display element according to the same embodiment.
  • FIG. 9 is a cross-sectional view showing another modification of the display element according to the same embodiment.
  • X-axis, Y-axis, and Z-axis which are orthogonal to each other, are shown as necessary to facilitate understanding.
  • the direction along the X axis is called the X direction or first direction
  • the direction along the Y axis is called the Y direction or second direction
  • the direction along the Z axis is called the Z direction or third direction.
  • a plane defined by the X and Y axes is called an XY plane
  • a plane defined by the X and Z axes is called an XZ plane. Viewing the XY plane is called planar viewing.
  • the direction toward the observer is referred to as upward or upward
  • the upward surface is referred to as the upper surface.
  • a display device DSP is an organic electroluminescence display device that includes organic light emitting diodes (OLED) as display elements, and is mounted on televisions, personal computers, mobile terminals, mobile phones, and the like. Note that the display element described below can be applied as a light-emitting element of a lighting device, and the display device DSP can be diverted to other electronic devices such as a lighting device.
  • OLED organic light emitting diodes
  • FIG. 1 is a diagram showing a configuration example of a display device DSP according to this embodiment.
  • the display device DSP includes a display section DA for displaying an image on an insulating base material 10 .
  • the substrate 10 may be glass or a flexible resin film.
  • the display section DA includes a plurality of pixels PX arranged in a matrix in the first direction X and the second direction Y.
  • the pixel PX includes a plurality of sub-pixels SP1, SP2, SP3.
  • the pixel PX comprises a red sub-pixel SP1, a green sub-pixel SP2 and a blue sub-pixel SP3.
  • the pixel PX may include four or more sub-pixels including sub-pixels of other colors such as white, in addition to the sub-pixels of the above three colors.
  • the sub-pixel SP includes a pixel circuit 1 and a display element 20 driven and controlled by the pixel circuit 1 .
  • a pixel circuit 1 includes a pixel switch 2 , a drive transistor 3 and a capacitor 4 .
  • the pixel switch 2 and the driving transistor 3 are switch elements configured by, for example, thin film transistors (TFTs).
  • the pixel switch 2 has a gate electrode connected to the scanning line GL, a source electrode connected to the signal line SL, and a drain electrode connected to one electrode forming the capacitor 4 and the gate electrode of the driving transistor 3 .
  • the drive transistor 3 has a source electrode connected to the other electrode forming the capacitor 4 and the power supply line PL, and a drain electrode connected to the anode of the display element 20 .
  • a cathode of the display element 20 is connected to the power supply line FL. Note that the configuration of the pixel circuit 1 is not limited to the illustrated example.
  • the display element 20 is an organic light emitting diode (OLED) that is a light emitting element.
  • OLED organic light emitting diode
  • the sub-pixel SP1 has a display element that emits light corresponding to a red wavelength
  • the sub-pixel SP2 has a display element that emits light corresponding to a green wavelength
  • the sub-pixel SP3 has a display element that emits light corresponding to a blue wavelength. It has a display element that A multicolor display can be realized by providing the pixel PX with a plurality of sub-pixels SP1, SP2, and SP3 having different display colors.
  • the display elements 20 of the sub-pixels SP1, SP2, and SP3 may be configured to emit light of the same color. Thereby, a monochromatic display can be realized.
  • a color filter may be arranged to face the display element 20 .
  • sub-pixel SP1 has a red color filter facing display element
  • sub-pixel SP2 has a green color filter facing display element
  • sub-pixel SP3 has a blue color filter facing display element 20. This makes it possible to realize multicolor display.
  • multicolor display can be realized by arranging a light conversion layer facing the display element 20 .
  • the configuration of the display element 20 will be described later.
  • FIG. 2 is a plan view showing an example of the pixel PX shown in FIG. 1.
  • FIG. The sub-pixels SP1, SP2, and SP3 forming one pixel PX are each formed in a substantially rectangular shape extending in the second direction Y and arranged in the first direction X in the display area DA.
  • the display elements 20 included in the sub-pixels SP1, SP2 and SP3 are connected to the pixel circuits 1 included in the sub-pixels SP1, SP2 and SP3 through the openings OP1.
  • the opening OP1 is preferably formed so that the centers of the sub-pixels SP1, SP2, and SP3 are aligned with the center of the opening OP1. According to this, it is possible to provide light-emitting regions, which will be described in detail later, so as to extend from the centers of the sub-pixels SP1, SP2, and SP3.
  • the size of the opening OP1 (area on the XY plane) is not limited to the illustrated size, and may be any size such as the same size as the display element 20, for example.
  • the partition walls 30, which will be described in detail later, are formed in a lattice shape extending in the first direction X and the second direction Y in plan view, and surround the sub-pixels SP1, SP2, and SP3.
  • the partition 30 may be called a rib.
  • FIG. 3 is a plan view showing another example of the pixel PX shown in FIG. 1.
  • FIG. 3 differs from the example shown in FIG. 2 in that the partition walls 30 are formed in stripes.
  • Each partition wall 30 extends in the second direction Y and is aligned in the first direction X.
  • Each of the sub-pixels SP1, SP2, and SP3 is located between adjacent partition walls 30 . That is, in the first direction X, the sub-pixels and the partition walls are alternately arranged.
  • the shape of the sub-pixels SP1, SP2, and SP3 is not limited to this. Any shape different from a rectangular shape, such as an arbitrary polygonal shape, a circular shape, an irregular shape, or the like, may be used. Also, the sub-pixels SP1, SP2, and SP3 may have different shapes.
  • FIGS. 2 and 3 illustrate the case where the sub-pixels SP1, SP2, and SP3 are arranged in stripes, but the arrangement of the sub-pixels SP1, SP2, and SP3 is not limited to this.
  • SP2 and SP3 may be arranged in a pentile manner, for example.
  • FIG. 4 is a cross-sectional view showing an example of the display element 20 according to this embodiment.
  • two display elements 20 adjacent in the first direction X are illustrated.
  • the configurations of the two display elements 20 shown in FIG. 4 are the same except that the luminescent colors of the luminescent layers, which will be described later, are different.
  • the pixel circuit 1 shown in FIG. 1 is arranged on a substrate 10 and covered with an insulating layer 11.
  • the insulating layer 11 corresponds to a base layer of the display element 20, and is made of an insulating material such as polyimide, acrylic resin, silicon nitride (SiN), silicon oxide (SiO), or the like.
  • the display element 20 includes a lower electrode E1, an organic layer OR, and an upper electrode E2.
  • the lower electrode E1 is an electrode arranged for each sub-pixel or each display element, and is electrically connected to the drive transistor 3. Such a lower electrode E1 may be called a pixel electrode, a reflective electrode, an anode, or the like.
  • the upper electrode E2 is an electrode arranged for each sub-pixel or each display element, and is electrically connected to each other across a plurality of adjacent sub-pixels or a plurality of display elements. Such an upper electrode E2 may be called a common electrode, a counter electrode, a cathode, or the like.
  • the lower electrode E1 is arranged on the insulating layer 11 and connected to the driving transistor 3 through the opening OP1 formed in the insulating layer 11.
  • the opening OP ⁇ b>1 is a through hole that is formed in a region overlapping the driving transistor 3 and penetrates the insulating layer 11 to the driving transistor 3 .
  • the lower electrode E1 is a transparent electrode made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO).
  • the lower electrode E1 may be a metal electrode made of a metal material such as silver (Ag), aluminum (Al), titanium (Ti), molybdenum (Mo), tungsten (W), or the like.
  • the lower electrode E1 may be a laminate of a transparent electrode and a metal electrode.
  • the lower electrode E1 may be configured as a laminate in which a transparent electrode, a metal electrode, and a transparent electrode are laminated in this order, or may be configured as a laminate of three or more layers.
  • the partition wall 30 is provided on the insulating layer 11 so as to cover the peripheral portion (end portion) of the lower electrode E1. By covering the periphery of the lower electrode E1 with the partition wall 30, it is possible to prevent the lower electrode E1 and the upper electrode E2 from coming into contact with each other and causing a short circuit.
  • the opening OP1 is positioned between two adjacent partition walls 30 .
  • the organic layer OR is arranged on the lower electrode E1. That is, the organic layer OR is arranged in the opening OP1 and covers the lower electrode E1.
  • Such an organic layer OR includes a first EL (Electro Luminescence) layer EL1 (first organic layer).
  • the organic layer OR further includes a second EL layer EL2 (second organic layer). The first EL layer EL1 and the second EL layer EL2 are stacked in order from the lower electrode E1 side.
  • the first EL layer EL1 includes a light-emitting layer that emits red, green, or blue light, and a functional layer.
  • the functional layers included in the first EL layer EL1 are, for example, a hole injection layer, a hole transport layer, an electron blocking layer, etc., but may be other functional layers.
  • the second EL layer EL2 includes functional layers.
  • the functional layers included in the second EL layer EL2 are, for example, a hole blocking layer, an electron transport layer, an electron injection layer, etc., but may be other functional layers.
  • Each of the illustrated first EL layer EL1 and second EL layer EL2 is not limited to a single layer, and may be a laminate in which a plurality of layers are laminated. In this case, the lower layer may be formed smaller, and the lower layer may be covered with an upper layer positioned above the lower layer. Also, part of the functional layers included in the first EL layer EL1 and the second EL layer EL2 may be omitted.
  • the upper electrode E2 covers the organic layer OR and the partition wall 30.
  • the upper electrode E2 is a common layer commonly used over the plurality of display elements 20.
  • the upper electrode E2 is a transparent electrode made of, for example, a transparent conductive material such as ITO or IZO.
  • the upper electrode E2 may be a semi-transparent metal electrode made of a metal material such as magnesium (Mg), silver (Ag), aluminum (Al), or the like.
  • the upper electrode E2 is electrically connected to a power supply line arranged in the display area DA or a power supply line arranged outside the display area DA.
  • the lower electrode E1 corresponds to the anode and the upper electrode E2 corresponds to the cathode.
  • the upper electrode E2 corresponds to the anode and the lower electrode E1 corresponds to the cathode.
  • the functional layers included in the first EL layer EL1 include at least one of a hole injection layer, a hole transport layer, and an electron blocking layer
  • the functional layers included in the second EL layer EL2 include a hole blocking layer. At least one of a layer, an electron-transporting layer, and an electron-injecting layer.
  • the organic layer OR arranged between the lower electrode E1 arranged in the opening OP1 and the upper electrode E2 arranged as a common layer is located in the portion of the display element 20.
  • a light emitting region can be formed. That is, the light emitting region of the display element 20 can be formed in the region R1 including the lower surface UN1 of the opening OP1, the slopes S1 and S2 of the opening OP1, and part of the upper surfaces UP1 and UP2 of the insulating layer 11. .
  • the organic layer OR is not arranged in the opening OP1 for connecting the lower electrode E1 and the driving transistor 3, but the partition wall 30 is arranged.
  • the display element 20 differs from the display element 20 according to the present embodiment in that the organic layer OR is arranged in the opening OP2 positioned between the two partitions 30 .
  • the organic layer OR is arranged through the opening OP2 and connected to the lower electrode E1 exposed in the opening OP2. Therefore, in the display element 20A in the comparative example, the light emitting region is formed in the region RA including the lower surface UN1A of the opening OP2, the slopes S1A and S2A of the opening OP2, and part of the upper surfaces UP1A and UP2A of the partition wall 30. It is formed.
  • the partition 30 intervenes between the lower electrode E1 and the upper electrode E2 at the slopes S1A and S2A of the opening OP2 and part of the upper surfaces UP1A and UP2A of the partition 30, the organic layer OR Of these, there is a problem that the portions arranged on the slopes S1A and S2A of the opening OP2 and parts of the upper surfaces UP1A and UP2A of the partition 30 hardly emit light.
  • the portion where layers other than the organic layer OR are interposed between the lower electrode E1 and the upper electrode E2 is the light emitting region. Since it is not in the region R1, it is possible to cause the organic layer OR to emit light over the entire light emitting region.
  • the number of the openings OP1 for connecting the lower electrode E1 and the driving transistor 3 increases as the definition progresses.
  • the area of the opening OP2 located between the two adjacent partition walls 30 becomes narrower, and the light emitting area of the display element 20A may decrease. According to this, since the luminance is lowered, the display image becomes dark, and the display quality of the display device is deteriorated.
  • the entire surface of the opening OP1 for connecting the lower electrode E1 and the driving transistor 3 can be used as a light emitting region. Even if the definition of the device DSP increases and the number of openings OP1 increases, the light emitting area of the display element 20 does not decrease, and it is possible to suppress the decrease in luminance accompanying the above-described increase in definition. It is possible to suppress deterioration in display quality.
  • the display device DSP includes a plurality of sub-pixels SP (pixels PX ). According to this, even if the definition of the display device DSP progresses, the light emitting area of the light emitting element 20 does not decrease, and a sufficient light emitting area can be secured. Therefore, it is possible to suppress deterioration of display quality.
  • the display device DSP according to the second embodiment differs from the above-described first embodiment in that the partition wall 30 for partitioning the organic layer OR included in the display element 20 is not provided.
  • the description of the configuration common to the above first embodiment will be omitted, and mainly the differences from the above first embodiment will be described.
  • FIG. 6 is a cross-sectional view showing an example of the display element 20 according to this embodiment.
  • two display elements 20 adjacent in the first direction X are illustrated.
  • the configurations of the two display elements 20 shown in FIG. 6 are the same except that the luminescent colors of the luminescent layers are different.
  • only the driving transistor 3 included in the pixel circuit 1 is illustrated in a simplified manner.
  • the driving transistor 3 is arranged on the base material 10 and covered with the insulating layer 11 .
  • a lower electrode E1 forming the display element 20 is connected to the driving transistor 3 through an opening OP1 formed in the insulating layer 11 .
  • the peripheral portion of the lower electrode E1 has a forward tapered shape.
  • the organic layer OR forming the display element 20 is arranged in the opening OP1 and covers the lower electrode E1.
  • the organic layer OR includes a first EL layer EL1 including a light-emitting layer and a functional layer and a second EL layer EL2 including a functional layer, as in the first embodiment described above. Note that, as shown in FIG. 6, both the peripheral edge portion of the first EL layer EL1 and the peripheral edge portion of the second EL layer EL2 have a forward tapered shape, unlike the above-described first embodiment.
  • FIG. 6 shows the case where the peripheral edge of the lower electrode E1 and the peripheral edge of the first EL layer EL1 are aligned on the same oblique line, but the peripheral edge of the lower electrode E1 and the peripheral edge of the first EL layer EL1 1 and 2 are not necessarily arranged on the same oblique line, and the peripheral edge of the first EL layer EL1 may partially cover the peripheral edge of the lower electrode E1.
  • the upper electrode E2 covers the organic layer OR.
  • the organic layer OR arranged between the lower electrode E1 arranged in the opening OP1 and the upper electrode E2 arranged as a common layer is located in the portion of the display element 20.
  • a light emitting region can be formed. That is, the light emitting region of the display element 20 can be formed in the region R2 including the lower surface UN11 of the opening OP1, the slopes S11 and S12 of the opening OP1, and part of the upper surfaces UP11 and UP12 of the insulating layer 11. .
  • the display element 20 having the configuration shown in FIG. 6 can be formed, for example, by the forming steps shown in FIGS. 7A to 7D.
  • 7A to 7D are diagrams for explaining the steps of forming the cross-sectional structure shown in FIG.
  • the drive transistor 3 (pixel circuit 1) is provided on the base material 10 .
  • an insulating layer 11 is formed so as to cover the driving transistor 3 provided on the base material 10 .
  • An opening OP ⁇ b>1 is formed in a region of the insulating layer 11 that overlaps with the driving transistor 3 . As a result, the surface of the driving transistor 3 is exposed from the insulating layer 11 .
  • an inversely tapered mask PM is formed. be provided.
  • the lower surface UN11 of the opening OP1 on the left side of the figure where the display element 20 of the first color is arranged, the slopes S11 and S12 of the opening OP1, the upper surface UP11 of the insulating layer 11 and A reverse tapered mask PM is provided in a region other than a part of the UP 12 .
  • a layer structure other than the common layer included in the display element 20 of the first color is formed.
  • the lower electrode E1, the first EL layer EL1, and the second EL layer EL2 are formed in this order.
  • the lower surface UN11 of the opening OP1 on the left side of the drawing where the display element 20 of the first color is arranged, the slopes S11 and S12 of the opening OP1, and the upper surfaces UP11 and UP12 of the insulating layer 11 are partly formed.
  • the mask PM having an inverse tapered shape is provided in the regions other than and, the peripheral edge portion of the lower electrode E1 formed in the opening portion OP1, the peripheral edge portion of the first EL layer EL1, and the peripheral edge portion of the second EL layer EL2. Each part is formed in a forward tapered shape.
  • the second EL layer EL2 is formed over a wider range than the lower electrode E1 and the first EL layer EL1. According to this, as shown in FIG. 7B, the peripheral edge portion of the lower electrode E1 formed in the opening OP1 and the peripheral edge portion of the first EL layer EL1 can be covered with the second EL layer EL2.
  • the mask PM is removed.
  • the lower electrode E1 the first EL layer EL1 including the light emitting layer of the first color
  • the second EL layer EL2 are arranged only in the opening OP1 on the left side of the drawing. More specifically, the lower electrode E1 and the first color are formed in portions overlapping the lower surface UN11 of the opening OP1 on the left side of the drawing, the slopes S11 and S12 of the opening OP1, and the upper surfaces UP11 and UP12 of the insulating layer 11.
  • a first EL layer EL1 and a second EL layer EL2 each including a light emitting layer are arranged.
  • a reverse tapered mask PM is provided in a region other than the region where the display element 20 is arranged.
  • the lower surface UN11 of the opening OP1 on the right side of the figure where the display element 20 of the second color is arranged, the slopes S11 and S12 of the opening OP, the upper surface UP12 of the insulating layer 11 and the A reverse tapered mask PM is provided in a region other than a part of the UP 13 .
  • the layer structure other than the common layer included in the display element 20 of the second color is formed.
  • the lower electrode E1, the first EL layer EL1, and the second EL layer EL2 are sequentially formed in the opening OP1 on the right side of the figure.
  • the mask PM is removed.
  • the lower electrode E1 the first EL layer EL1 including the light emitting layer of the second color
  • the second EL layer EL2 are arranged in the opening OP1 on the right side of the drawing. More specifically, the lower electrode E1 and the second color are applied to portions overlapping the lower surface UN11 of the opening OP1 on the right side of the drawing, the slopes S11 and S12 of the opening OP1, and the upper surfaces UP12 and UP13 of the insulating layer 11.
  • a first EL layer EL1 and a second EL layer EL2 each including a light emitting layer are arranged.
  • FIGS. 7A to 7D the formation steps shown in FIGS. 7A to 7D described above are repeated for the display elements 20 of colors different from the first color and the second color.
  • a layer structure other than the common layer included in the display element 20 that is, the lower electrode E1, the first EL layer EL1, and the second EL layer EL2 is formed in all the openings OP1 formed in the insulating layer 11. .
  • an upper electrode E2 included as a common layer in the display element 20 is formed over the entire surface of the insulating layer 11 so as to cover the insulating layer 11 and the second EL layer EL2 (organic layer OR). Thereby, the display element 20 having the cross-sectional structure shown in FIG. 6 is formed.
  • a reverse tapered mask PM is used to form a lower electrode E1, a first EL layer EL1 and a second EL layer EL2, which are layers other than the common layer included in the display element 20. is formed, as described above, the peripheral edge portion of the lower electrode E1, the peripheral edge portion of the first EL layer EL1, and the peripheral edge portion of the second EL layer EL2 can each be formed into a forward tapered shape.
  • the peripheral edges of the lower electrode E1, the first EL layer EL1 and the second EL layer EL2 are all formed substantially vertically. Therefore, when the upper electrode E2 is formed on the second EL layer EL2, the upper electrode E2 may be cut off.
  • the peripheral portions of the lower electrode E1, the first EL layer EL1, and the second EL layer EL2 can be formed into a forward tapered shape. Therefore, it is possible to reduce the risk of disconnection that may occur when the upper electrode E2 is formed on the second EL layer EL2.
  • the peripheral edge portion of the lower electrode E1, the peripheral edge portion of the first EL layer EL1, and the first EL layer EL1 are formed.
  • the periphery of the second EL layer EL2 can be formed in a forward tapered shape, and the second EL layer EL2 can cover at least the periphery of the lower electrode E1 without discontinuity. This eliminates the need to provide the partition wall 30 for preventing contact between the lower electrode E1 and the upper electrode E2. In other words, the step of providing the partitions 30 can be omitted, and the manufacturing cost can be reduced by the amount of the partitions 30 that can be omitted.
  • the display element 20 has the lower electrode E1, the first EL layer EL1, and the second EL layer EL2, which are arranged on the upper surface UP of the insulating layer 11, to the extent that the partition 30 is not provided. , can extend in the direction of the adjacent display element 20 . That is, it is possible to expand the light emitting area of the display element 20 as compared with the first embodiment described above.
  • the second embodiment described above it is possible not only to obtain the same effects as those of the first embodiment, but also to omit the step of providing the partition wall 30, reduce the manufacturing cost, and increase the light emitting area of the display element 20. It is possible to achieve expansion.
  • FIG. 8 is a cross-sectional view showing an example of the display element 20 according to the first modified example of this embodiment.
  • two display elements 20 adjacent in the first direction X are illustrated.
  • the two display elements 20 shown in FIG. 8 have the same configuration except that the emission colors of the light-emitting layers are different.
  • only the driving transistor 3 included in the pixel circuit 1 is illustrated in a simplified manner.
  • the second EL layer EL2 included in the organic layer OR is used over a plurality of display elements 20 instead of being provided for each display element 20. It is different from the configuration shown in FIG. 6 in that it is provided as a common layer that
  • the peripheral edge portion of the lower electrode E1 and the peripheral edge portion of the first EL layer EL1 can be formed in a forward tapered shape by using the reverse tapered mask PM. Therefore, at least the peripheral portion of the lower electrode E1 can be covered with the second EL layer EL2 without discontinuity. That is, since it is possible to omit the partition wall 30 for preventing the lower electrode E1 and the upper electrode E2 from coming into contact with each other, the configuration according to this modification is similar to that of the above-described second embodiment. effect can be obtained.
  • FIG. 9 is a cross-sectional view showing an example of the display element 20 according to the second modified example of this embodiment.
  • two display elements 20 adjacent in the first direction X are illustrated.
  • the configurations of the two display elements 20 shown in FIG. 9 are the same except that the luminescent colors of the luminescent layers are different.
  • only the drive transistor 3 included in the pixel circuit 1 is illustrated in a simplified manner.
  • the display element 20 covers the peripheral edge of the lower electrode E1 and the peripheral edge of the first EL layer EL1 included in the organic layer OR.
  • the configuration differs from that shown in FIG. 6 in that it further includes an insulating film 12 covered with the second EL layer EL2.
  • the insulating film 12 may be provided so as to cover at least the peripheral portion of the lower electrode E1.
  • the insulating film 12 is made of an insulating material such as silicon nitride (SiN), and is provided to prevent the lower electrode E1 and the upper electrode E2 from coming into contact with each other and short-circuiting.
  • SiN silicon nitride
  • the insulating film 12 only needs to be provided in a smaller area than the partition 30.
  • the insulating film 12 according to this modification may be mounted by replacing it with a carrier block layer such as a hole block layer or an electron block layer.
  • the light-emitting element 20 having the light-emitting region of the opening OP1 for connecting the lower electrode E1 and the driving transistor 3, thereby preventing deterioration in display quality. It is possible to provide a display device DSP that can be suppressed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

表示品位の低下を抑制することが可能な表示装置を提供すること。　一実施形態に係る表示装置は、基材と、基材の上に配置された複数の画素回路と、基材および各画素回路を覆う絶縁層と、絶縁層において各画素回路と重なる位置に各々形成される複数の開口部と、各画素回路により各々駆動制御される複数の表示素子と、絶縁層の上に配置され、各表示素子を区画する隔壁と、を備え、各表示素子は、絶縁層の上に配置され、開口部を通って画素回路に接続される下部電極と、開口部に配置され、下部電極を覆う有機層と、有機層を覆う上部電極と、を各々備え、下部電極と有機層とは、開口部の全面に亘って接し、有機層と上部電極とは、開口部の全面に亘って接し、下部電極の周縁部は、隔壁により覆われている。

Description

表示装置
　本発明の実施形態は、表示装置に関する。
　近年、表示素子として有機発光ダイオード（ＯＬＥＤ）を適用した表示装置が実用化されている。表示素子は、画素電極と共通電極との間に有機層を備えている。有機層は、発光層の他に、正孔輸送層や電子輸送層等の機能層を含んでいる。
　このような表示素子が適用される表示装置の高精細化が進むと、表示素子の数が増えるため、当該表示素子を駆動制御するための画素回路に接続するための開口部の数も増え、その分だけ、有機層が配置される領域が減ってしまう。有機層が配置される領域が減ってしまうと、発光面積が減ってしまうため、表示装置の輝度が低下してしまい、表示品位の低下を招く恐れがある。
特開２０１５－６９８３０号公報
　本開示は、表示品位の低下を抑制することが可能な表示装置を提供することを目的の１つとする。
　一実施形態に係る表示装置は、　
　基材と、前記基材の上に配置された複数の画素回路と、前記基材および前記各画素回路を覆う絶縁層と、前記絶縁層において前記各画素回路と重なる位置に各々形成される複数の開口部と、前記各画素回路により各々駆動制御される複数の表示素子と、前記絶縁層の上に配置され、前記各表示素子を区画する隔壁と、を備え、前記各表示素子は、前記絶縁層の上に配置され、前記開口部を通って前記画素回路に接続される下部電極と、前記開口部に配置され、前記下部電極を覆う有機層と、前記有機層を覆う上部電極と、を各々備え、前記下部電極と前記有機層とは、前記開口部の全面に亘って接し、前記有機層と前記上部電極とは、前記開口部の全面に亘って接し、前記下部電極の周縁部は、前記隔壁により覆われている。
　一実施形態に係る表示装置は、　
　基材と、前記基材の上に配置された複数の画素回路と、前記基材および前記各画素回路を覆う絶縁層と、前記絶縁層において前記各画素回路と重なる位置に各々形成される複数の開口部と、前記各画素回路により各々駆動制御される複数の表示素子と、を備え、前記各表示素子は、前記絶縁層の上に配置され、前記開口部を通って前記画素回路に接続される下部電極と、前記開口部に配置され、前記下部電極を覆う有機層と、前記有機層を覆う上部電極と、を各々備え、前記下部電極と前記有機層とは、前記開口部の全面に亘って接し、前記有機層と前記上部電極とは、前記開口部の全面に亘って接している。
図１は第１実施形態に係る表示装置の一構成例を示す図である。 図２は図１に示した画素の一例を示す平面図である。 図３は図１に示した画素の他の例を示す平面図である。 図４は同実施形態に係る表示素子の一例を示す断面図である。 図５は比較例に係る表示素子の一例を示す断面図である。 図６は第２実施形態に係る表示素子の一例を示す断面図である。 図７Ａは図６に示した断面構造の形成工程を説明するための図である。 図７Ｂは図６に示した断面構造の形成工程を説明するための図である。 図７Ｃは図６に示した断面構造の形成工程を説明するための図である。 図７Ｄは図６に示した断面構造の形成工程を説明するための図である。 図８は同実施形態に係る表示素子の変形例を示す断面図である。 図９は同実施形態に係る表示素子の他の変形例を示す断面図である。
　いくつかの実施形態につき、図面を参照しながら説明する。
　なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実施の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。
　なお、図面には、必要に応じて理解を容易にするために、互いに直交するＸ軸、Ｙ軸、および、Ｚ軸を記載する。Ｘ軸に沿った方向をＸ方向または第１方向と称し、Ｙ軸に沿った方向をＹ方向または第２方向と称し、Ｚ軸に沿った方向をＺ方向または第３方向と称する。Ｘ軸およびＹ軸によって規定される面をＸ－Ｙ平面と称し、Ｘ軸およびＺ軸によって規定される面をＸ－Ｚ平面と称する。Ｘ－Ｙ平面を見ることを平面視という。なお、Ｚ軸に沿った方向において観察者側の方向を上または上方、上方向の面を上面と称する。
　いくつかの実施形態に係る表示装置ＤＳＰは、表示素子として有機発光ダイオード（ＯＬＥＤ）を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パソコン、携帯端末、携帯電話等に搭載される。なお、以下に説明する表示素子は照明装置の発光素子として適用することができ、表示装置ＤＳＰは照明装置等の他の電子機器に転用することができる。
　（第１実施形態）　
　図１は、本実施形態に係る表示装置ＤＳＰの一構成例を示す図である。表示装置ＤＳＰは、絶縁性の基材１０の上に、画像を表示する表示部ＤＡを備えている。基材１０は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。
　表示部ＤＡは、第１方向Ｘおよび第２方向Ｙにマトリクス状に配列された複数の画素ＰＸを備えている。画素ＰＸは、複数の副画素ＳＰ１、ＳＰ２、ＳＰ３を備えている。一例では、画素ＰＸは、赤色の副画素ＳＰ１、緑色の副画素ＳＰ２、および、青色の副画素ＳＰ３を備えている。なお、画素ＰＸは、上記の３色の副画素の他に、白色等の他の色の副画素を加えた４個以上の副画素を備えていてもよい。
　画素ＰＸに含まれる１つの副画素ＳＰの一構成例について簡単に説明する。
　副画素ＳＰは、画素回路１と、画素回路１によって駆動制御される表示素子２０と、を備えている。画素回路１は、画素スイッチ２と、駆動トランジスタ３と、キャパシタ４と、を備えている。画素スイッチ２および駆動トランジスタ３は、例えば薄膜トランジスタ（ＴＦＴ）により構成されたスイッチ素子である。
　画素スイッチ２について、ゲート電極は走査線ＧＬに接続され、ソース電極は信号線ＳＬに接続され、ドレイン電極はキャパシタ４を構成する一方の電極および駆動トランジスタ３のゲート電極に接続されている。駆動トランジスタ３について、ソース電極はキャパシタ４を構成する他方の電極および電源線ＰＬに接続され、ドレイン電極は表示素子２０のアノードに接続されている。表示素子２０のカソードは、給電線ＦＬに接続されている。なお、画素回路１の構成は、図示した例に限らない。
　表示素子２０は、発光素子である有機発光ダイオード（ＯＬＥＤ）である。例えば、副画素ＳＰ１は赤波長に対応した光を出射する表示素子を備え、副画素ＳＰ２は緑波長に対応した光を出射する表示素子を備え、副画素ＳＰ３は青波長に対応した光を出射する表示素子を備えている。画素ＰＸが表示色の異なる複数の副画素ＳＰ１、ＳＰ２、ＳＰ３を備えることで、多色表示を実現できる。
　但し、副画素ＳＰ１、ＳＰ２、ＳＰ３の各々の表示素子２０が同一色の光を出射するように構成されてもよい。これにより、単色表示を実現できる。
　また、副画素ＳＰ１、ＳＰ２、ＳＰ３の各々の表示素子２０が白色の光を出射するように構成された場合、表示素子２０に対向するカラーフィルタが配置されてもよい。例えば、副画素ＳＰ１は表示素子２０に対向する赤カラーフィルタを備え、副画素ＳＰ２は表示素子２０に対向する緑カラーフィルタを備え、副画素ＳＰ３は表示素子２０に対向する青カラーフィルタを備える。これにより、多色表示を実現できる。
　あるいは、副画素ＳＰ１、ＳＰ２。ＳＰ３の各々の表示素子２０が紫外光を出射するように構成された場合、表示素子２０に対向する光変換層が配置されることで、多色表示を実現できる。
　表示素子２０の構成については、後述する。
　図２は、図１に示した画素ＰＸの一例を示す平面図である。
　１個の画素ＰＸを構成する副画素ＳＰ１、ＳＰ２、ＳＰ３は、表示部ＤＡにおいて、それぞれ第２方向Ｙに延びた略長方形状に形成され、第１方向Ｘに並んでいる。
　副画素ＳＰ１、ＳＰ２、ＳＰ３にそれぞれ含まれる表示素子２０は、開口部ＯＰ１を通って、副画素ＳＰ１、ＳＰ２、ＳＰ３にそれぞれ含まれる画素回路１に接続されている。開口部ＯＰ１は、副画素ＳＰ１、ＳＰ２、ＳＰ３の中央が開口部ＯＰ１の中央になるように形成されることが望ましい。これによれば、後に詳述する発光領域を、副画素ＳＰ１、ＳＰ２、ＳＰ３の中央から広がるように設けることが可能である。なお、開口部ＯＰ１の大きさ（Ｘ－Ｙ平面における面積）は、図示した大きさに限らず、例えば表示素子２０と同程度の大きさ等、任意の大きさであって構わない。
　後に詳述する隔壁３０は、平面視において、第１方向Ｘおよび第２方向Ｙにそれぞれ延びた格子状に形成され、副画素ＳＰ１、ＳＰ２、ＳＰ３の各々を囲んでいる。なお、隔壁３０はリブと称されてもよい。
　図３は、図１に示した画素ＰＸの他の例を示す平面図である。
　図３に示す例は、図２に示した例と比較して、隔壁３０がストライプ状に形成された点で相違している。隔壁３０の各々は、第２方向Ｙに延出し、第１方向Ｘに並んでいる。副画素ＳＰ１、ＳＰ２、ＳＰ３の各々は、隣接する隔壁３０の間に位置している。つまり、第１方向Ｘにおいて、副画素と隔壁とが交互に並んでいる。
　なお、図２および図３では、長方形状の副画素ＳＰ１、ＳＰ２、ＳＰ３を例示したが、副画素ＳＰ１、ＳＰ２、ＳＰ３の形状はこれに限定されず、副画素ＳＰ１、ＳＰ２、ＳＰ３は、例えば任意の多角形状、円形状、異形形状、等、長方形状とは異なる任意の形状であってもよい。また、副画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれが互いに異なる形状であってもよい。
　また、図２および図３では、副画素ＳＰ１、ＳＰ２、ＳＰ３がストライプ方式で配列された場合を例示したが、副画素ＳＰ１、ＳＰ２、ＳＰ３の配列方式はこれに限定されず、副画素ＳＰ１、ＳＰ２、ＳＰ３は、例えばペンタイル方式で配列されても構わない。
　図４は、本実施形態に係る表示素子２０の一例を示す断面図である。図４では、第１方向Ｘに隣接する２つの表示素子２０を図示している。なお、図４に示す２つの表示素子２０の構成は、後述する発光層の発光色が異なること以外は同様である。
　図１に示した画素回路１は、基材１０の上に配置され、絶縁層１１によって覆われている。図４では、画素回路１に含まれる駆動トランジスタ３のみを簡略化して図示している。絶縁層１１は、表示素子２０の下地層に相当し、例えば、ポリイミド、アクリル樹脂、シリコン窒化物（ＳｉＮ）、シリコン酸化物（ＳｉＯ）等の絶縁材料によって形成されている。
　表示素子２０は、下部電極Ｅ１と、有機層ＯＲと、上部電極Ｅ２と、を備えている。
　下部電極Ｅ１は、副画素毎あるいは表示素子毎に配置された電極であり、駆動トランジスタ３と電気的に接続されている。このような下部電極Ｅ１は、画素電極、反射電極、アノード等と称される場合がある。
　上部電極Ｅ２は、副画素毎あるいは表示素子毎に配置された電極であるが、隣接する複数の副画素あるいは複数の表示素子に亘って互いに電気的に接続されている。このような上部電極Ｅ２は、共通電極、対向電極、カソード等と称される場合がある。
　下部電極Ｅ１は、絶縁層１１の上に配置され、絶縁層１１に形成された開口部ＯＰ１を通って駆動トランジスタ３に接続されている。開口部ＯＰ１は、駆動トランジスタ３と重なる領域に形成され、絶縁層１１を駆動トランジスタ３まで貫通した貫通孔である。
　下部電極Ｅ１は、例えば、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等の透明導電材料によって形成された透明電極である。なお、下部電極Ｅ１は、銀（Ａｇ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）等の金属材料によって形成された金属電極であってもよい。また、下部電極Ｅ１は、透明電極および金属電極の積層体であってもよい。例えば、下部電極Ｅ１は、透明電極、金属電極、および、透明電極の順に積層された積層体として構成されてもよいし、３層以上の積層体として構成されてもよい。
　隔壁３０は、下部電極Ｅ１の周縁部（端部）を覆うように、絶縁層１１の上に設けられる。隔壁３０により下部電極Ｅ１の周縁部が覆われることにより、下部電極Ｅ１と上部電極Ｅ２とが接触し、ショートしてしまうことを防止することができる。開口部ＯＰ１は、隣接する２つの隔壁３０の間に位置している。
　有機層ＯＲは、下部電極Ｅ１の上に配置されている。つまり、有機層ＯＲは、開口部ＯＰ１に配置され、下部電極Ｅ１を覆っている。このような有機層ＯＲは、第１ＥＬ（Electro Luminescence）層ＥＬ１（第１有機層）を含んでいる。図４に示す例では、有機層ＯＲは、さらに、第２ＥＬ層ＥＬ２（第２有機層）を含んでいる。第１ＥＬ層ＥＬ１および第２ＥＬ層ＥＬ２は、下部電極Ｅ１の側から順に積層されている。
　第１ＥＬ層ＥＬ１は、赤色、緑色、青色のうちのいずれかの色で発光する発光層と、機能層と、を含む。第１ＥＬ層ＥＬ１に含まれる機能層は、例えば、正孔注入層、正孔輸送層、電子ブロック層、等であるが、その他の機能層であってもよい。第２ＥＬ層ＥＬ２は、機能層を含む。第２ＥＬ層ＥＬ２に含まれる機能層は、例えば、正孔ブロック層、電子輸送層、電子注入層、等であるが、その他の機能層であってもよい。図示した第１ＥＬ層ＥＬ１および第２ＥＬ層ＥＬ２の各々は、単層体に限らず、複数の層が積層された積層体であってもよい。この場合、下側に位置する層ほど小さく形成され、下側に位置する層は、当該下側の層よりも上に位置する上側の層により覆われていても構わない。また、第１ＥＬ層ＥＬ１および第２ＥＬ層ＥＬ２に各々含まれる機能層の一部は省略されてもよい。
　上部電極Ｅ２は、有機層ＯＲおよび隔壁３０を覆っている。上部電極Ｅ２は、複数の表示素子２０に亘って共通に用いられる共通層である。上部電極Ｅ２は、例えば、ＩＴＯやＩＺＯ等の透明導電材料によって形成された透明電極である。なお、上部電極Ｅ２は、マグネシウム（Ｍｇ）、銀（Ａｇ）、アルミニウム（Ａｌ）等の金属材料によって形成された半透過性の金属電極であってもよい。上部電極Ｅ２は、表示部ＤＡに配置された給電線、あるいは、表示部ＤＡの外側に配置された給電線と電気的に接続されている。
　下部電極Ｅ１の電位が上部電極Ｅ２の電位よりも相対的に高い場合、下部電極Ｅ１がアノードに相当し、上部電極Ｅ２がカソードに相当する。また、上部電極Ｅ２の電位が下部電極Ｅ１の電位よりも相対的に高い場合、上部電極Ｅ２がアノードに相当し、下部電極Ｅ１がカソードに相当する。
　本実施形態では、一例として、下部電極Ｅ１がアノードに相当し、上部電極Ｅ２がカソードに相当する場合を想定している。このため、第１ＥＬ層ＥＬ１に含まれる機能層は、正孔注入層、正孔輸送層、電子ブロック層のうちの少なくとも１つを含み、第２ＥＬ層ＥＬ２に含まれる機能層は、正孔ブロック層、電子輸送層、電子注入層のうちの少なくとも１つを含んでいる。
　図４に示す構成によれば、開口部ＯＰ１に配置された下部電極Ｅ１と、共通層として配置された上部電極Ｅ２との間に配置された有機層ＯＲが位置する部分に、表示素子２０の発光領域を形成することができる。つまり、開口部ＯＰ１の下面ＵＮ１と、開口部ＯＰ１の斜面Ｓ１およびＳ２と、絶縁層１１の上面ＵＰ１およびＵＰ２の一部とを含む領域Ｒ１に、表示素子２０の発光領域を形成することができる。
　ここで、図５に示す比較例を用いて、本実施形態の効果について説明する。なお、比較例は、本実施形態が奏し得る効果の一部を説明するためのものであって、比較例と本実施形態とで共通する効果を本願発明の範囲から除外するものではない。
　比較例における表示素子２０Ａは、図５に示すように、下部電極Ｅ１と駆動トランジスタ３とが接続するための開口部ＯＰ１には有機層ＯＲが配置されずに隔壁３０が配置され、隣接する２つの隔壁３０の間に位置する開口部ＯＰ２に有機層ＯＲが配置されている点で、本実施形態に係る表示素子２０と相違している。
　比較例における表示素子２０Ａにおいては、図５に示すように、開口部ＯＰ２を通って有機層ＯＲが配置され、開口部ＯＰ２において露出された下部電極Ｅ１に接続されている。このため、比較例における表示素子２０Ａにおいては、開口部ＯＰ２の下面ＵＮ１Ａと、開口部ＯＰ２の斜面Ｓ１ＡおよびＳ２Ａと、隔壁３０の上面ＵＰ１ＡおよびＵＰ２Ａの一部とを含む領域ＲＡに、発光領域が形成される。
　しかしながら、開口部ＯＰ２の斜面Ｓ１ＡおよびＳ２Ａと、隔壁３０の上面ＵＰ１ＡおよびＵＰ２Ａの一部とにおいては、下部電極Ｅ１と上部電極Ｅ２との間に隔壁３０が介在してしまうため、有機層ＯＲのうち、開口部ＯＰ２の斜面Ｓ１ＡおよびＳ２Ａと、隔壁３０の上面ＵＰ１ＡおよびＵＰ２Ａの一部とに配置された部分は、ほとんど発光しないという問題がある。
　これに対し、本実施形態に係る表示素子２０においては、図４に示したように、下部電極Ｅ１と上部電極Ｅ２との間に有機層ＯＲ以外の層が介在する部分が、発光領域である領域Ｒ１にないため、発光領域全体において有機層ＯＲを発光させることが可能である。
　また、比較例における表示素子２０Ａが設けられる表示装置においては、高精細化が進むほど、下部電極Ｅ１と駆動トランジスタ３とが接続するための開口部ＯＰ１の数が増えるため、隔壁３０が配置される部分が増加し、その結果、隣接する２つの隔壁３０の間に位置する開口部ＯＰ２の領域が狭くなり、表示素子２０Ａの発光領域が少なくなってしまう恐れがある。これによれば、輝度が低下してしまうため、表示画像が暗くなり、表示装置の表示品位を損ねるといった問題が生じてしまう。
　これに対し、本実施形態に係る表示素子２０においては、下部電極Ｅ１と駆動トランジスタ３とが接続するための開口部ＯＰ１の全面を発光領域にすることができるため、表示素子２０が設けられる表示装置ＤＳＰの高精細化が進み、開口部ＯＰ１の数が増えたとしても、表示素子２０の発光領域が少なくならず、上記した高精細化に伴う輝度の低下を抑制することが可能であり、表示品位の低下を抑制することが可能である。
　以上説明した第１実施形態によれば、表示装置ＤＳＰは、下部電極Ｅ１と駆動トランジスタ３とが接続するための開口部ＯＰ１を発光領域とした発光素子２０を含む複数の副画素ＳＰ（画素ＰＸ）を備えている。これによれば、表示装置ＤＳＰの高精細化が進んだとしても、発光素子２０の発光領域が少なくならず、十分な発光面積を確保することができるため、高精細化に伴う輝度の低下を抑制し、表示品位の低下を抑制することが可能である。
　（第２実施形態）　
　次に、第２実施形態について説明する。第２実施形態に係る表示装置ＤＳＰは、表示素子２０に含まれる有機層ＯＲを区画するための隔壁３０が設けられない点で、上記した第１実施形態と相違している。なお、本実施形態においては、上記した第１実施形態と共通する構成についての説明は省略し、主に、上記した第１実施形態と相違する点について説明する。
　図６は、本実施形態に係る表示素子２０の一例を示す断面図である。図６では、第１方向Ｘに隣接する２つの表示素子２０を図示している。なお、図６に示す２つの表示素子２０の構成は、発光層の発光色が異なること以外は同様である。また、図６では、画素回路１に含まれる駆動トランジスタ３のみを簡略化して図示している。
　図６に示すように、駆動トランジスタ３は基材１０の上に配置され、絶縁層１１によって覆われている。表示素子２０を構成する下部電極Ｅ１は、絶縁層１１に形成された開口部ＯＰ１を通って駆動トランジスタ３に接続されている。なお、図６に示すように、下部電極Ｅ１の周縁部は、順テーパー形状である。
　表示素子２０を構成する有機層ＯＲは、開口部ＯＰ１に配置され、下部電極Ｅ１を覆っている。有機層ＯＲは、上記した第１実施形態と同様に、発光層および機能層を含む第１ＥＬ層ＥＬ１と、機能層を含む第２ＥＬ層ＥＬ２と、を含んでいる。なお、図６に示すように、第１ＥＬ層ＥＬ１の周縁部と第２ＥＬ層ＥＬ２の周縁部とは共に、上記した第１実施形態とは異なり、順テーパー形状である。
　図６に示すように、下部電極Ｅ１の周縁部と第１ＥＬ層ＥＬ１の周縁部とは、第２ＥＬ層ＥＬ２によって覆われている。これによれば、下部電極Ｅ１と上部電極Ｅ２とが接触し、ショートしてしまうことを防止することができる。なお、図６では、下部電極Ｅ１の周縁部と、第１ＥＬ層ＥＬ１の周縁部とが同一斜線上に並んでいる場合を示したが、下部電極Ｅ１の周縁部と、第１ＥＬ層ＥＬ１の周縁部とは必ずしも同一斜線上に並んでいるわけではなく、第１ＥＬ層ＥＬ１の周縁部が、下部電極Ｅ１の周縁部の一部に覆い被さっている場合もあり得る。
　上部電極Ｅ２は、有機層ＯＲを覆っている。
　図６に示す構成によれば、開口部ＯＰ１に配置された下部電極Ｅ１と、共通層として配置された上部電極Ｅ２との間に配置された有機層ＯＲが位置する部分に、表示素子２０の発光領域を形成することができる。つまり、開口部ＯＰ１の下面ＵＮ１１と、開口部ＯＰ１の斜面Ｓ１１およびＳ１２と、絶縁層１１の上面ＵＰ１１およびＵＰ１２の一部とを含む領域Ｒ２に、表示素子２０の発光領域を形成することができる。
　図６に示した構成の表示素子２０は、例えば、図７Ａ～図７Ｄに示す形成工程により形成することが可能である。図７Ａ～図７Ｄは、図６に示した断面構造の形成工程を説明するための図である。
　まず、基材１０の上に駆動トランジスタ３（画素回路１）が設けられる。次に、基材１０の上に設けられた駆動トランジスタ３を覆うように絶縁層１１が形成される。絶縁層１１のうち、駆動トランジスタ３と重なる領域には開口部ＯＰ１が形成される。これにより、駆動トランジスタ３の表面が絶縁層１１から露出される。
　続いて、所定の色（例えば赤色、緑色、青色のいずれかの色、以下、第１の色と表記する）の表示素子２０を配置する領域以外の領域には、逆テーパー形状のマスクＰＭが設けられる。例えば、図７Ａに示すように、第１の色の表示素子２０が配置される図中左側の開口部ＯＰ１の下面ＵＮ１１と、開口部ＯＰ１の斜面Ｓ１１およびＳ１２と、絶縁層１１の上面ＵＰ１１およびＵＰ１２の一部と以外の領域には、逆テーパー形状のマスクＰＭが設けられる。
　次に、第１の色の表示素子２０に含まれる共通層以外の層構造が形成される。この場合、図７Ｂに示すように、下部電極Ｅ１、第１ＥＬ層ＥＬ１、第２ＥＬ層ＥＬ２が順に形成される。上記したように、第１の色の表示素子２０が配置される図中左側の開口部ＯＰ１の下面ＵＮ１１と、開口部ＯＰ１の斜面Ｓ１１およびＳ１２と、絶縁層１１の上面ＵＰ１１およびＵＰ１２の一部と以外の領域には、逆テーパー形状のマスクＰＭが設けられているため、開口部ＯＰ１に形成される下部電極Ｅ１の周縁部、第１ＥＬ層ＥＬ１の周縁部、および、第２ＥＬ層ＥＬ２の周縁部はそれぞれ、順テーパー形状に形成される。
　なお、第２ＥＬ層ＥＬ２は、下部電極Ｅ１および第１ＥＬ層ＥＬ１よりも広範囲に亘って形成される。これによれば、図７Ｂに示すように、開口部ＯＰ１に形成される下部電極Ｅ１の周縁部と第１ＥＬ層ＥＬ１の周縁部とを、第２ＥＬ層ＥＬ２により覆うことができる。
　第１の色の表示素子２０に含まれる共通層以外の層構造が形成されると、マスクＰＭが除去される。これにより、図中左側の開口部ＯＰ１にのみ、下部電極Ｅ１、第１の色の発光層を含む第１ＥＬ層ＥＬ１、第２ＥＬ層ＥＬ２が配置される。より詳しくは、図中左側の開口部ＯＰ１の下面ＵＮ１１と、開口部ＯＰ１の斜面Ｓ１１およびＳ１２と、絶縁層１１の上面ＵＰ１１およびＵＰ１２の一部と重なる部分に、下部電極Ｅ１、第１の色の発光層を含む第１ＥＬ層ＥＬ１、第２ＥＬ層ＥＬ２が配置される。
　続いて、上記した第１の色とは異なる所定の色（赤色、緑色、青色のいずれかの色であり、かつ、第１の色とは異なる色、以下、第２の色と表記する）の表示素子２０を配置する領域以外の領域には、逆テーパー形状のマスクＰＭが設けられる。例えば、図７Ｃに示すように、第２の色の表示素子２０が配置される図中右側の開口部ＯＰ１の下面ＵＮ１１と、開口部ＯＰの斜面Ｓ１１およびＳ１２と、絶縁層１１の上面ＵＰ１２およびＵＰ１３の一部と以外の領域には、逆テーパー形状のマスクＰＭが設けられる。
　その後、第２の色の表示素子２０に含まれる共通層以外の層構造が形成される。この場合、図７Ｄに示すように、図中右側の開口部ＯＰ１において、下部電極Ｅ１、第１ＥＬ層ＥＬ１、第２ＥＬ層ＥＬ２が順に形成される。図７Ｂの場合と同様に、第２の色の表示素子２０が配置される図中右側の開口部ＯＰ１の下面ＵＮ１１と、開口部ＯＰの斜面Ｓ１１およびＳ１２と、絶縁層１１の上面ＵＰ１２およびＵＰ１３の一部と以外の領域には、逆テーパー形状のマスクＰＭが設けられているため、図中右側の開口部ＯＰ１に形成される下部電極Ｅ１の周縁部、第１ＥＬ層ＥＬ１の周縁部、および、第２ＥＬ層ＥＬ２の周縁部はそれぞれ、順テーパー形状に形成される。
　第２の色の表示素子２０に含まれる共通層以外の層構造が形成されると、マスクＰＭが除去される。これにより図中右側の開口部ＯＰ１においても、下部電極Ｅ１、第２の色の発光層を含む第１ＥＬ層ＥＬ１、第２ＥＬ層ＥＬ２が配置される。より詳しくは、図中右側の開口部ＯＰ１の下面ＵＮ１１と、開口部ＯＰ１の斜面Ｓ１１およびＳ１２と、絶縁層１１の上面ＵＰ１２およびＵＰ１３の一部と重なる部分に、下部電極Ｅ１、第２の色の発光層を含む第１ＥＬ層ＥＬ１、第２ＥＬ層ＥＬ２が配置される。
　ここでは詳細な説明は省略するが、以上説明した図７Ａ～図７Ｄに示す形成工程が、第１の色および第２の色とは異なる色の表示素子２０についても繰り返し行われる。これにより、絶縁層１１に形成された全ての開口部ＯＰ１における、表示素子２０に含まれる共通層以外の層構造（つまり、下部電極Ｅ１、第１ＥＬ層ＥＬ１、第２ＥＬ層ＥＬ２）が形成される。
　しかる後、表示素子２０に共通層として含まれる上部電極Ｅ２が、絶縁層１１および第２ＥＬ層ＥＬ２（有機層ＯＲ）を覆うように、絶縁層１１の全面に亘って形成される。これにより、図６に示した断面構造の表示素子２０が形成される。
　図７Ａ～図７Ｄに示す一連の形成工程においては、逆テーパー形状のマスクＰＭを用いて、表示素子２０に含まれる共通層以外の層である下部電極Ｅ１、第１ＥＬ層ＥＬ１および第２ＥＬ層ＥＬ２が形成されるため、上記したように、下部電極Ｅ１の周縁部、第１ＥＬ層ＥＬ１の周縁部、および、第２ＥＬ層ＥＬ２の周縁部をそれぞれ、順テーパー形状に形成することが可能である。
　一般的なパターニング方法では、下部電極Ｅ１、第１ＥＬ層ＥＬ１および第２ＥＬ層ＥＬ２の周縁部はいずれもほぼ垂直に形成される。このため、第２ＥＬ層ＥＬ２の上に、上部電極Ｅ２を形成した際に、当該上部電極Ｅ２が段切れしてしまう恐れがある。
　これに対し、本実施形態においては、上記したように、逆テーパー形状のマスクＰＭを用いることにより、下部電極Ｅ１、第１ＥＬ層ＥＬ１および第２ＥＬ層ＥＬ２の周縁部を順テーパー形状にすることが可能なため、第２ＥＬ層ＥＬ２の上に、上部電極Ｅ２を形成した際に起こり得る段切れのリスクを減らすことが可能である。
　また、図７Ａ～図７Ｄに示す一連の形成工程においては、逆テーパー形状のマスクＰＭを用いることで、上記したように、下部電極Ｅ１の周縁部、第１ＥＬ層ＥＬ１の周縁部、および、第２ＥＬ層ＥＬ２の周縁部をそれぞれ順テーパー形状に形成することが可能であり、第２ＥＬ層ＥＬ２によって、少なくとも下部電極Ｅ１の周縁部を段切れすることなく覆うことが可能である。これによれば、下部電極Ｅ１と上部電極Ｅ２とが接触してしまうことを防止するための隔壁３０を設ける必要がなくなる。つまり、隔壁３０を設ける工程を省略できる上に、隔壁３０を省略できる分だけ、製造コストを削減することができる。
　さらに、第２実施形態に係る構成によれば、表示素子２０は、隔壁３０を設けない分だけ、絶縁層１１の上面ＵＰに配置される下部電極Ｅ１、第１ＥＬ層ＥＬ１および第２ＥＬ層ＥＬ２を、隣接する表示素子２０の方向に向けて延ばすことが可能である。つまり、上記した第１実施形態に比べて、表示素子２０の発光領域を拡大することが可能である。
　以上説明した第２実施形態によれば、上記した第１実施形態と同様な効果を得ることができるだけでなく、隔壁３０を設ける工程の省略、製造コストの削減、表示素子２０の発光領域のさらなる拡大を実現することが可能である。
　以下、本実施形態の変形例について説明する。
　（第１変形例）　
　図８は、本実施形態の第１変形例に係る表示素子２０の一例を示す断面図である。図８では、第１方向Ｘに隣接する２つの表示素子２０を図示している。なお、図８に示す２つの表示素子２０の構成は、発光層の発光色が異なること以外は同様である。また、図８では、画素回路１に含まれる駆動トランジスタ３のみを簡略化して図示している。
　第１変形例に係る表示素子２０は、図８に示すように、有機層ＯＲに含まれる第２ＥＬ層ＥＬ２が、表示素子２０毎に設けられるのではなく、複数の表示素子２０に亘って用いられる共通層として設けられている点で、図６に示した構成と相違している。
　この場合においても、逆テーパー形状のマスクＰＭが用いられることにより、下部電極Ｅ１の周縁部と、第１ＥＬ層ＥＬ１の周縁部とを順テーパー形状に形成することが可能である点に変わりはないため、第２ＥＬ層ＥＬ２により、少なくとも下部電極Ｅ１の周縁部を段切れすることなく覆うことができる。つまり、下部電極Ｅ１と上部電極Ｅ２とが接触してしまうことを防止するための隔壁３０を省略することが可能になるため、本変形例に係る構成においても、上記した第２実施形態と同様な効果を得ることが可能である。
　（第２変形例）　
　図９は、本実施形態の第２変形例に係る表示素子２０の一例を示す断面図である。図９では、第１方向Ｘに隣接する２つの表示素子２０を図示している。なお、図９に示す２つの表示素子２０の構成は、発光層の発光色が異なること以外は同様である。また、図９では、画素回路１に含まれる駆動トランジスタ３のみを簡略化して図示している。
　第２変形例に係る表示素子２０は、図９に示すように、下部電極Ｅ１の周縁部と、有機層ＯＲに含まれる第１ＥＬ層ＥＬ１の周縁部とを覆い、かつ、有機層ＯＲに含まれる第２ＥＬ層ＥＬ２によって覆われる絶縁膜１２をさらに備えている点で、図６に示した構成と相違している。なお、絶縁膜１２は、少なくとも下部電極Ｅ１の周縁部を覆うように設けられていればよい。
　絶縁膜１２は、例えばシリコン窒化物（ＳｉＮ）等の絶縁材料により形成され、下部電極Ｅ１と上部電極Ｅ２とが接触し、ショートしてしまうことを防止するために設けられる。本変形例に係る構成においては、隔壁３０の代わりに絶縁膜１２を設ける必要はあるものの、隔壁３０に比べて小規模な範囲に絶縁膜１２を設けるだけでよいため、上記した第２実施形態と同様に、表示素子２０の発光領域を拡大することが可能である。なお、本変形例に係る絶縁膜１２は、正孔ブロック層や電子ブロック層等のキャリアブロック層に置き換えて実装されてもよい。
　以上説明した少なくとも１つの実施形態によれば、下部電極Ｅ１と駆動トランジスタ３とが接続するための開口部ＯＰ１を発光領域とした発光素子２０を形成することが可能であり、表示品位の低下を抑制することが可能な表示装置ＤＳＰを提供することが可能である。
　本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
　１０…基材、３…駆動トランジスタ、１１…絶縁層、Ｅ１…下部電極、ＥＬ１…第１ＥＬ層、ＥＬ２…第２ＥＬ層、ＯＲ…有機層、Ｅ２…上部電極、２０…表示素子、３０…隔壁、ＯＰ１…開口部、ＵＮ１…開口部の下面、Ｓ１，Ｓ２…開口部の斜面、ＵＰ１，ＵＰ２…絶縁層の上面、Ｒ１…領域。

Claims (12)

  1. 　基材と、
    　前記基材の上に配置された複数の画素回路と、
    　前記基材および前記各画素回路を覆う絶縁層と、
    　前記絶縁層において前記各画素回路と重なる位置に各々形成される複数の開口部と、
    　前記各画素回路により各々駆動制御される複数の表示素子と、
    　前記絶縁層の上に配置され、前記各表示素子を区画する隔壁と、を備え、
    　前記各表示素子は、
    　前記絶縁層の上に配置され、前記開口部を通って前記画素回路に接続される下部電極と、
    　前記開口部に配置され、前記下部電極を覆う有機層と、
    　前記有機層を覆う上部電極と、を各々備え、
    　前記下部電極と前記有機層とは、前記開口部の全面に亘って接し、
    　前記有機層と前記上部電極とは、前記開口部の全面に亘って接し、
    　前記下部電極の周縁部は、前記隔壁により覆われている、
    　表示装置。
  2. 　前記隔壁は、平面視において、格子状に形成されている、
    　請求項１に記載の表示装置。
  3. 　前記隔壁は、平面視において、ストライプ状に形成されている、
    　請求項１に記載の表示装置。
  4. 　基材と、
    　前記基材の上に配置された複数の画素回路と、
    　前記基材および前記各画素回路を覆う絶縁層と、
    　前記絶縁層において前記各画素回路と重なる位置に各々形成される複数の開口部と、
    　前記各画素回路により各々駆動制御される複数の表示素子と、を備え、
    　前記各表示素子は、
    　前記絶縁層の上に配置され、前記開口部を通って前記画素回路に接続される下部電極と、
    　前記開口部に配置され、前記下部電極を覆う有機層と、
    　前記有機層を覆う上部電極と、を各々備え、
    　前記下部電極と前記有機層とは、前記開口部の全面に亘って接し、
    　前記有機層と前記上部電極とは、前記開口部の全面に亘って接している、
    　表示装置。
  5. 　前記下部電極の周縁部は、前記有機層により覆われており、前記下部電極と前記上部電極とは接していない、
    　請求項４に記載の表示装置。
  6. 　前記有機層は、少なくとも第１有機層と、少なくとも１つの機能層を含む第２有機層と、を含み、
    　前記下部電極の周縁部、前記第１有機層の周縁部および前記第２有機層の周縁部はいずれも、順テーパー形状である、
    　請求項５に記載の表示装置。
  7. 　前記下部電極の周縁部は、少なくとも前記第２有機層の周縁部により覆われている、
    　請求項６に記載の表示装置。
  8. 　前記上部電極は、前記複数の表示素子に亘って配置されている、
    　請求項７に記載の表示装置。
  9. 　前記第２有機層は、前記複数の表示素子に亘って配置されている、
    　請求項８に記載の表示装置。
  10. 　前記下部電極の周縁部を覆い、前記有機層により覆われる絶縁膜をさらに備え、
    　前記下部電極と前記上部電極とは接していない、
    　請求項４に記載の表示装置。
  11. 　前記下部電極の周縁部を覆い、前記有機層により覆われるキャリアブロック層をさらに備え、
    　前記下部電極と前記上部電極とは接していない、
    　請求項４に記載の表示装置。
  12. 　前記キャリアブロック層は、正孔ブロック層および電子ブロック層の少なくとも１つを含む、
    　請求項１１に記載の表示装置。
PCT/JP2022/005126 2021-02-18 2022-02-09 表示装置 WO2022176736A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023500774A JPWO2022176736A1 (ja) 2021-02-18 2022-02-09
CN202280014382.6A CN116868694A (zh) 2021-02-18 2022-02-09 显示装置
US18/450,417 US20230389360A1 (en) 2021-02-18 2023-08-16 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-024456 2021-02-18
JP2021024456 2021-02-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/450,417 Continuation US20230389360A1 (en) 2021-02-18 2023-08-16 Display device

Publications (1)

Publication Number Publication Date
WO2022176736A1 true WO2022176736A1 (ja) 2022-08-25

Family

ID=82931642

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/005126 WO2022176736A1 (ja) 2021-02-18 2022-02-09 表示装置

Country Status (4)

Country Link
US (1) US20230389360A1 (ja)
JP (1) JPWO2022176736A1 (ja)
CN (1) CN116868694A (ja)
WO (1) WO2022176736A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003022035A (ja) * 2001-07-10 2003-01-24 Sharp Corp 有機ｅｌパネルおよびその製造方法
JP2003091246A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 有機エレクトロルミネセンスディスプレイパネルおよびその製造方法
JP2010245059A (ja) * 2010-08-05 2010-10-28 Fujifilm Corp 有機エレクトロルミネッセンス装置およびその製造装置並びに表示装置
WO2011138817A1 (ja) * 2010-05-07 2011-11-10 パナソニック株式会社 有機ｅｌ表示パネル及びその製造方法
WO2012017494A1 (ja) * 2010-08-06 2012-02-09 パナソニック株式会社 有機ｅｌ表示パネル、表示装置、及び有機ｅｌ表示パネルの製造方法
WO2016167354A1 (ja) * 2015-04-16 2016-10-20 シャープ株式会社 有機エレクトロルミネッセンス装置
WO2021261493A1 (ja) * 2020-06-23 2021-12-30 三国電子有限会社 塗布型無機透明酸化物半導体電子輸送層を有する逆構造エレクトロルミネセンス素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003022035A (ja) * 2001-07-10 2003-01-24 Sharp Corp 有機ｅｌパネルおよびその製造方法
JP2003091246A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 有機エレクトロルミネセンスディスプレイパネルおよびその製造方法
WO2011138817A1 (ja) * 2010-05-07 2011-11-10 パナソニック株式会社 有機ｅｌ表示パネル及びその製造方法
JP2010245059A (ja) * 2010-08-05 2010-10-28 Fujifilm Corp 有機エレクトロルミネッセンス装置およびその製造装置並びに表示装置
WO2012017494A1 (ja) * 2010-08-06 2012-02-09 パナソニック株式会社 有機ｅｌ表示パネル、表示装置、及び有機ｅｌ表示パネルの製造方法
WO2016167354A1 (ja) * 2015-04-16 2016-10-20 シャープ株式会社 有機エレクトロルミネッセンス装置
WO2021261493A1 (ja) * 2020-06-23 2021-12-30 三国電子有限会社 塗布型無機透明酸化物半導体電子輸送層を有する逆構造エレクトロルミネセンス素子

Also Published As

Publication number Publication date
US20230389360A1 (en) 2023-11-30
CN116868694A (zh) 2023-10-10
JPWO2022176736A1 (ja) 2022-08-25

Similar Documents

Publication Publication Date Title
CN108155210B (zh) 有机发光显示装置
JP2018073821A (ja) 貫通穴を介して基板の前面と背面を接続した平面表示装置
US20170250362A1 (en) Display device
WO2016132954A1 (ja) エレクトロルミネッセンス装置
WO2022163123A1 (ja) 表示装置
JP7551513B2 (ja) 表示装置
KR20180077856A (ko) 전계발광 표시장치
US20220416209A1 (en) Display device and manufacturing method of the same
WO2022176736A1 (ja) 表示装置
WO2015119086A1 (ja) エレクトロルミネッセンス装置
US20220238840A1 (en) Display device
CN114551519A (zh) 显示装置
WO2022191112A1 (ja) 表示装置
KR20150024495A (ko) 유기전계발광 표시장치
JP2020027883A (ja) 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法
WO2022172670A1 (ja) 表示装置
WO2022168513A1 (ja) 表示装置及び表示装置の製造方法
US20240074231A1 (en) Display device and manufacturing method of display device
WO2022176395A1 (ja) 表示装置
JP7574065B2 (ja) 表示装置
WO2022181038A1 (ja) 表示装置
JP2022160194A (ja) 表示装置
US20240341123A1 (en) Display device
JP2018181897A (ja) 有機エレクトロルミネッセンス表示装置
KR20130065222A (ko) 유기발광다이오드소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22756057

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023500774

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202280014382.6

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22756057

Country of ref document: EP

Kind code of ref document: A1