WO2022172560A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2022172560A1
WO2022172560A1 PCT/JP2021/044322 JP2021044322W WO2022172560A1 WO 2022172560 A1 WO2022172560 A1 WO 2022172560A1 JP 2021044322 W JP2021044322 W JP 2021044322W WO 2022172560 A1 WO2022172560 A1 WO 2022172560A1
Authority
WO
WIPO (PCT)
Prior art keywords
sensor
layer
display device
insulating layer
electrode
Prior art date
Application number
PCT/JP2021/044322
Other languages
English (en)
French (fr)
Inventor
拓海 金城
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Priority to JP2022581201A priority Critical patent/JPWO2022172560A1/ja
Priority to CN202180093399.0A priority patent/CN116848571A/zh
Publication of WO2022172560A1 publication Critical patent/WO2022172560A1/ja
Priority to US18/447,332 priority patent/US20230389359A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80516—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一実施形態に係る表示装置は、基材と、前記基材の上に配置された複数の画素回路と、前記複数の画素回路を覆う絶縁層と、前記絶縁層の上に配置され、前記複数の画素回路にそれぞれ接続された複数の第１電極と、前記複数の第１電極の上に配置された有機層と、前記有機層の上に配置された複数の線状の第２電極と、前記基材に重ねられるセンサと対向するセンサ領域と、前記基材と前記絶縁層の間に配置された中継配線と、第１接続部および第２接続部と、を備えている。前記複数の第２電極の少なくとも１つは、平面視において前記センサ領域を介して離間した第１線部および第２線部を有している。前記中継配線は、前記第１接続部により前記第１線部に接続され、前記第２接続部により前記第２線部に接続されている。

Description

表示装置
　本発明の実施形態は、表示装置に関する。
　近年、表示素子として有機発光ダイオード（ＯＬＥＤ）を適用した表示装置が実用化されている。この表示素子は、第１電極と、第２電極と、これら電極の間に配置された有機層とを備えている。
　複数の画素を含む表示領域に重ねて各種のセンサが配置されることがある。この場合、センサと対向するセンサ領域やその近傍においては、センシングが妨げられないように表示領域の他の部分と異なる構造を適用する必要が生じ得る。
特許第５３８６５５４号公報 特開２００８―１３５３２５号公報 特開２０００―１９５６７７号公報
　本発明の目的は、表示領域に重ねてセンサが配置される表示装置において、センサと対向するセンサ領域およびその近傍の構造を改善することである。
　一実施形態に係る表示装置は、基材と、前記基材の上に配置された複数の画素回路と、前記複数の画素回路を覆う絶縁層と、前記絶縁層の上に配置され、前記複数の画素回路にそれぞれ接続された複数の第１電極と、前記複数の第１電極の上に配置された有機層と、前記有機層の上に配置された複数の線状の第２電極と、前記基材に重ねられるセンサと対向するセンサ領域と、前記基材と前記絶縁層の間に配置された中継配線と、第１接続部および第２接続部と、を備えている。前記複数の第２電極の少なくとも１つは、平面視において前記センサ領域を介して離間した第１線部および第２線部を有している。前記中継配線は、前記第１接続部により前記第１線部に接続され、前記第２接続部により前記第２線部に接続されている。
　他の実施形態に係る表示装置は、基材と、前記基材の上に配置された複数の画素回路と、前記複数の画素回路を覆う絶縁層と、前記絶縁層の上に配置され、前記複数の画素回路にそれぞれ接続された複数の第１電極と、前記複数の第１電極の上に配置された有機層と、前記有機層の上に配置された複数の線状の第２電極と、前記基材に重ねられるセンサと対向するセンサ領域と、を備えている。前記センサ領域は、前記基材および前記絶縁層を含み前記第１電極および前記画素回路の少なくとも一方を含まない領域である。前記複数の第２電極の少なくとも１つは、前記センサ領域を横切っている。
　さらに他の実施形態に係る表示装置は、基材と、前記基材の上に配置された複数の画素回路と、前記複数の画素回路を覆う絶縁層と、前記絶縁層の上に配置され、前記複数の画素回路にそれぞれ接続された複数の第１電極と、前記複数の第１電極の上に配置された有機層と、前記有機層の上に配置された複数の線状の第２電極と、前記基材に重ねられるセンサと対向するセンサ領域と、前記センサ領域を覆う導電性の被覆層と、を備えている。前記センサ領域は、前記基材および前記絶縁層を含み前記第１電極および前記画素回路の少なくとも一方を含まない領域である。前記被覆層は、前記複数の第２電極の少なくとも１つと接続されている。
図１は、第１実施形態に係る表示装置の一構成例を示す図である。 図２は、第１実施形態に係る副画素のレイアウトの一例を示す図である。 図３は、図２のIII－III線に沿う表示装置の概略的な断面図である。 図４は、有機層に適用し得る層構成の一例を示す断面図である。 図５は、第１実施形態に係る分断構造とその近傍の概略的な断面図である。 図６は、第１実施形態に係る第２電極、中継配線およびセンサ領域の概略的な平面図である。 図７は、図６におけるVII－VII線に沿う表示装置の概略的な断面図である。 図８は、第２実施形態に係る第２電極、中継配線およびセンサ領域の概略的な平面図である。 図９は、第３実施形態に係る第１接続部の概略的な断面図である。 図１０は、第４実施形態に係る第２電極、中継配線およびセンサ領域の概略的な平面図である。 図１１は、図１０におけるXI－XI線に沿う表示装置の概略的な断面図である。 図１２は、第４実施形態に係る第１接続部に適用し得る構造の他の例を示す概略的な断面図である。 図１３は、第４実施形態に係る中継配線に適用し得る構成の一例を示す概略的な平面図である。 図１４は、第４実施形態に係る中継配線に適用し得る他の構成を示す概略的な平面図である。 図１５は、第５実施形態に係る第２電極およびセンサ領域の概略的な平面図である。 図１６は、図１５におけるXVI－XVI線に沿う表示装置の概略的な断面図である。 図１７は、第５実施形態に係る表示装置に適用し得る他の例の概略的な断面図である。 図１８は、第６実施形態に係る第２電極およびセンサ領域の概略的な平面図である。 図１９は、第７実施形態に係る表示装置の概略的な断面図である。
　以下、いくつかの実施形態について図面を参照しながら説明する。
　なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
　なお、図面には、必要に応じて理解を容易にするために、互いに直交するＸ軸、Ｙ軸およびＺ軸を記載する。Ｘ軸に沿った方向を第１方向と呼び、Ｙ軸に沿った方向を第２方向と呼び、Ｚ軸に沿った方向を第３方向と呼ぶ。Ｘ軸およびＹ軸によって規定される面をＸ－Ｙ平面と呼び、Ｘ軸およびＺ軸によって規定される面をＸ－Ｚ平面と呼ぶ。Ｘ－Ｙ平面を見ることを平面視と呼ぶ。
　本実施形態に係る表示装置ＤＳＰは、表示素子として有機発光ダイオード（ＯＬＥＤ）を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パーソナルコンピュータ、車載機器、タブレット端末、スマートフォン、携帯電話端末等に搭載され得る。
　［第１実施形態］　
　図１は、第１実施形態に係る表示装置ＤＳＰの一構成例を示す図である。表示装置ＤＳＰは、絶縁性の基材１０の上に、画像を表示する表示領域ＤＡと、表示領域ＤＡの外側の周辺領域ＳＡとを有している。基材１０は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。
　表示領域ＤＡは、第１方向Ｘおよび第２方向Ｙにマトリクス状に配列された複数の画素ＰＸを備えている。画素ＰＸは、複数の副画素ＳＰを備えている。一例では、画素ＰＸは、赤色の副画素ＳＰ１、緑色の副画素ＳＰ２および青色の副画素ＳＰ３を備えている。なお、画素ＰＸは、上記の３色の副画素の他に、白色などの他の色の副画素を加えた４個以上の副画素を備えてもよい。
　副画素ＳＰは、画素回路１と、画素回路１によって駆動される表示素子２０とを備えている。画素回路１は、画素スイッチ２と、駆動トランジスタ３と、キャパシタ４とを備えている。画素スイッチ２および駆動トランジスタ３は、例えば薄膜トランジスタにより構成されたスイッチング素子である。
　画素スイッチ２において、ゲート電極は走査線ＧＬに接続されている。画素スイッチ２のソース電極およびドレイン電極の一方は信号線ＳＬに接続され、他方は駆動トランジスタ３のゲート電極およびキャパシタ４に接続されている。駆動トランジスタ３において、ソース電極およびドレイン電極の一方は電源線ＰＬおよびキャパシタ４に接続され、他方は表示素子２０のアノードに接続されている。表示素子２０のカソードには共通電圧が供給される。なお、画素回路１の構成は図示した例に限らない。
　表示素子２０は、発光素子としての有機発光ダイオード（ＯＬＥＤ）である。例えば、副画素ＳＰ１は赤波長に対応した光を出射する表示素子を備え、副画素ＳＰ２は緑波長に対応した光を出射する表示素子を備え、副画素ＳＰ３は青波長に対応した光を出射する表示素子を備えている。表示素子２０の構成については後述する。
　表示装置ＤＳＰは、センサ５をさらに備えている。センサ５は、基材１０の裏面側に配置されている。図示したように、センサ５は、平面視において表示領域ＤＡと重なっている。以下、表示領域ＤＡにおいてセンサ５と重なる領域をセンサ領域５０と呼ぶ。
　例えば、センサ５は、カメラ、環境光を検出するためのセンサ、対象物の近接を検出するためのセンサ、および、指紋を検出するためのセンサの少なくとも１つを含む。センサ５は、さらに他種のセンサであってもよい。表示領域ＤＡと重なる位置に複数のセンサ５が配置され、これらセンサ５に対する複数のセンサ領域５０が表示領域ＤＡに配置されてもよい。
　表示領域ＤＡは、第１辺Ｓ１と、第２辺Ｓ２と、第３辺Ｓ３と、第４辺Ｓ４とを有した矩形状である。第１辺Ｓ１および第２辺Ｓ２は、第１方向Ｘと平行である。第３辺Ｓ３および第４辺Ｓ４は、第２方向Ｙと平行である。図１の例においては、センサ領域５０と第１辺Ｓ１の間の距離が、センサ領域５０と第２辺Ｓ２の間の距離よりも小さい。また、センサ領域５０と第３辺Ｓ３の間の距離と、センサ領域５０と第４辺Ｓ４の間の距離とが同じである。なお、図１に示すセンサ５およびセンサ領域５０の位置は一例であり、センサ５およびセンサ領域５０は他の種々の態様にて表示領域ＤＡに配置し得る。
　図２は、副画素ＳＰ１，ＳＰ２，ＳＰ３のレイアウトの一例を示す図である。ここでは、４個の画素ＰＸに着目する。それぞれの画素ＰＸにおいて、副画素ＳＰ１，ＳＰ２，ＳＰ３はこの順で第１方向Ｘに並んでいる。すなわち、表示領域ＤＡにおいて、第２方向Ｙに並ぶ複数の副画素ＳＰ１により構成される列と、第２方向Ｙに並ぶ複数の副画素ＳＰ２により構成される列と、第２方向Ｙに並ぶ複数の副画素ＳＰ３により構成される列とが、第１方向Ｘにおいて交互に配置されている。
　副画素ＳＰ１，ＳＰ２，ＳＰ３の境界には、リブ１４が配置されている。図２の例において、リブ１４は、第１方向Ｘに隣り合う副画素ＳＰの間に位置する部分と、第２方向Ｙに隣り合う副画素ＳＰの間に位置する部分とを有した格子状である。リブ１４は、副画素ＳＰ１，ＳＰ２，ＳＰ３のそれぞれにおいて開口ＯＰを形成する。
　副画素ＳＰ１，ＳＰ２の間、副画素ＳＰ２，ＳＰ３の間、および、副画素ＳＰ１，ＳＰ３の間には、第２方向Ｙに延びる分断構造ＳＳａが配置されている。すなわち、各分断構造ＳＳａは、異なる色の副画素ＳＰの境界に位置している。例えば、分断構造ＳＳａは、表示領域ＤＡの第２方向Ｙにおける両端の間にわたる直線状である。
　図３は、図２のIII－III線に沿う表示装置ＤＳＰの概略的な断面図である。図３においては、副画素ＳＰ１，ＳＰ２，ＳＰ３に配置される素子として駆動トランジスタ３および表示素子２０を示し、その他の素子の図示を省略している。
　表示装置ＤＳＰは、上述の基材１０と、絶縁層１１，１２，１３と、上述のリブ１４と、封止層１５と、上述の分断構造ＳＳａとを備えている。絶縁層１１，１２，１３は、基材１０の上において第３方向Ｚに積層されている。例えば、絶縁層１１，１２は無機材料で形成され、絶縁層１３、リブ１４および封止層１５は有機材料で形成されている。
　駆動トランジスタ３は、半導体層３０と、電極３１，３２，３３とを備えている。電極３１は、ゲート電極に相当する。電極３２，３３の一方はソース電極に相当し、他方はドレイン電極に相当する。半導体層３０は、基材１０と絶縁層１１の間に配置されている。電極３１は、絶縁層１１，１２の間に配置されている。電極３２，３３は、絶縁層１２，１３の間に配置され、絶縁層１１，１２を貫通するコンタクトホールを通じて半導体層３０に接触している。
　このように、駆動トランジスタ３は、基材１０の上に配置され、絶縁層１３で覆われている。図１に示した画素回路１の他の要素も同様に、基材１０の上に配置され、絶縁層１３で覆われている。画素回路１と基材１０の間に他の絶縁層が介在してもよい。
　表示素子２０は、第１電極Ｅ１と、有機層ＯＲと、第２電極Ｅ２とを備えている。第１電極Ｅ１は、副画素ＳＰ毎に配置された電極であり、画素電極、下部電極またはアノードと称される場合がある。第２電極Ｅ２は、複数の副画素ＳＰまたは複数の表示素子２０に対して共通に配置された電極であり、共通電極、上部電極またはカソードと称される場合がある。
　リブ１４は、絶縁層１３の上に配置されている。第１電極Ｅ１は、絶縁層１３の上に配置され、開口ＯＰと重なっている。第１電極Ｅ１の周縁部は、リブ１４により覆われている。第１電極Ｅ１は、絶縁層１３を貫通するコンタクトホールを通じて電極３３と電気的に接続されている。第１電極Ｅ１は、金属材料で形成されている。ただし、第１電極Ｅ１は、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料で形成されてもよいし、透明導電材料と金属材料の積層体であってもよい。
　有機層ＯＲは、第１電極Ｅ１およびリブ１４を覆っている。有機層ＯＲは、開口ＯＰを通じて第１電極Ｅ１に接触している。有機層ＯＲの一部は、リブ１４の上に位置している。
　第２電極Ｅ２は、有機層ＯＲを覆っている。第２電極Ｅ２は、金属材料で形成されている。ただし、第２電極Ｅ２は、ＩＴＯやＩＺＯなどの透明導電材料で形成されてもよい。
　詳しくは後述するが、本実施形態においては分断構造ＳＳａがリブ１４の上に配置されている。封止層１５は、分断構造ＳＳａおよび第２電極Ｅ２を覆っている。封止層１５は、例えば絶縁層１１，１２，１３やリブ１４よりも厚く形成され、有機層ＯＲを水分などから保護するとともに、リブ１４により生じる凹凸を平坦化している。
　図４は、有機層ＯＲに適用し得る層構成の一例を示す断面図である。例えば、有機層ＯＲは、第１電極Ｅ１から第２電極Ｅ２に向けて順に積層された第１機能層Ｆ１、発光層ＥＬおよび第２機能層Ｆ２を含んでいる。
　第１電極Ｅ１の電位が第２電極Ｅ２の電位よりも相対的に高い場合、第１電極Ｅ１がアノードに相当し、第２電極Ｅ２がカソードに相当する。また、第２電極Ｅ２の電位が第１電極Ｅ１の電位よりも相対的に高い場合、第２電極Ｅ２がアノードに相当し、第１電極Ｅ１がカソードに相当する。
　一例として、第１電極Ｅ１がアノードに相当する場合、第１機能層Ｆ１は正孔注入層、正孔輸送層および電子ブロッキング層の少なくとも１つを含み、第２機能層Ｆ２は電子輸送層、電子注入層および正孔ブロッキング層の少なくとも１つを含む。
　第１電極Ｅ１と第２電極Ｅ２の間に電位差が形成されると、発光層ＥＬが発光する。本実施形態においては、副画素ＳＰ１，ＳＰ２，ＳＰ３の有機層ＯＲに含まれる発光層ＥＬがいずれも同一色（例えば白色）の光を放つ場合を想定する。この場合において、例えば封止層１５の上方に副画素ＳＰ１，ＳＰ２，ＳＰ３の色に応じたカラーフィルタが配置されてもよい。また、発光層ＥＬが放つ光により励起して副画素ＳＰ１，ＳＰ２，ＳＰ３に応じた色の光を生成する量子ドットを含んだ層が副画素ＳＰ１，ＳＰ２，ＳＰ３に配置されてもよい。
　図５は、分断構造ＳＳａとその近傍の概略的な断面図である。この図においては副画素ＳＰ１，ＳＰ２の境界の構造を示しているが、副画素ＳＰ２，ＳＰ３の境界や副画素ＳＰ１，ＳＰ３の境界にも同様の構造を適用できる。
　分断構造ＳＳａは、リブ１４の上面１４ａに配置された隔壁ＰＴａを備えている。隔壁ＰＴａは、上部Ｕａと、上部Ｕａの下方に位置する下部Ｂａとを有している。下部Ｂａは、上面１４ａに接触している。上部Ｕａの第１幅Ｗ１ａは、下部Ｂａの第２幅Ｗ２ａよりも大きい（Ｗ１ａ＞Ｗ２ａ）。隔壁ＰＴａの幅は、上部Ｕａと下部Ｂａの間で段階的に減少している。このような隔壁ＰＴａの形状は、オーバーハング形状と呼ぶこともできる。
　有機層ＯＲおよび第２電極Ｅ２は、分断構造ＳＳａによって分断されている。すなわち、副画素ＳＰ１の開口ＯＰと重なる有機層ＯＲと、副画素ＳＰ２の開口ＯＰと重なる有機層ＯＲとが離間し、これら有機層ＯＲの間に隔壁ＰＴａが介在している。また、副画素ＳＰ１の開口ＯＰと重なる第２電極Ｅ２と、副画素ＳＰ２の開口ＯＰと重なる第２電極Ｅ２とが離間し、これら第２電極Ｅ２の間に隔壁ＰＴａが介在している。このように、異なる色の副画素ＳＰの有機層ＯＲが離間することにより、これら副画素ＳＰの間のクロストークを抑制できる。
　隔壁ＰＴａの上には、有機層ＯＲａと、有機層ＯＲａを覆う導電層Ｅ２ａとが配置されている。有機層ＯＲａは、有機層ＯＲと同じ材料で形成されている。導電層Ｅ２ａは、第２電極Ｅ２と同じ材料で形成されている。有機層ＯＲａは、副画素ＳＰ１，ＳＰ２に配置された有機層ＯＲと離間している。導電層Ｅ２ａは、副画素ＳＰ１，ＳＰ２に配置された第２電極Ｅ２と離間している。
　有機層ＯＲおよび第２電極Ｅ２は、例えば真空蒸着により表示領域ＤＡの全面に形成される。このとき、隔壁ＰＴａの上面に蒸着源からの材料が付着することにより、有機層ＯＲａおよび導電層Ｅ２ａが形成される。一方、隔壁ＰＴａの側面には蒸着源からの材料が付着しにくい。これにより、有機層ＯＲと有機層ＯＲａが分断され、第２電極Ｅ２と導電層Ｅ２ａが分断される。
　図６は、第２電極Ｅ２およびセンサ領域５０の概略的な平面図である。本実施形態において、センサ領域５０は、図３に示した基材１０および基材１０の上に配置される各層（基材１０、絶縁層１１，１２，１３および封止層１５等）を貫通する正円形の孔（センサホール）である。一例として、センサ領域５０は、数ｍｍの直径を有している。なお、センサ領域５０の形状は正円形に限られず、楕円形や矩形などの他の形状であってもよい。
　第２電極Ｅ２は、第２方向Ｙに延びる線状（帯状）である。例えば、図６の左端に示す第２電極Ｅ２は第２方向Ｙに並ぶ複数の副画素ＳＰ１と重なり、左端から２番目の第２電極Ｅ２は第２方向Ｙに並ぶ複数の副画素ＳＰ２と重なり、左端から３番目の第２電極Ｅ２は第２方向Ｙに並ぶ複数の副画素ＳＰ３と重なっている。このように、副画素ＳＰ１と重なる第２電極Ｅ２、副画素ＳＰ２と重なる第２電極Ｅ２、副画素ＳＰ３と重なる第２電極Ｅ２が、表示領域ＤＡにおいて第１方向Ｘに並んでいる。
　図６には示していないが、隣り合う第２電極Ｅ２の間には上述の分断構造ＳＳａ（隔壁ＰＴａ）が配置されている。また、図６に示す第２電極Ｅ２の下には、第２電極Ｅ２と略同じ形状の有機層ＯＲが配置されている。
　第２電極Ｅ２の一端部は、表示領域ＤＡの第１辺Ｓ１側において周辺領域ＳＡに位置している。第２電極Ｅ２の他端部は、表示領域ＤＡの第２辺Ｓ２側において周辺領域ＳＡに位置している。これらの端部は、いずれも周辺領域ＳＡに設けられた接続部ＣＰを通じて、共通電圧の供給源である給電線ＦＬに接続されている。
　複数の第２電極Ｅ２のうちの一部は、センサ領域５０を介して離間した第１線部ＬＰ１および第２線部ＬＰ２を有している。第１線部ＬＰ１は、センサ領域５０よりも第１辺Ｓ１側に位置している。第２線部ＬＰ２は、センサ領域５０よりも第２辺Ｓ２側に位置している。線部ＬＰ１，ＬＰ２は、いずれも接続部ＣＰにより給電線ＦＬに接続されている。
　センサ領域５０の周囲には、センサ領域５０を迂回する複数の中継配線ＲＬが配置されている。中継配線ＲＬと第１線部ＬＰ１は、第１接続部ＣＰ１により接続されている。中継配線ＲＬと第２線部ＬＰ２は、第２接続部ＣＰ２により接続されている。図６の例において、中継配線ＲＬは、センサ領域５０の周縁に沿う円弧状である。
　センサ領域５０は、副画素ＳＰ１，ＳＰ２，ＳＰ３によって囲われている。センサ領域５０の周囲には、発光しないダミー副画素ＤＰが配置されている。例えば、ダミー副画素ＤＰは、規則的に配列された副画素ＳＰ１，ＳＰ２，ＳＰ３のうち、センサ領域５０と一部が重なる副画素である。このようにセンサ領域５０と一部が重なるダミー副画素ＤＰの周囲にさらにダミー副画素ＤＰが配置されてもよい。接続部ＣＰ１，ＣＰ２は、いずれもダミー副画素ＤＰに配置されている。
　なお、図６に示すセンサ領域５０、第２電極Ｅ２、中継配線ＲＬ、副画素ＳＰ１，ＳＰ２，ＳＰ３およびダミー副画素ＤＰのサイズは一例に過ぎない。図６においては、センサ領域５０により線部ＬＰ１，ＬＰ２に分断される第２電極Ｅ２や、これら線部ＬＰ１，ＬＰ２を接続する中継配線ＲＬを一部省略している。
　図７は、図６におけるVII－VII線に沿う表示装置ＤＳＰの概略的な断面図である。この図においては、画素回路１を簡略化して示している。画素回路１は、基材１０と絶縁層１３の間に配置されている。
　中継配線ＲＬは、絶縁層１２，１３の間に配置されている。この例に限らず、中継配線ＲＬは、基材１０と絶縁層１３の間の他の位置、例えば絶縁層１１，１２の間や基材１０と絶縁層１１の間に配置されてもよい。例えば、中継配線ＲＬは、画素回路１を構成する導電層のいずれかと同じ材料で同じプロセスにより形成することができる。一例として、中継配線ＲＬは、図３に示した電極３１，３２，３３のいずれかと同じ材料で同じプロセスにより形成される。
　第１接続部ＣＰ１は、絶縁層１３を貫通するコンタクトホールＣＨと、絶縁層１３の上に配置された導電層ＣＬとを備えている。コンタクトホールＣＨおよび導電層ＣＬは、いずれもダミー副画素ＤＰに配置されている。導電層ＣＬは、コンタクトホールＣＨを通じて中継配線ＲＬに接触している。導電層ＣＬは、例えば第１電極Ｅ１と同じ材料で同じプロセスにより形成されている。
　第１線部ＬＰ１は、副画素ＳＰ１およびダミー副画素ＤＰにわたって連続的に延びている。第１線部ＬＰ１は、導電層ＣＬと接触している。これにより、第１線部ＬＰ１と中継配線ＲＬが導電層ＣＬを介して導通する。
　図７の例において、有機層ＯＲは、ダミー副画素ＤＰには配置されていない。また、ダミー副画素ＤＰには、画素回路１も配置されていない。他の例として、有機層ＯＲがダミー副画素ＤＰに及んでもよいし、画素回路１がダミー副画素ＤＰに配置されてもよい。上述の通り孔であるセンサ領域５０は、例えば部材が何も配置されていない空間である。他の例として、センサ領域５０に透明な樹脂等が充填されてもよい。
　第２接続部ＣＰ２の構造は、第１接続部ＣＰ１の構造と同様である。すなわち、第２接続部ＣＰ２は、絶縁層１３を貫通するコンタクトホールＣＨと、絶縁層１３の上に配置された導電層ＣＬとを備えている。この導電層ＣＬを介して第２線部ＬＰ２と中継配線ＲＬが接続されている。
　以上の本実施形態においては、いくつかの第２電極Ｅ２がセンサ領域５０を介して離間した第１線部ＬＰ１と第２線部ＬＰ２を有し、これら線部ＬＰ１，ＬＰ２がセンサ領域５０を迂回する中継配線ＲＬにより接続されている。これにより、第１辺Ｓ１から第２辺Ｓ２にわたって第２電極Ｅ２を導通させることができる。
　なお、仮に線部ＬＰ１，ＬＰ２が中継配線ＲＬにより接続されていない場合であっても、第１線部ＬＰ１には第１辺Ｓ１近傍の接続部ＣＰを通じて共通電圧が印加され、第２線部ＬＰ２には第２辺Ｓ２近傍の接続部ＣＰを通じて共通電圧が印加される。しかしながら、例えば第２線部ＬＰ２のセンサ領域５０側の端部近傍は接続部ＣＰから遠いため電圧が低下し、センサ領域５０の近傍の副画素ＳＰにおいて表示不良が生じ得る。これに対し、本実施形態のように線部ＬＰ１，ＬＰ２が中継配線ＲＬで接続されていれば、センサ領域５０の近傍においても良好な画像表示が可能となる。
　本実施形態においては、隣り合う第２電極Ｅ２の間に分断構造ＳＳａが配置されている。この場合、仮に第２電極Ｅ２にて中継配線ＲＬと同様の迂回構造を形成しようとしても、分断構造ＳＳａによりそのような迂回構造を実現することが困難である。本実施形態のように絶縁層１３の下方に中継配線ＲＬを形成すれば、中継配線ＲＬが分断構造ＳＳａの影響を受けない。
　本実施形態においては、中継配線ＲＬと線部ＬＰ１，ＬＰ２の接続部ＣＰ１，ＣＰ２がダミー副画素ＤＰに配置されている。これにより、センサ領域５０の周囲の副画素ＳＰ１，ＳＰ２，ＳＰ３の表示品位に対し、接続部ＣＰ１，ＣＰ２が影響を及ぼすことを抑制できる。
　以下、表示装置ＤＳＰの第２乃至第７実施形態について説明する。各実施形態において特に言及しない構成については、先行する実施形態と同様のものを適用し得る。
　［第２実施形態］　
　中継配線ＲＬの形状は、第１実施形態にて開示したものに限られない。第２実施形態においては、中継配線ＲＬに適用し得る他の例を開示する。
　図８は、本実施形態に係る第２電極Ｅ２、中継配線ＲＬおよびセンサ領域５０の概略的な平面図である。中継配線ＲＬは、センサ領域５０を囲うリング状である。各第１線部Ｌ１は、第１接続部ＣＰ１を介して中継配線ＲＬに接続されている。各第２線部Ｌ２は、第２接続部ＣＰ２を介して中継配線ＲＬに接続されている。
　このように、本実施形態においては１つの中継配線ＲＬにより複数の第１線部ＬＰ１と複数の第２線部ＬＰ２が接続されている。この場合には、センサ領域５０の周囲に複数の中継配線ＲＬを並べる必要がない。したがって、中継配線ＲＬの配置スペースを小さくすることが可能である。
　［第３実施形態］　
　第１接続部ＣＰ１および第２接続部ＣＰ２の構造は、図７に示したものに限られない。第３実施形態においては、これら接続部ＣＰ１，ＣＰ２に適用し得る他の例を開示する。
　図９は、本実施形態に係る第１接続部ＣＰ１の概略的な断面図である。第１接続部ＣＰ１は、導電層ＣＬと、コンタクトホールＣＨとを有している。導電層ＣＬは、副画素ＳＰ１とダミー副画素ＤＰの間に位置するリブ１４の上面１４ａに配置されている。導電層ＣＬの一部は、有機層ＯＲにより覆われている。コンタクトホールＣＨは、絶縁層１３およびリブ１４を貫通している。導電層ＣＬは、コンタクトホールＣＨを通じて中継配線ＲＬに接触している。
　第１接続部ＣＰ１は、分断構造ＳＳｂをさらに備えている。図９の例における分断構造ＳＳｂは、導電層ＣＬの上に配置された隔壁ＰＴｂである。隔壁ＰＴｂは、上部Ｕｂと、上部Ｕｂの下方に位置する下部Ｂｂとを有している。下部Ｂｂは、導電層ＣＬに接触している。上部Ｕｂの第１幅Ｗ１ｂは、下部Ｂｂの第２幅Ｗ２ｂよりも大きい（Ｗ１ｂ＞Ｗ２ｂ）。隔壁ＰＴｂの幅は、上部Ｕｂから下部Ｂｂに向けて漸次減少している。このような隔壁ＰＴｂの形状は、逆テーパ形状と呼ぶこともできる。
　隔壁ＰＴｂは、上述の隔壁ＰＴａと同様に有機層ＯＲおよび第２電極Ｅ２（第１線部ＬＰ１）を分断する。図５に示した有機層ＯＲａおよび導電層Ｅ２ａと同様に、隔壁ＰＴｂの上には有機層ＯＲと同じ材料で形成された有機層ＯＲｂと、第２電極Ｅ２と同じ材料で形成された導電層Ｅ２ｂとが配置されている。
　隔壁ＰＴｂによって有機層ＯＲが分断されたことにより、導電層ＣＬの上面には有機層ＯＲから露出した露出領域ＥＡが形成されている。第１線部ＬＰ１は、露出領域ＥＡを通じて導電層ＣＬに接触している。これにより、第１線部ＬＰ１と中継配線ＲＬが導電層ＣＬを介して導通する。
　第２接続部ＣＰ２の構造は、第１接続部ＣＰ１の構造と同様である。すなわち、第２接続部ＣＰ２は、コンタクトホールＣＨと、導電層ＣＬと、分断構造ＳＳｂとを備えている。第２線部ＬＰ２は、分断構造ＳＳｂにより形成される露出領域ＥＡを通じて導電層ＣＬに接触している。
　本実施形態における接続部ＣＰ１，ＣＰ２の構成は、センサ領域５０からの水分浸入に対して高い耐性を発揮し得る。すなわち、図９の例においてはダミー副画素ＤＰにも有機層ＯＲが配置され、この有機層ＯＲの端部がセンサ領域５０に露出している。この端部から水分が浸入した場合であっても、ダミー副画素ＤＰの有機層ＯＲと副画素ＳＰ１の有機層ＯＲは分断構造ＳＳｂにより分断されているから、副画素ＳＰ１の有機層ＯＲに水分が到達し難い。これにより、副画素ＳＰの表示品位の低下を抑制できる。
　分断構造ＳＳｂは、図９に示したものに限られない。例えば、分断構造ＳＳｂの一例である隔壁ＰＴｂは、図５に示した隔壁ＰＴａと同様のオーバーハング形状を有してもよい。また、分断構造ＳＳｂは、リブ１４に設けられたトレンチ（溝）であってもよい。例えば上部の幅が下部の幅よりも小さい形状のトレンチを形成すれば、リブ１４の上に蒸着により形成される有機層ＯＲをトレンチにより分断することができる。
　なお、分断構造ＳＳａについても、図５に示したものに限られない。例えば、分断構造ＳＳａの一例である隔壁ＰＴａは、図９に示した隔壁ＰＴｂと同様の逆テーパ形状を有してもよい。また、分断構造ＳＳａは、リブ１４に設けられたトレンチであってもよい。
　［第４実施形態］　
　図１０は、第４実施形態に係る第２電極Ｅ２、中継配線ＲＬおよびセンサ領域５０の概略的な平面図である。第１実施形態においては、センサ領域５０が孔である場合を想定した。本実施形態においては、センサ領域５０にも基材１０、絶縁層１１，１２，１３および封止層１５等が配置されている。基材１０、絶縁層１１，１２，１３および封止層１５は、センサ５によるセンシングを阻害しないように高い透光性を有していることが好ましい。例えば、センサ領域５０にはリブ１４および分断構造ＳＳａが配置されていない。
　例えば、センサ領域５０は、第１電極Ｅ１および画素回路１の少なくとも一方を含まない領域である。センサ領域５０は、副画素ＳＰを含まない領域ということもできる。このようなセンサ領域５０は、副画素ＳＰが配置された周囲の領域よりも光の透過率が高い。これにより、センサ５によるセンシングが阻害されにくい。
　図１０の例においては、上述の各実施形態と同じく、第１線部ＬＰ１と第２線部ＬＰ２が中継配線ＲＬにより接続されている。中継配線ＲＬは、センサ領域５０を横切っている。中継配線ＲＬは、１つの第１線部ＬＰ１と１つの第２線部ＬＰ２を接続している。
　図１１は、図１０におけるXI－XI線に沿う表示装置ＤＳＰの概略的な断面図である。センサ領域５０は、基材１０、絶縁層１１，１２，１３および封止層１５を含んでいる。中継配線ＲＬは、絶縁層１２，１３の間に配置されている。この例に限らず、中継配線ＲＬは、基材１０と絶縁層１３の間の他の位置、例えば絶縁層１１，１２の間や基材１０と絶縁層１１の間に配置されてもよい。第１接続部ＣＰ１は、図７に示した例と同様に、コンタクトホールＣＨと、導電層ＣＬとを備えている。
　図１２は、第１接続部ＣＰ１に適用し得る構造の他の例を示す概略的な断面図である。この第１接続部ＣＰ１は、図９に示した例と同じく、分断構造ＳＳｂを備えている。第１線部ＬＰ１は、分断構造ＳＳｂにより形成される露出領域ＥＡを通じて導電層ＣＬに接触している。第２接続部ＣＰ２に対しても、図１１および図１２にそれぞれ示した構造のいずれかを適用できる。
　図１３は、中継配線ＲＬに適用し得る構成の一例を示す概略的な平面図である。中継配線ＲＬは、例えばメッシュ状の金属線で構成されている。中継配線ＲＬがこのような構成を有していれば、センサ領域５０の透過率を高めることができ、中継配線ＲＬによりセンサ５のセンシングが阻害されにくい。
　図１４は、中継配線ＲＬに適用し得る他の構成を示す概略的な平面図である。この図の例においては、メッシュ状の金属線で構成された中継配線ＲＬがセンサ領域５０の全体と重なる円形である。中継配線ＲＬは、複数の第１線部ＬＰ１と複数の第２線部ＬＰ２を接続している。
　中継配線ＲＬは、メッシュ状に限られない。他の例として、中継配線ＲＬは、ＩＴＯ等の透明導電材料で形成されてもよい。この場合において、中継配線ＲＬは、１つの第１線部ＬＰ１と１つの第２線部ＬＰ２を接続する帯状であってもよい。また、中継配線ＲＬは、センサ領域５０の全体と重なり、複数の第１線部ＬＰ１と複数の第２線部ＬＰ２を接続する形状であってもよい。中継配線ＲＬを透明導電材料で形成する場合であっても、センサ領域５０の透過率を高めることができる。
　［第５実施形態］　
　図１５は、第５実施形態に係る第２電極Ｅ２およびセンサ領域５０の概略的な平面図である。第４実施形態と同じく、センサ領域５０は孔ではなく、基材１０、絶縁層１１，１２，１３および封止層１５等が配置されている。
　本実施形態においては、第２電極Ｅ２が中継配線ＲＬを介することなく、センサ領域５０を横切っている。例えば、第２電極Ｅ２の幅は、第１辺Ｓ１側の端部から第２辺Ｓ２側の端部にわたって一定である。他の例として、センサ領域５０における第２電極Ｅ２の幅と、センサ領域５０以外における第２電極Ｅ２の幅とが異なってもよい。第２電極Ｅ２のうちセンサ領域５０と重なる部分の形状は、図１３に示したようなメッシュ状であってもよい。
　センサ領域５０を横切る形状の第２電極Ｅ２を形成するために、センサ領域５０にもリブ１４と分断構造ＳＳａが配置されてもよい。これにより、センサ領域５０を含む表示領域ＤＡの全体に対して第２電極Ｅ２の材料を蒸着すれば、図１５に示すようにセンサ領域５０を横切る第２電極Ｅ２を形成することができる。
　図１６は、図１５におけるXVI－XVI線に沿う表示装置ＤＳＰの概略的な断面図である。センサ領域５０において、第２電極Ｅ２は、絶縁層１３の上に配置され、封止層１５により覆われている。センサ領域５０には、有機層ＯＲが配置されていない。有機層ＯＲの端部は、例えばセンサ領域５０に近いリブ１４の上に位置している。
　図１７は、表示装置ＤＳＰに適用し得る他の例の概略的な断面図である。この図の例においては、センサ領域５０にも有機層ＯＲが配置されている。センサ領域５０において、有機層ＯＲは、絶縁層１３と第２電極Ｅ２の間に位置している。
　本実施形態のようにセンサ領域５０を横切るように第２電極Ｅ２を形成すれば、中継配線ＲＬや接続部ＣＰ１，ＣＰ２を設ける必要がない。したがって、表示装置ＤＳＰの製造プロセスが上述の各実施形態に比べ簡略化される。
　［第６実施形態］　
　図１８は、第６実施形態に係る第２電極Ｅ２およびセンサ領域５０の概略的な平面図である。第４および第５実施形態と同じく、センサ領域５０は孔ではなく、基材１０、絶縁層１１，１２，１３および封止層１５等が配置されている。
　図１８の例においては、センサ領域５０を覆う導電性の被覆層ＣＶが配置されている。被覆層ＣＶは、例えばセンサ領域５０と同じ円形であり、センサ領域５０の全体と重なっている。被覆層ＣＶは、センサ領域５０よりも大きい形状を有してもよい。また、被覆層ＣＶは、センサ領域５０の一部のみを覆う形状を有してもよい。
　被覆層ＣＶは、複数の第２電極Ｅ２と接続されている。被覆層ＣＶは、第２電極Ｅ２と同じ材料で同じプロセスにより形成することができる。この場合においては、センサ領域５０に分断構造ＳＳａが配置されていない。
　被覆層ＣＶを含む断面構造は、例えば図１６の例と同様である。すなわち、被覆層ＣＶは、センサ領域５０において絶縁層１３と封止層１５の間に位置している。被覆層ＣＶを含む断面構造は、図１７の例と同様であってもよい。この場合においては、被覆層ＣＶと絶縁層１３の間に有機層ＯＲが介在する。例えば、有機層ＯＲは、センサ領域５０において被覆層ＣＶと同じ平面形状を有している。
　例えば、図１０の例のように中継配線ＲＬがセンサ領域５０を横切る場合、図１４の例のように中継配線ＲＬがセンサ領域５０と重なるメッシュ状である場合、図１５の例のように第２電極Ｅ２がセンサ領域５０を横切る場合には、中継配線ＲＬや第２電極Ｅ２に起因した光の回折が生じ、センサ５によるセンシングに影響を与え得る。また、センサ５がカメラである場合には、中継配線ＲＬや第２電極Ｅ２に起因したゴーストが生じ得る。これに対し、センサ領域５０を覆う被覆層ＣＶを配置する構成であれば、回折やゴーストの発生を抑制できる。
　［第７実施形態］　
　上述の各実施形態においては、副画素ＳＰ１，ＳＰ２，ＳＰ３の有機層ＯＲに含まれる発光層ＥＬがいずれも同一色の光を放つ場合を想定した。本実施形態においては、副画素ＳＰ１，ＳＰ２，ＳＰ３の有機層ＯＲに含まれる発光層ＥＬが異なる色の光を放つ場合を想定する。
　図１９は、第７実施形態に係る表示装置ＤＳＰの概略的な断面図である。この図においては副画素ＳＰ１，ＳＰ２の境界の構造を示しているが、副画素ＳＰ２，ＳＰ３の境界や副画素ＳＰ１，ＳＰ３の境界にも同様の構造を適用できる。図１９に示す分断構造ＳＳａ（隔壁ＰＴａ）の形状は、図５の例と同様である。
　図１９の例においては、副画素ＳＰ１に有機層ＯＲ１が配置され、副画素ＳＰ２に有機層ＯＲ２が配置されている。有機層ＯＲ１は、例えば赤色の光を放つ発光層ＥＬを備えている。有機層ＯＲ２は、例えば緑色の光を放つ発光層ＥＬを備えている。図１９の断面には表れていないが、副画素ＳＰ３に配置された有機層ＯＲは、青色の光を放つ発光層ＥＬを備えている。
　有機層ＯＲ１は、開口ＯＰを通じて副画素ＳＰ１の第１電極Ｅ１を覆うとともに、リブ１４のうち隔壁ＰＴａよりも副画素ＳＰ１側の部分を覆っている。有機層ＯＲ２は、開口ＯＰを通じて副画素ＳＰ２の第１電極Ｅ１を覆うとともに、リブ１４のうち隔壁ＰＴａよりも副画素ＳＰ２側の部分を覆っている。
　隔壁ＰＴａの上には、有機層ＯＲ１ａ，ＯＲ２ａと、有機層ＯＲ１ａ，ＯＲ２ａを覆う導電層Ｅ２ａとが配置されている。有機層ＯＲ１ａは、有機層ＯＲ１と同じ材料で形成されている。有機層ＯＲ２ａは、有機層ＯＲ２と同じ材料で形成されている。導電層Ｅ２ａは、第２電極Ｅ２と同じ材料で形成されている。有機層ＯＲ１ａは、有機層ＯＲ１と離間している。有機層ＯＲ２ａは、有機層ＯＲ２と離間している。図１９の例においては、有機層ＯＲ１ａの一部が有機層ＯＲ２ａにより覆われている。
　有機層ＯＲ１は、副画素ＳＰ１の形状に開口したマスクを用いて真空蒸着により形成される。このとき、隔壁ＰＴａの上面に蒸着源からの材料が付着することにより、有機層ＯＲ１ａが形成される。有機層ＯＲ２は、有機層ＯＲ１の形成の後に、副画素ＳＰ２の形状に開口したマスクを用いて真空蒸着により形成される。このとき、隔壁ＰＴａの上面に蒸着源からの材料が付着することにより、有機層ＯＲ２ａが形成される。
　本実施形態の構成は、上述の各実施形態のいずれに対しても適用できる。例えば図１８に示したようにセンサ領域５０に被覆層ＣＶを配置する場合において、被覆層ＣＶの下に有機層ＯＲ１，ＯＲ２および副画素ＳＰ３の有機層ＯＲが重ねて配置されてもよい。
　以上、本発明の実施形態として説明した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
　本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
　また、上述の実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
　ＤＳＰ…表示装置、ＰＸ…画素、ＳＰ…副画素、ＤＰ…ダミー副画素、Ｅ１…第１電極、Ｅ２…第２電極、ＯＲ…有機層、ＳＳａ，ＳＳｂ…分断構造、ＲＬ…中継配線、ＣＰ１…第１接続部、ＣＰ２…第２接続部、１…画素回路、５…センサ、１３…絶縁層、１４…リブ、２０…表示素子、５０…センサ領域。

Claims (20)

  1. 　基材と、
    　前記基材の上に配置された複数の画素回路と、
    　前記複数の画素回路を覆う絶縁層と、
    　前記絶縁層の上に配置され、前記複数の画素回路にそれぞれ接続された複数の第１電極と、
    　前記複数の第１電極の上に配置された有機層と、
    　前記有機層の上に配置された複数の線状の第２電極と、
    　前記基材に重ねられるセンサと対向するセンサ領域と、
    　前記基材と前記絶縁層の間に配置された中継配線と、
    　第１接続部および第２接続部と、を備え、
    　前記複数の第２電極の少なくとも１つは、平面視において前記センサ領域を介して離間した第１線部および第２線部を有し、
    　前記中継配線は、前記第１接続部により前記第１線部に接続され、前記第２接続部により前記第２線部に接続されている、
    　表示装置。
  2. 　前記センサ領域は、前記基材および前記絶縁層を貫通する孔である、
    　請求項１に記載の表示装置。
  3. 　前記第２電極を覆う封止層をさらに備え、
    　前記孔は、前記封止層を貫通している、
    　請求項２に記載の表示装置。
  4. 　前記センサ領域は、円形であり、
    　前記中継配線は、前記センサ領域の周縁に沿う円弧状である、
    　請求項１に記載の表示装置。
  5. 　前記センサ領域は、前記基材および前記絶縁層を含み前記第１電極および前記画素回路の少なくとも一方を含まない領域である、
    　請求項１に記載の表示装置。
  6. 　前記中継配線は、前記センサ領域を横切るメッシュ状の金属線で構成されている、
    　請求項５に記載の表示装置。
  7. 　前記第１接続部および前記第２接続部の各々は、
    　　前記絶縁層を貫通するコンタクトホールと、
    　　前記絶縁層の上に配置され、前記コンタクトホールを通じて前記中継配線に接続された導電層と、
    　を備え、
    　前記第１線部は、前記第１接続部の前記導電層に接触し、
    　前記第２線部は、前記第２接続部の前記導電層に接触している、
    　請求項１に記載の表示装置。
  8. 　前記第１接続部および前記第２接続部の各々の前記導電層は、前記有機層により覆われ、
    　前記第１接続部および前記第２接続部の各々は、前記有機層を分断して前記導電層の一部が前記有機層から露出した露出領域を形成する分断構造をさらに備え、
    　前記第１線部は、前記第１接続部の前記分断構造により形成された前記露出領域を通じて前記第１接続部の前記導電層に接触し、
    　前記第２線部は、前記第２接続部の前記分断構造により形成された前記露出領域を通じて前記第２接続部の前記導電層に接触している、
    　請求項７に記載の表示装置。
  9. 　前記分断構造は、前記導電層の上に配置された隔壁を含み、
    　前記隔壁は、第１幅の上部と、前記第１幅よりも小さい第２幅の下部と、を有している、
    　請求項８に記載の表示装置。
  10. 　前記絶縁層の上に配置されたリブをさらに備え、
    　前記コンタクトホールは、前記絶縁層および前記リブを貫通している、
    　請求項７に記載の表示装置。
  11. 　前記センサ領域の周囲に配置された発光しない複数のダミー副画素をさらに備える、
    　請求項１に記載の表示装置。
  12. 　前記第１接続部および前記第２接続部は、前記ダミー副画素に配置されている、
    　請求項１１に記載の表示装置。
  13. 　前記センサは、カメラ、環境光を検出するためのセンサ、対象物の近接を検出するためのセンサ、および、指紋を検出するためのセンサの少なくとも１つを含む、
    　請求項１に記載の表示装置。
  14. 　基材と、
    　前記基材の上に配置された複数の画素回路と、
    　前記複数の画素回路を覆う絶縁層と、
    　前記絶縁層の上に配置され、前記複数の画素回路にそれぞれ接続された複数の第１電極と、
    　前記複数の第１電極の上に配置された有機層と、
    　前記有機層の上に配置された複数の線状の第２電極と、
    　前記基材に重ねられるセンサと対向するセンサ領域と、を備え、
    　前記センサ領域は、前記基材および前記絶縁層を含み前記第１電極および前記画素回路の少なくとも一方を含まない領域であり、
    　前記複数の第２電極の少なくとも１つは、前記センサ領域を横切っている、
    　表示装置。
  15. 　前記センサ領域において、前記第２電極と前記絶縁層の間に前記有機層が配置されている、
    　請求項８に記載の表示装置。
  16. 　前記絶縁層の上に配置されたリブをさらに備え、
    　前記センサ領域には前記有機層が配置されず、前記有機層の端部が前記リブの上に位置している、
    　請求項１４に記載の表示装置。
  17. 　基材と、
    　前記基材の上に配置された複数の画素回路と、
    　前記複数の画素回路を覆う絶縁層と、
    　前記絶縁層の上に配置され、前記複数の画素回路にそれぞれ接続された複数の第１電極と、
    　前記複数の第１電極の上に配置された有機層と、
    　前記有機層の上に配置された複数の線状の第２電極と、
    　前記基材に重ねられるセンサと対向するセンサ領域と、
    　前記センサ領域を覆う導電性の被覆層と、を備え、
    　前記センサ領域は、前記基材および前記絶縁層を含み前記第１電極および前記画素回路の少なくとも一方を含まない領域であり、
    　前記被覆層は、前記複数の第２電極の少なくとも１つと接続されている、
    　表示装置。
  18. 　前記センサ領域において、前記被覆層と前記絶縁層の間に前記有機層が配置されている、
    　請求項１７に記載の表示装置。
  19. 　前記被覆層は、前記センサ領域の全体を覆っている、
    　請求項１７に記載の表示装置。
  20. 　前記センサ領域および前記被覆層は、円形である、
    　請求項１９に記載の表示装置。
PCT/JP2021/044322 2021-02-12 2021-12-02 表示装置 WO2022172560A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022581201A JPWO2022172560A1 (ja) 2021-02-12 2021-12-02
CN202180093399.0A CN116848571A (zh) 2021-02-12 2021-12-02 显示装置
US18/447,332 US20230389359A1 (en) 2021-02-12 2023-08-10 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-020760 2021-02-12
JP2021020760 2021-02-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/447,332 Continuation US20230389359A1 (en) 2021-02-12 2023-08-10 Display device

Publications (1)

Publication Number Publication Date
WO2022172560A1 true WO2022172560A1 (ja) 2022-08-18

Family

ID=82838613

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/044322 WO2022172560A1 (ja) 2021-02-12 2021-12-02 表示装置

Country Status (4)

Country Link
US (1) US20230389359A1 (ja)
JP (1) JPWO2022172560A1 (ja)
CN (1) CN116848571A (ja)
WO (1) WO2022172560A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218142A (ja) * 2007-03-02 2008-09-18 Seiko Epson Corp 入力機能付有機エレクトロルミネッセンス装置、及び電子機器
US20190115415A1 (en) * 2017-10-12 2019-04-18 Samsung Display Co., Ltd. Display device
JP2019125551A (ja) * 2018-01-19 2019-07-25 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
US20190317629A1 (en) * 2018-04-13 2019-10-17 Samsung Electronics Co., Ltd. Display having opaque member disposed in area surrounded by pixels and electronic apparatus having the same
US20200258967A1 (en) * 2019-02-07 2020-08-13 Samsung Display Co., Ltd. Display apparatus including auxiliary pixels
US20200403057A1 (en) * 2019-06-21 2020-12-24 Samsung Display Co., Ltd. Display panel

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218142A (ja) * 2007-03-02 2008-09-18 Seiko Epson Corp 入力機能付有機エレクトロルミネッセンス装置、及び電子機器
US20190115415A1 (en) * 2017-10-12 2019-04-18 Samsung Display Co., Ltd. Display device
JP2019125551A (ja) * 2018-01-19 2019-07-25 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
US20190317629A1 (en) * 2018-04-13 2019-10-17 Samsung Electronics Co., Ltd. Display having opaque member disposed in area surrounded by pixels and electronic apparatus having the same
US20200258967A1 (en) * 2019-02-07 2020-08-13 Samsung Display Co., Ltd. Display apparatus including auxiliary pixels
US20200403057A1 (en) * 2019-06-21 2020-12-24 Samsung Display Co., Ltd. Display panel

Also Published As

Publication number Publication date
US20230389359A1 (en) 2023-11-30
JPWO2022172560A1 (ja) 2022-08-18
CN116848571A (zh) 2023-10-03

Similar Documents

Publication Publication Date Title
US9825109B2 (en) Display device
JP2016134236A (ja) 表示装置
WO2019033811A1 (zh) 电致发光显示基板及其制备方法、显示面板及显示装置
US11818930B2 (en) Display device
US20220223669A1 (en) Display device
US20230010053A1 (en) Display device
WO2022172560A1 (ja) 表示装置
US20220157900A1 (en) Display device
US20220199937A1 (en) Display device
US20210408484A1 (en) Electronic device
JP2022080003A (ja) 表示装置
WO2022163310A1 (ja) 表示装置
WO2022176395A1 (ja) 表示装置
US20230371342A1 (en) Display device and method of manufacturing display device
US20230217730A1 (en) Display device
WO2022168513A1 (ja) 表示装置及び表示装置の製造方法
WO2022181038A1 (ja) 表示装置
JP2022114732A (ja) 表示装置
JP2023003013A (ja) 電子機器
JP2022115548A (ja) 表示装置
JP2022175716A (ja) 表示装置
JP2023117639A (ja) 表示装置
JP2023120847A (ja) 表示装置
JP2022160194A (ja) 表示装置
JP2022170114A (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21925804

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022581201

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202180093399.0

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21925804

Country of ref document: EP

Kind code of ref document: A1