CN117156694B - 集成电路小间距引脚器件封装兼容方法、柔性电路带 - Google Patents

集成电路小间距引脚器件封装兼容方法、柔性电路带 Download PDF

Info

Publication number
CN117156694B
CN117156694B CN202311428425.8A CN202311428425A CN117156694B CN 117156694 B CN117156694 B CN 117156694B CN 202311428425 A CN202311428425 A CN 202311428425A CN 117156694 B CN117156694 B CN 117156694B
Authority
CN
China
Prior art keywords
flexible circuit
circuit board
arrangement
top surface
bonding pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311428425.8A
Other languages
English (en)
Other versions
CN117156694A (zh
Inventor
时贺原
廖观万
王飞
王垒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Wanlong Essential Technology Co ltd
Original Assignee
Beijing Wanlong Essential Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Wanlong Essential Technology Co ltd filed Critical Beijing Wanlong Essential Technology Co ltd
Priority to CN202311428425.8A priority Critical patent/CN117156694B/zh
Publication of CN117156694A publication Critical patent/CN117156694A/zh
Application granted granted Critical
Publication of CN117156694B publication Critical patent/CN117156694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Abstract

本发明涉及一种集成电路小间距引脚器件封装兼容方法、柔性电路带。该方法包括如下步骤：S10，选择第一柔性电路板；S20，在所述第一柔性电路板顶面和底面分别做出顶面第一排列焊盘和底面第一排列焊盘，所述顶面第一排列焊盘与所述小间距引脚器件一致，所述底面第一排列焊盘与第一转换引脚器件一致，并且所述第一转换引脚器件的引脚间距大于所述小间距引脚器件的引脚间距；S30，在所述第一柔性电路板上扇出小孔径过孔；S40，以所述小孔径过孔将所述第一柔性电路板的顶面第一排列焊盘与底面第一排列焊盘一一对应连接。本发明解决了高密度小间距引脚器件的扇出问题，并避免了盲埋孔的使用，降低使用高密度引脚器件时的工艺制造难度和成本。

Description

集成电路小间距引脚器件封装兼容方法、柔性电路带
技术领域
本发明涉及电子技术领域，尤其是集成电路板上器件封装技术，具体而言，涉及一种集成电路小间距引脚器件封装兼容方法、柔性电路带。
背景技术
随着集成电路制造工艺能力的提高，高密度引脚器件越来越多，尤其是在智能设备中，集成电路的功能越来越丰富而尺寸越来越小，引脚密度越来越高，这就致使作为集成电路载体的PCB板的工艺水平的进一步提高。以BGA封装的集成电路为例，通常的工业产品中，BGA封装的集成电路的引脚中心距主要为1.0mm、0.8mm，个别有0.65mm的，这时电路板的设计都是采用通孔连接（过孔将电路板打通，可以实现各层线路的连接，通常采用机械钻孔，对于板厚孔径比有一定的要求，一般是不能大于10：1，即，厚度为2.0mm的电路板，最小过孔为0.2mm。通常情况下，工业产品的电路板以1.6mm、2.0mm居多）的方式。而在使用高密度引脚集成电路，如引脚中心距0.5mm，0.4mm甚至更小的情况下，PCB电路板就需要采用盲埋孔的连接方式，以解决小间距引脚的扇出问题。而采用盲埋孔（不论采用此种过孔数量的多少）的电路板，会大大增加生产的工艺难度，因而导致成本的成倍增加。
技术的发展进步，各行业的交叉越来越多，功能强大的高密度引脚器件也逐渐应用到工业领域，然而这就出现一个问题：大部分工业产品电路板的密度不会特别高，都是采用通孔的设计。因使用一颗高密度的器件，电路板就需要使用盲埋孔的设计方式，致使电路板的成本成倍增加。
如何在使用高密度引脚器件的情况下，降低工艺制造难度和成本，成为一个亟需解决的问题。
发明内容
针对现有技术中对上述问题的认识不足，本发明提出一种集成电路小间距引脚器件封装兼容方法，解决了高密度小间距引脚器件的扇出问题，并避免了盲埋孔的使用。
本发明是这样实现的：
本发明首先提供一种集成电路小间距引脚器件封装兼容方法，包括如下步骤：选择第一柔性电路板；在所述第一柔性电路板顶面和底面分别做出顶面第一排列焊盘和底面第一排列焊盘，所述顶面第一排列焊盘与所述小间距引脚器件一致，所述底面第一排列焊盘与第一转换引脚器件一致，并且所述第一转换引脚器件的引脚间距大于所述小间距引脚器件的引脚间距；在所述第一柔性电路板上扇出小孔径过孔；以所述小孔径过孔将所述第一柔性电路板的顶面第一排列焊盘与底面第一排列焊盘一一对应连接。
在一些实施例中，所述小间距引脚器件的引脚间距为0.4mm、0.5mm、0.65mm或0.8mm中的任意一个，所述第一转换引脚器件的引脚间距为0.5mm、0.65mm、0.8mm或1.0mm中的任意一个，且所述第一转换引脚器件的引脚间距大于所述小间距引脚器件的引脚间距；和/或所述小孔径过孔为激光钻孔0.1mm孔径或机械钻孔0.15mm孔径。
在一些实施例中，以所述小孔径过孔将所述第一柔性电路板的顶面第一排列焊盘与底面第一排列焊盘一一对应连接具体为：以所述小孔径过孔边缘焊锡连接所述第一柔性电路板的顶面第一排列焊盘与底面第一排列焊盘连接；或者以一短导线穿过所述小孔径过孔连接所述第一柔性电路板的顶面第一排列焊盘与底面第一排列焊盘。
在一些实施例中，还包括：选择第二柔性电路板；在所述第二柔性电路板顶面和底面分别做出顶面第二排列焊盘和底面第二排列焊盘，所述顶面第二排列焊盘与所述底面第一排列焊盘一致，所述底面第二排列焊盘与第二转换引脚器件一致，并且所述第二转换引脚器件的引脚间距大于所述第一转换引脚器件的引脚间距；在所述第二柔性电路板上扇出小孔径过孔；以所述小孔径过孔将所述第二柔性电路板的顶面第二排列焊盘与底面第二排列焊盘一一对应连接；将所述第二柔性电路板叠置并连接于所述第一柔性电路板底面。
在一些实施例中，还包括：选择第三柔性电路板；在所述第三柔性电路板顶面和底面分别做出顶面第三排列焊盘和底面第三排列焊盘，所述顶面第三排列焊盘与所述底面第二排列焊盘一致，所述底面第三排列焊盘与第三转换引脚器件一致，并且所述第三转换引脚器件的引脚间距大于所述第二转换引脚器件的引脚间距；在所述第三柔性电路板上扇出小孔径过孔；以所述小孔径过孔将所述第三柔性电路板的顶面第三排列焊盘与底面第三排列焊盘一一对应连接；将所述第三柔性电路板叠置并连接于所述第二柔性电路板底面。
在一些实施例中，还包括：选择第四柔性电路板；在所述第四柔性电路板顶面和底面分别做出顶面第四排列焊盘和底面第四排列焊盘，所述顶面第四排列焊盘与所述底面第三排列焊盘一致，所述底面第四排列焊盘与第四转换引脚器件一致，并且所述第四转换引脚器件的引脚间距大于所述第三转换引脚器件的引脚间距；在所述第四柔性电路板上扇出小孔径过孔；以所述小孔径过孔将所述第四柔性电路板的顶面第四排列焊盘与底面第四排列焊盘一一对应连接；将所述第四柔性电路板叠置并连接于所述第三柔性电路板底面。
在一些实施例中，所述小间距引脚器件的引脚间距为0.4mm，所述第一转换引脚器件的引脚间距为0.5mm，所述第二转换引脚器件的引脚间距为0.65mm，所述第三转换引脚器件的引脚间距为0.8mm，所述第四转换引脚器件的引脚间距为1.0mm；和/或所述第一柔性电路板、第二柔性电路板、第三柔性电路板、第四柔性电路板的板厚不大于0.1mm。
本发明还提供一种兼容多种引脚间距焊盘封装的柔性电路带，包括：柔性电路板，其至少包括第一区段和第二区段；顶面第一排列焊盘，设置于所述柔性电路板第一区段的顶面；底面第一排列焊盘，设置于所述柔性电路板第一区段的底面，间距大于所述顶面第一排列焊盘的间距，并与所述顶面第一排列焊盘一一对应并连接；顶面第二排列焊盘，设置于所述柔性电路板第二区段的顶面，间距等于所述底面第一排列焊盘的间距；底面第二排列焊盘，设置于所述柔性电路板第二区段的底面，间距大于所述顶面第二排列焊盘的间距，并与所述顶面第二排列焊盘一一对应并连接。
在一些实施例中，所述柔性电路板还包括第三区段，该柔性电路带还包括：顶面第三排列焊盘，设置于所述柔性电路板第三区段的顶面，间距等于所述底面第二排列焊盘的间距；底面第三排列焊盘，设置于所述柔性电路板第三区段的底面，间距大于所述顶面第三排列焊盘的间距，并与所述顶面第三排列焊盘一一对应并连接。
在一些实施例中，所述柔性电路板还包括第四区段，该柔性电路带还包括：顶面第四排列焊盘，设置于所述柔性电路板第四区段的顶面，间距等于所述底面第三排列焊盘的间距；底面第四排列焊盘，设置于所述柔性电路板第四区段的底面，间距大于所述顶面第四排列焊盘的间距，并与所述顶面第四排列焊盘一一对应并连接。
在一些实施例中，所述顶面第一排列焊盘间距为0.4mm，底面第一排列焊盘、顶面第二排列焊盘间距为0.5mm，底面第二排列焊盘、顶面第三排列焊盘间距为0.65mm，底面第三排列焊盘、顶面第四排列焊盘间距为0.8mm，底面第四排列焊盘间距为1.0mm。
本发明相对于现有技术的有益效果是：本发明提出一种集成电路小间距引脚器件封装兼容方法，具体而言，至少可得到以下有益效果：
（1）本发明的封装兼容方法，解决了高密度引脚器件的扇出问题，避免了盲埋孔的使用，在使用高密度引脚器件时，能够降低工艺制造难度和成本；
（2）本发明的封装兼容方法，即使0.4mm、0.5mm引脚中心距的集成电路，均可使用此方式解决，具有通用性。
（3）本发明的封装兼容方法，既可以单级兼容，例如从0.4mm到0.5mm，也可以越级兼容，例如从0.4mm直接到1.0mm，还可以连续兼容，例如从0.4mm到0.5mm、0.5mm到0.65mm、0.65mm到0.8mm，0.8mm到1.0mm，具有通用性。
（4）本发明的封装兼容方法，对于不同阵列的焊盘数量也具有通用性，例如9x9阵列、20x20阵列均是可行的。
（5）本发明的封装兼容转换柔性电路带，可在一条电路带上设置一个或多个（2-4个）封装转接模块，根据需要进行灵活裁剪，既能够得到单个引脚间距的柔性电路板，同时通过叠加两个或多个不同的柔性电路带，能够实现从0.4mm间距到1.0mm间距的兼容封装，应用灵活，满足当前集成电路中大部分场景的使用需求。
应当理解，本发明任一实施方式的实现并不意味要同时具备或达到上述有益效果的多个或全部。
附图说明
为了更清楚地说明本发明的实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是示例性的，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图引申获得其它的实施附图。
本说明书所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容涵盖的范围内。
图1示例性示出一种9x9阵列0.4mm间距的集成电路封装示意图；
图2示例性示出对应图1中9x9阵列0.4mm间距的最外围焊盘导线直接引出示意图；
图3示例性示出对应图1中第一个内层将次外围焊盘通过过孔引出示意图；
图4示例性示出本发明一种实施例的0.4mm间距到0.5mm间距的兼容示意图；
图5示例性示出对应图4的焊盘布置示意图；
图6示例性示出对应图5的顶底焊盘连接透视示意图；
图7示例性示出本发明一种实施例的0.5mm间距到0.65mm间距的兼容示意图；
图8示例性示出对应图7的顶底焊盘连接透视示意图；
图9示例性示出本发明一种实施例的封装兼容转换柔性电路带示意图；
图10示例性示出本发明一种实施例的单个兼容柔性电路板裁剪示意图；
图11示例性示出本发明一种实施例的点胶固定示意图。
在各个附图中，相同或对应的标号表示相同或对应的部分。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。
在本发明的描述中，术语“包括/包含”、“由……组成”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的产品、设备、过程或方法不仅包括那些要素，而且需要时还可以包括没有明确列出的其他要素，或者是还包括为这种产品、设备、过程或方法所固有的要素。在没有更多限制的情况下，由语句“包括/包含……”、“由……组成”限定的要素，并不排除在包括所述要素的产品、设备、过程或方法中还存在另外的相同要素。
需要理解的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
还需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”、“内”、“外”、“中心”等指示方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置、部件或结构必须具有特定的方位、以特定的方位构造或操作，不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性，或者隐含指明所指示的技术特征的数量，或者对先后顺序的限制。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在集成电路制造中，高密度引脚器件引脚间距不大于0.5mm，扇出只能使用0.1mm（激光钻孔）或0.15mm（机械钻孔）孔径的过孔，此时PCB的板厚不可超过0.1mm和1mm。而工业领域的电路板厚度往往高于1mm，且以1.6mm以上的居多，这就造成过孔的扇出问题难以解决。若过孔的扇出采用盲埋孔的方式，即不打通整个电路板，只打通某个介质层（比如使用0.1mm的激光钻孔，逐个打出0.1mm深度的过孔），是可以满足扇出的要求的，只是一次控深钻孔会导致生产成本（相对于一次通孔）增加50%左右。
由此可知这里有三个问题：
（1）高密度小间距器件（0.4mm，0.5mm间距）扇出过孔需要使用小孔（激光钻0.1mm孔径，机械钻0.15mm孔径）；
（2）钻孔的厚径比较大，钻小孔就要求板厚比较薄（激光钻0.1mm板厚，机械钻1mm板厚）；
（3）工业产品的电路板厚度不会太薄（通常在1.6mm以上），盲埋孔方式成本极高。
以一个9x9阵列0.4mm中心距的小间距器件BGA封装为例，以下详细进行说明。
如图1是一个9x9阵列0.4mm间距的集成电路的封装，焊盘数量为9*9=81个，焊盘中心距为0.4mm，焊盘为直径0.24mm的圆形，焊盘之间的空气间隙为0.16mm。
如果直接使用此器件，在不考虑板厚情况下扇出0.1mm过孔，孔径0.1mm，孔盘0.25mm，扇出后，如图2所示：最外围焊盘不需要打孔，可以直接由引线引出。
因相邻焊盘之间的间隙只有0.16mm，无法引出最小0.075mm的导线，只能打孔出来从内层引出线路。第一个内层可以将次外围的焊盘通过过孔引出，如图3所示，此时再靠内部的焊盘打出的过孔将无法引出导线，次外围的焊盘都已经通过过孔将信号线引出，再往内的焊盘打出过孔也无法将信号线引出，因为次外围的过孔挡住了引线通道。所以，0.4mm焊盘中心距的集成电路无法通过过孔扇出引出导线。
本发明使用柔性电路兼容封装设计解决此问题，下面继续以9x9阵列0.4mm中心距的小间距器件BGA封装，设计成兼容1.0mm间距焊盘的封装为例进行说明，主要包括：
（1）使用很薄的柔性电路板顶面做出和高密度小间距器件一致的排列焊盘（即封装）；
（2）在柔性电路板上扇出小孔径（0.1mm）的过孔；
（3）在柔性电路板的底面做成0.5mm焊盘中心间距的BGA封装；
（4）同样方式将0.5mm BGA封装转成0.65mm BGA封装；
（5）再将0.65mm BGA封装转为0.8mm BGA封装；
（6）再将0.8mm BGA封装转为1.0mm BGA封装。
首先介绍0.4mm间距到0.5mm间距的兼容，具体解决方案如下：
S10，选择一柔性电路板（为方便后续阐述，将其称之为第一柔性电路板）；柔性电路板可以做的足够薄，0.05mm、0.1mm等等，这就可以使用最小0.1mm的通孔，且能满足厚径比的要求。
S20，在该第一柔性电路板顶面做出与高密度小间距引脚器件一致的排列焊盘（为方便后续阐述，将其称之为顶面第一排列焊盘），如图4所示，即0.4mm排列焊盘，高密度小间距引脚器件的引脚间距即0.4mm。
同时，在第一柔性电路板底面做出与第一转换引脚器件一致的底面第一排列焊盘，底面第一排列焊盘的引脚间距大于高密度小间距引脚器件的引脚间距，如图4所示，即0.5mm排列焊盘，引脚间距即0.5mm。
如图5所示，图中小圆圈分别示出顶面第一排列焊盘，中心距为0.4mm，底面第一排列焊盘，中心距为0.5mm，焊盘数量和位置一一对应，中心是对齐的。
S30，在第一柔性电路板上扇出小孔径过孔；对于0.1mm的柔性电路板，完全可以使用激光钻孔工艺扇出0.1mm孔径的过孔，图4中未示出过孔。
以上环节均可在加工制作柔性电路板时一并完成。
S40，以小孔径过孔将第一柔性电路板的顶面第一排列焊盘与底面第一排列焊盘一一对应连接，也就是采用小孔径过孔将顶面的0.4mm排列焊盘与底面的0.5mm排列焊盘一一对应连接起来，形成导通。
在图5所示焊盘阵列的基础上，扇出过孔，如图6所示的透视图，中心双圆为0.1mm孔径通孔（即过孔），通过导线将顶面第一排列焊盘与底面第一排列焊盘一一对应连接，导线两端所连接的小圆圈分别表示顶面和底面的焊盘，其中，焊盘阵列中心线左侧，导线左端为底面焊盘，中心距为0.5mm，导线右端为顶面焊盘，中心距为0.4mm，焊盘阵列中心线右侧，导线右端为底面焊盘，中心距为0.5mm，导线左端为顶面焊盘，中心距为0.4mm。
需要说明的是，以小孔径过孔将第一柔性电路板顶面与底面的排列焊盘一一对应连接具体为：
若上下两个对应的焊盘偏位不大，距离较近，可以直接以小孔径过孔边缘焊锡连接柔性电路板顶面与底面的焊盘。
若上下两个对应的焊盘偏位较大，距离较远，需要以一短导线穿过小孔径过孔连接柔性电路板顶面与底面的排列焊盘。
通过本发明的方法，可以将0.4mm间距的集成电路兼容0.5mm的封装类型，能够非常容易地将集成电路的焊盘间距扩大，以兼容更大间距的封装类型，解决小间距焊盘中心距的集成电路无法通过通孔扇出引出导线的问题。
应当理解，上述以0.4mm间距的集成电路兼容0.5mm的封装为例进行说明，但本发明小间距引脚器件的引脚间距可以是0.4mm、0.5mm、0.65mm或0.8mm中的任意一个，第一转换引脚器件的引脚间距可以是0.5mm、0.65mm、0.8mm或1.0mm中的任意一个，只要第一转换引脚器件的引脚间距大于小间距引脚器件的引脚间距即可。如此，既可以单级兼容，例如从0.4mm直接到0.5mm，也可以越级兼容，例如从0.4mm直接到1.0mm，还可以连续兼容，即以本发明的方法兼容多次，例如先从0.4mm到0.5mm、0.5mm到0.65mm、0.65mm到0.8mm，最后从0.8mm到1.0mm，使得本发明的方法具有通用性，在实际应用中更灵活。
对于通过继续叠加不同数量的柔性电路板，逐步将集成电路的焊盘间距扩大，可以将诸如0.4mm间距的集成电路兼容0.5mm、0.65mm、0.8mm、1.0mm等不同间距的封装类型。下面继续进行详细阐述。
0.5mm间距到0.65mm间距的兼容，包括：
S50，如图7，选择第二柔性电路板；第二柔性电路板在材质和厚度上与第一柔性电路板相同。
S60，在第二柔性电路板顶面和底面分别做出顶面第二排列焊盘和底面第二排列焊盘，顶面第二排列焊盘与底面第一排列焊盘一致，即0.5mm间距，底面第二排列焊盘与第二转换引脚器件一致，并且第二转换引脚器件的引脚间距大于第一转换引脚器件的引脚间距，即本环节需要兼容的0.65mm；
S70，在第二柔性电路板上扇出小孔径过孔；
S80，以小孔径过孔将第二柔性电路板的顶面第二排列焊盘与底面第二排列焊盘一一对应连接；
同理，如图8所示的透视图，中心双圆为0.1mm孔径通孔（即过孔），通过导线将顶面第二排列焊盘与底面第二排列焊盘一一对应连接，导线两端所连接的小圆圈分别表示顶面和底面的焊盘，与图7类似，焊盘阵列中心线左侧，导线左端为底面焊盘，中心距为0.65mm，导线右端为顶面焊盘，中心距为0.5mm，焊盘阵列中心线右侧，导线右端为底面焊盘，中心距为0.65mm，导线左端为顶面焊盘，中心距为0.5mm。对于弯折导线，表示顶面和底面焊盘相距较远，过孔与顶面、底面焊盘都相距较远，需要以折线形式连接。
S90，将第二柔性电路板叠置并连接于第一柔性电路板底面，如图7所示，如此将0.5mm焊盘间距器件进一步兼容到0.65mm间距，与0.4mm间距兼容到0.5mm间距一起，从而将0.4mm焊盘间距器件一次性兼容到0.65mm间距，满足使用需求。
0.65mm间距到0.8mm间距的兼容，包括：
S100，选择第三柔性电路板；
S110，在第三柔性电路板顶面和底面分别做出顶面第三排列焊盘和底面第三排列焊盘，顶面第三排列焊盘与底面第二排列焊盘一致，即0.65mm间距，底面第三排列焊盘与第三转换引脚器件一致，并且第三转换引脚器件的引脚间距大于第二转换引脚器件的引脚间距，即本环节需要兼容的0.8mm；
S120，在第三柔性电路板上扇出小孔径过孔；
S130，以小孔径过孔将第三柔性电路板的顶面第三排列焊盘与底面第三排列焊盘一一对应连接。
S140，将第三柔性电路板叠置并连接于第二柔性电路板底面。
0.8mm间距到1.0mm间距的兼容，包括：
S150，选择第四柔性电路板；
S160，在第四柔性电路板顶面和底面分别做出顶面第四排列焊盘和底面第四排列焊盘，顶面第四排列焊盘与底面第三排列焊盘一致，即0.8mm间距，底面第四排列焊盘与第四转换引脚器件一致，并且第四转换引脚器件的引脚间距大于第三转换引脚器件的引脚间距，即本环节需要兼容的1.0mm；
S170，在第四柔性电路板上扇出小孔径过孔；
S180，以小孔径过孔将第四柔性电路板顶面与底面的排列焊盘一一对应连接；
S190，将第四柔性电路板叠置并连接于第三柔性电路板底面。
需要说明，本发明以9x9的焊盘阵列进行了说明，其他数量的焊盘处理方式一致。
基于本发明的方法，本发明继续设计出一种兼容不同引脚间距焊盘封装的柔性电路带，如图9所示，该柔性电路带包括柔性电路板，柔性电路板可以为长条形结构，材质和厚度与前述的一致，其至少包括第一区段和第二区段；多组顶焊盘和底焊盘分别间隔设置在柔性电路板的顶面和底面上不同的位置，顶焊盘和底焊盘经由过孔一一导通连接，形成多个封装转接模块。
具体来说，参见图9，顶面第一排列焊盘设置于柔性电路板第一区段的顶面（也即顶面的第一位置），第一位置例如是柔性电路板其中一端或靠近该一端处；底面第一排列焊盘设置于柔性电路板第一区段的底面（底面的第一位置），与顶面第一排列焊盘对应，间距大于顶面第一排列焊盘，并与顶面第一排列焊盘一一连接。本发明中顶面第一排列焊盘间距为0.4mm，底面第一排列焊盘间距为0.5mm，如此形成第一封装转接模块，该封装转接模块将0.4mm焊盘间距转换为0.5mm，形成由0.4mm间距对0.5mm的兼容封装。
顶面第二排列焊盘设置于柔性电路板第二区段的顶面（也即顶面的第二位置），第二位置例如是柔性电路板上靠近第一位置并间隔一定距离处；底面第二排列焊盘设置于柔性电路板第二区段的底面（也即底面的第二位置），间距大于顶面第二排列焊盘，并与顶面第二排列焊盘一一对应并连接；顶面第二排列焊盘与底面第一排列焊盘间距相同，为0.5mm，底面第二排列焊盘间距为0.65mm，如此形成第二封装转接模块，该封装转接模块将0.5mm焊盘间距转换为0.65mm，形成由0.5mm间距对0.65mm的兼容封装。
同样参见图9，顶面第三排列焊盘设置于柔性电路板顶面的第三位置，第三位置例如是柔性电路板上靠近第二位置并间隔一定距离处；底面第三排列焊盘设置于柔性电路板底面的第三位置，间距大于顶面第三排列焊盘，并与顶面第三排列焊盘一一对应并连接；顶面第三排列焊盘与底面第二排列焊盘间距相同，为0.65mm，底面第三排列焊盘间距为0.8mm，如此形成第三封装转接模块，该封装转接模块将0.65mm焊盘间距转换为0.8mm，形成由0.65mm间距对0.8mm的兼容封装。
顶面第四排列焊盘设置于柔性电路板顶面的第四位置，第四位置例如是柔性电路板上靠近第三位置并间隔一定距离处，也就是柔性电路板另一端或靠近该一端处；底面第四排列焊盘设置于柔性电路板底面的第四位置，间距大于顶面第四排列焊盘，并与顶面第四排列焊盘一一对应并连接。顶面第四排列焊盘与底面第三排列焊盘间距相同，为0.8mm，底面第四排列焊盘间距为1.0mm，如此形成第四封装转接模块，该封装转接模块将0.8mm焊盘间距转换为1.0mm，形成由0.8mm间距对1.0mm的兼容封装。
以上兼容不同引脚间距焊盘封装的柔性电路带同时具有4个封装转接模块，分别可以将0.4mm焊盘间距转换为0.5mm，0.5mm焊盘间距转换为0.65mm，0.65mm焊盘间距转换为0.8mm，以及将0.8mm焊盘间距转换为1.0mm。将此兼容不同引脚间距焊盘封装的柔性电路带设计为20x20阵列（其他数量亦可，20x20可以包括大部分需求场景）的焊盘阵列，当需要10x10的兼容阵列时，可以将单个电路带进行裁剪。如图10所示，以9x9阵列裁剪为8x8为例，沿着图中方框标注线将外围裁剪掉，即可形成8x8的兼容柔性电路板。
另外，以上兼容不同引脚间距焊盘封装的柔性电路带可以裁剪为4个封装转接模块，得到任意一种兼容柔性电路板，更重要的是可以根据需要将任意两个、三个或四个封装转接模块进行叠加，得到多种不同规格的兼容柔性电路板，满足市场上大部分需求场景，灵活且通用。
另外，如图11所示，可进一步在边缘位置采用点胶的方式进行加固，也可将兼容后的器件整体塑封起来，形成一种新封装的元器件。
还需要说明的是，本发明以小间距BGA封装和较大间距BGA封装转换为例说明，推广之，将小间距BGA封装转为SOP封装、QFP封装等其他封装形式，亦可采用此方法。
以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
虽然在上面论述中包含了若干具体实现细节，但是这些不应当被解释为对本发明的范围的限制。在单独的实施例的上下文中描述的某些特征还可以组合地实现在单个实现中。相反地，在单个实现的上下文中描述的各种特征也可以单独地或以任何合适的子组合的方式实现在多个实现中。

Claims (12)

1.一种集成电路小间距引脚器件封装兼容方法，其特征在于，包括如下步骤：
选择第一柔性电路板；
在所述第一柔性电路板顶面和底面分别做出顶面第一排列焊盘和底面第一排列焊盘，所述顶面第一排列焊盘与所述小间距引脚器件一致，所述底面第一排列焊盘与第一转换引脚器件一致，并且所述第一转换引脚器件的引脚间距大于所述小间距引脚器件的引脚间距；
在所述第一柔性电路板上扇出小孔径过孔；
以所述小孔径过孔将所述第一柔性电路板的顶面第一排列焊盘与底面第一排列焊盘一一对应连接；
选择第二柔性电路板；
在所述第二柔性电路板顶面和底面分别做出顶面第二排列焊盘和底面第二排列焊盘，所述顶面第二排列焊盘与所述底面第一排列焊盘一致，所述底面第二排列焊盘与第二转换引脚器件一致，并且所述第二转换引脚器件的引脚间距大于所述第一转换引脚器件的引脚间距；
在所述第二柔性电路板上扇出小孔径过孔；
以所述小孔径过孔将所述第二柔性电路板的顶面第二排列焊盘与底面第二排列焊盘一一对应连接；
将所述第二柔性电路板叠置并连接于所述第一柔性电路板底面。
2.根据权利要求1所述的方法，其特征在于：
所述小间距引脚器件的引脚间距为0.4mm、0.5mm、0.65mm或0.8mm中的任意一个，所述第一转换引脚器件的引脚间距为0.5mm、0.65mm、0.8mm或1.0mm中的任意一个，且所述第一转换引脚器件的引脚间距大于所述小间距引脚器件的引脚间距。
3.根据权利要求1所述的方法，其特征在于：
所述小孔径过孔为激光钻孔0.1mm孔径或机械钻孔0.15mm孔径。
4.根据权利要求1所述的方法，其特征在于：
以所述小孔径过孔将所述第一柔性电路板的顶面第一排列焊盘与底面第一排列焊盘一一对应连接具体为：
以所述小孔径过孔边缘焊锡连接所述第一柔性电路板的顶面第一排列焊盘与底面第一排列焊盘连接；或者
以一短导线穿过所述小孔径过孔连接所述第一柔性电路板的顶面第一排列焊盘与底面第一排列焊盘。
5.根据权利要求1所述的方法，其特征在于，还包括：
选择第三柔性电路板；
在所述第三柔性电路板顶面和底面分别做出顶面第三排列焊盘和底面第三排列焊盘，所述顶面第三排列焊盘与所述底面第二排列焊盘一致，所述底面第三排列焊盘与第三转换引脚器件一致，并且所述第三转换引脚器件的引脚间距大于所述第二转换引脚器件的引脚间距；
在所述第三柔性电路板上扇出小孔径过孔；
以所述小孔径过孔将所述第三柔性电路板的顶面第三排列焊盘与底面第三排列焊盘一一对应连接；
将所述第三柔性电路板叠置并连接于所述第二柔性电路板底面。
6.根据权利要求5所述的方法，其特征在于，还包括：
选择第四柔性电路板；
在所述第四柔性电路板顶面和底面分别做出顶面第四排列焊盘和底面第四排列焊盘，所述顶面第四排列焊盘与所述底面第三排列焊盘一致，所述底面第四排列焊盘与第四转换引脚器件一致，并且所述第四转换引脚器件的引脚间距大于所述第三转换引脚器件的引脚间距；
在所述第四柔性电路板上扇出小孔径过孔；
以所述小孔径过孔将所述第四柔性电路板的顶面第四排列焊盘与底面第四排列焊盘一一对应连接；
将所述第四柔性电路板叠置并连接于所述第三柔性电路板底面。
7.根据权利要求6所述的方法，其特征在于：
所述小间距引脚器件的引脚间距为0.4mm，所述第一转换引脚器件的引脚间距为0.5mm，所述第二转换引脚器件的引脚间距为0.65mm，所述第三转换引脚器件的引脚间距为0.8mm，所述第四转换引脚器件的引脚间距为1.0mm。
8.根据权利要求6所述的方法，其特征在于：
所述第一柔性电路板、第二柔性电路板、第三柔性电路板、第四柔性电路板的板厚不大于0.1mm。
9.一种兼容多种引脚间距焊盘封装的柔性电路带，其特征在于，包括：
柔性电路板，其至少包括第一区段和第二区段；
顶面第一排列焊盘，设置于所述柔性电路板第一区段的顶面；
底面第一排列焊盘，设置于所述柔性电路板第一区段的底面，间距大于所述顶面第一排列焊盘的间距，并与所述顶面第一排列焊盘一一对应并连接；
顶面第二排列焊盘，设置于所述柔性电路板第二区段的顶面，间距等于所述底面第一排列焊盘的间距；
底面第二排列焊盘，设置于所述柔性电路板第二区段的底面，间距大于所述顶面第二排列焊盘的间距，并与所述顶面第二排列焊盘一一对应并连接。
10.根据权利要求9所述的柔性电路带，其特征在于，所述柔性电路板还包括第三区段，该柔性电路带还包括：
顶面第三排列焊盘，设置于所述柔性电路板第三区段的顶面，间距等于所述底面第二排列焊盘的间距；
底面第三排列焊盘，设置于所述柔性电路板第三区段的底面，间距大于所述顶面第三排列焊盘的间距，并与所述顶面第三排列焊盘一一对应并连接。
11.根据权利要求10所述的柔性电路带，其特征在于，所述柔性电路板还包括第四区段，该柔性电路带还包括：
顶面第四排列焊盘，设置于所述柔性电路板第四区段的顶面，间距等于所述底面第三排列焊盘的间距；
底面第四排列焊盘，设置于所述柔性电路板第四区段的底面，间距大于所述顶面第四排列焊盘的间距，并与所述顶面第四排列焊盘一一对应并连接。
12.根据权利要求11所述的柔性电路带，其特征在于：
所述顶面第一排列焊盘间距为0.4mm，底面第一排列焊盘、顶面第二排列焊盘间距为0.5mm，底面第二排列焊盘、顶面第三排列焊盘间距为0.65mm，底面第三排列焊盘、顶面第四排列焊盘间距为0.8mm，底面第四排列焊盘间距为1.0mm。
CN202311428425.8A 2023-10-31 2023-10-31 集成电路小间距引脚器件封装兼容方法、柔性电路带 Active CN117156694B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311428425.8A CN117156694B (zh) 2023-10-31 2023-10-31 集成电路小间距引脚器件封装兼容方法、柔性电路带

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311428425.8A CN117156694B (zh) 2023-10-31 2023-10-31 集成电路小间距引脚器件封装兼容方法、柔性电路带

Publications (2)

Publication Number Publication Date
CN117156694A CN117156694A (zh) 2023-12-01
CN117156694B true CN117156694B (zh) 2024-02-23

Family

ID=88897258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311428425.8A Active CN117156694B (zh) 2023-10-31 2023-10-31 集成电路小间距引脚器件封装兼容方法、柔性电路带

Country Status (1)

Country Link
CN (1) CN117156694B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459039B1 (en) * 2000-06-19 2002-10-01 International Business Machines Corporation Method and apparatus to manufacture an electronic package with direct wiring pattern
JP2004356219A (ja) * 2003-05-27 2004-12-16 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2006222330A (ja) * 2005-02-14 2006-08-24 Nippon Mektron Ltd 多層フレキシブル回路配線基板及びその製造方法
CN107889355A (zh) * 2017-11-10 2018-04-06 广东欧珀移动通信有限公司 一种电路板组件以及电子设备
JP2019047102A (ja) * 2017-08-29 2019-03-22 同泰電子科技股▲ふん▼有限公司ＵＮＩＦＬＥＸ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． フレキシブル回路基板及びその製造方法
CN216600304U (zh) * 2021-12-31 2022-05-24 芯天下技术股份有限公司 一种兼容焊盘及电子电路
WO2023124883A1 (zh) * 2021-12-29 2023-07-06 华为技术有限公司 一种基板、封装结构、板级架构以及基板的制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030065698A (ko) * 2002-01-30 2003-08-09 삼성전자주식회사 볼의 피치가 작은 반도체 패키지의 테스트를 용이하게 할수 있는 반도체 패키지 테스트 보드
US20050251777A1 (en) * 2004-05-05 2005-11-10 International Business Machines Corporation Method and structure for implementing enhanced electronic packaging and PCB layout with diagonal vias
US8722457B2 (en) * 2007-12-27 2014-05-13 Stats Chippac, Ltd. System and apparatus for wafer level integration of components
US20200072871A1 (en) * 2017-03-31 2020-03-05 Intel Corporation Ultra low-cost, low leadtime, and high density space transformer for fine pitch applications
GB2581149B (en) * 2019-02-05 2021-11-10 Pragmatic Printing Ltd Flexible interposer
US11812544B2 (en) * 2021-12-21 2023-11-07 Xilinx, Inc. Breakout structure for an integrated circuit device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459039B1 (en) * 2000-06-19 2002-10-01 International Business Machines Corporation Method and apparatus to manufacture an electronic package with direct wiring pattern
JP2004356219A (ja) * 2003-05-27 2004-12-16 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2006222330A (ja) * 2005-02-14 2006-08-24 Nippon Mektron Ltd 多層フレキシブル回路配線基板及びその製造方法
JP2019047102A (ja) * 2017-08-29 2019-03-22 同泰電子科技股▲ふん▼有限公司ＵＮＩＦＬＥＸ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． フレキシブル回路基板及びその製造方法
CN107889355A (zh) * 2017-11-10 2018-04-06 广东欧珀移动通信有限公司 一种电路板组件以及电子设备
WO2023124883A1 (zh) * 2021-12-29 2023-07-06 华为技术有限公司 一种基板、封装结构、板级架构以及基板的制作方法
CN216600304U (zh) * 2021-12-31 2022-05-24 芯天下技术股份有限公司 一种兼容焊盘及电子电路

Also Published As

Publication number Publication date
CN117156694A (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
JP4823262B2 (ja) 回路基板を用いたジョイントボックス
US3480836A (en) Component mounted in a printed circuit
EP0602609B1 (en) Electrical connector having a supported bulge configuration
WO2004038289A1 (ja) 発光モジュール
EP0216363A2 (en) Electric component part having lead terminals
EP0475565B1 (en) Electronic circuits and a method for their manufacture by means of ultrasonic welding
CN117156694B (zh) 集成电路小间距引脚器件封装兼容方法、柔性电路带
EP0878987A1 (en) Printed circuit board
KR100346899B1 (ko) 반도체장치 및 그 제조방법
US6508664B2 (en) Connectors for circuit boards configured with foil on both sides
JP2000031545A (ja) 半導体発光素子及びその製造方法
JP4380334B2 (ja) 電子装置の製造方法
CN112437552A (zh) 一种阻焊是油墨阻焊的双层导线电路板及其制作方法
JPS6057222B2 (ja) フィルムキャリァ型半導体装置
JPH0121503Y2 (zh)
KR100646630B1 (ko) 발광다이오드용 인쇄회로기판 제조방법 및 이를 이용한발광다이오드용 인쇄회로기판
JP3124813U (ja) フレキシブルフラットケーブル
JP4388168B2 (ja) 樹脂成形基板
JPH07235636A (ja) 半導体装置及びその積層構造体
JP2002016330A (ja) 部品実装用基板およびその製造方法
JP3303801B2 (ja) 回路板、該回路板を備えた電気接続箱および回路板の製造方法
KR20020028038A (ko) 반도체 패키지의 적층 구조 및 그 적층 방법
KR20030033611A (ko) 적층형 반도체패키지 및 그 제조방법
KR20180010540A (ko) 가이드가 결합된 전자부품 제조방법
JPH05191031A (ja) 多数の導電性端子付き電子部品の半田付け方法及び帯状の半田

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant