CN117151032B - 基于Kelvin的ATE检测PCB板的测试方法 - Google Patents
基于Kelvin的ATE检测PCB板的测试方法 Download PDFInfo
- Publication number
- CN117151032B CN117151032B CN202311403448.3A CN202311403448A CN117151032B CN 117151032 B CN117151032 B CN 117151032B CN 202311403448 A CN202311403448 A CN 202311403448A CN 117151032 B CN117151032 B CN 117151032B
- Authority
- CN
- China
- Prior art keywords
- power supply
- pin
- plane
- feedback
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 44
- 238000010998 test method Methods 0.000 title claims abstract description 12
- 239000013598 vector Substances 0.000 claims abstract description 47
- 238000004458 analytical method Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 15
- 150000003071 polychlorinated biphenyls Chemical class 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 12
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000013100 final test Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 206010063385 Intellectualisation Diseases 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002498 deadly effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及芯片测试技术领域，尤其涉及基于Kelvin的ATE检测PCB板的测试方法，包括利用向量分析法判断管脚坐标与供电电源平面的有界集和反馈回路的有界集的位置关系，从而判断电源的供电电源平面和反馈回路的连接关系是否正确。本发明解决现有EDA设计工具按逻辑关系反馈和供电电源在同一个电性能上容易误判的问题。
Description
技术领域
本发明涉及芯片测试技术领域，尤其涉及基于Kelvin的ATE检测PCB板的测试方法。
背景技术
PCB（Printed Circuit Board，印制电路板），印刷线路板，是电子产品的物理支撑以及信号传输的重要组成部分。
ATE（Auto Test Equipment）FT/CP载板，是一种专用于测试封装前、后芯片的一种连接芯片和测试设备的接口电路板；芯片封装前测试CP（Chip Probing）；芯片封装后测试FT（Final Test）。
现有EDA （Electronic Design Automation）设计工具按逻辑关系反馈和供电电源在同一个电性能来判断连接关系，无法保证可以实现开尔文连接Kelvin Connection的正确连接关系，常出现错误包括：
1、反馈端直接连接到了对应的电源平面，导致反馈端获得的反馈电源并非待测芯片电源管脚所获得的电源时序和值；而是完全等同于供电电源所提供的电源的时序和值；
2、反馈端并没有连接到待测芯片的对应电源管脚；而是接到了其它线路中部件的管脚上，导致反馈端所获得的反馈电源并非待测芯片电源管脚所获得的电源时序和值；也不等同于供电电源提供的电源时序和值；
3、反馈端没有连接导致无法获得反馈电源信息。
以上三点问题都会造成测试机台Tester收到的反馈信号不能正确的体现待测芯片端DUT的供电情况；所以，现有EDA工具无法保证开尔文连接一定是正确的，导致测试芯片用的封装后测试/封装前测试的设计存在重大设计隐患，对芯片测试的效率和良率都带来致命的影响。
发明内容
针对现有技术中存在的不足，本发明解决现有EDA设计工具按逻辑关系反馈和供电电源在同一个电性能上容易误判的问题。
本发明所采用的技术方案是：基于Kelvin的ATE检测PCB板的测试方法包括以下步骤：
利用向量分析法判断管脚坐标与供电电源平面的有界集和反馈回路的有界集的位置关系；从而判断供电电源平面和反馈回路的连接关系。
进一步的，管脚坐标包括：待测芯片管脚坐标、测试机供电管脚坐标和测试机反馈管脚。
进一步的，利用skill软件从管脚参数、供电电源平面的图像文件中得到管脚坐标和供电电源平面的坐标向量；利用供电电源平面的坐标向量可以获得供电电源平面的外边界以及供电电源平面的空腔的内边界。
进一步的，位置关系的判断包括：
利用有界向量法判断管脚坐标是否在供电电源平面和供电电源平面的空腔区域内；
利用有界向量法判断待测芯片管脚坐标、测试机反馈管脚坐标是否与反馈回路的端点重叠。
进一步的，电源的供电电源平面连接正确条件为：待测芯片管脚坐标、测试机供电管脚坐标在供电电源平面的有界集内且不在供电电源平面的空腔区域的有界集内；测试机反馈管脚坐标在供电电源平面的空腔区域的有界集内或在供电电源平面的有界集外。
进一步的，电源的反馈回路连接正确条件为：待测芯片管脚坐标和测试机反馈管脚坐标分别与反馈回路的两端点坐标重叠。
进一步的，当电源的反馈回路连接错误和/或电源的供电电源平面连接错误时，进行错误警告提示。
本发明的有益效果：
1、本发明利用有界向量法判断待测芯片管脚坐标、测试机供电管脚坐标和测试机反馈管脚与供电电源平面、供电电源空腔区域和反馈回路的位置关系，从而准确判断电源的供电电源平面和反馈回路的连接是否正确，测试方法简单；
2、通过改进EDA软件功能，实现芯片测试用的芯片封装后测试/芯片封装前测试PCB上开尔文连接设计的智能化，确保设计的正确性和完整性，对芯片测试的一次性投产成功和良率的提高提供了明确的保障。
附图说明
图1是本发明的基于Kelvin的ATE检测PCB板的测试方法流程图；
图2为开尔文连接标准电路图；
图3为电源的电源供电点/反馈的逻辑关系实例图；
图4为供电电源平面属性参数图；
图5是反馈回路属性参数图；
图6是供电电源管脚属性参数图；
图7是反馈管脚属性参数图；
图8是电性能属性参数图；
图9是向量分析法原理图；
图10是待测芯片管脚与供电电源平面位置示意图；
图11是测试机供电管脚与供电电源平面位置示意图；
图12是测试机反馈管脚与供电电源平面位置示意图；
图13是测试机反馈管脚、待测芯片管脚与反馈回路位置示意图；
图14是本发明电源的供电电源/反馈的逻辑关系实例；
图15是供电电源/反馈的逻辑关系示意图；
其中，1、供电电源平面；2、平面空腔区域；3、第一待测芯片管脚；4、第二待测芯片管脚；5、第三待测芯片管脚；6、第一测试机供电管脚；7、第二测试机供电管脚；8、第三测试机供电管脚；9、第一测试机反馈管脚；10、第二测试机反馈管脚；11、第三测试机反馈管脚；12、反馈回路；13、第一反馈回路管脚；14、第二反馈回路管脚；15、第四待测芯片管脚；16、第四测试机反馈管脚；17、第一管脚；18、第二管脚；19、信号线。
具体实施方式
下面结合附图和实施例对本发明作进一步说明，此图为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
芯片测试过程为：测试机台会通过芯片封装后测试/芯片封装前测试边缘的电源供电点提供驱动电源给中间的待测芯片，通常以电源平面的形式连接供电电源点和待测芯片对应的电源管脚；同时，位于电源供电点旁边的反馈点，将负责收集芯片封装后测试/芯片封装前测试板中间待测芯片上和电源供电点对应的电源管脚所获得的电源数据用信号线连接待测芯片对应的电源管脚和反馈点，以保证测试正确执行。
正确执行过程为：
1、根据芯片电源管脚的供电需求，调整测试机台的电压输出端口的输出；
2、通过电源供电点线路连接测试机台的电压输出端口和芯片电源管脚，实现给芯片供电；
3、通过反馈线路连接测试机台的反馈端口和芯片电源管脚，提取芯片端电压，反馈给测试机台；
4、测试机台根据反馈线路反馈的电压，动态调整电压输出端口的输出，以此保证芯片端的供电稳定。
如图2所示开尔文连接标准电路，需要保障供电电源、反馈和待测芯片对应的电源管脚三者之间满足三者的电性能连接关系。
如图3为现有的电源的供电电源/反馈的逻辑关系实例，显示DPS4B 这个电源的供电电源DPS4B_P和反馈DPS4B_S必须连接到待测芯片的VCC_4管脚的1管脚。
如图1所示，基于Kelvin的ATE检测PCB板的测试方法包括以下步骤：
供电电源平面1在PCB板中为图形，通过Skill软件获取供电电源平面1图形参数，得到供电电源平面1图形向量数据，将供电电源平面1图形向量数据转为供电电源平面1坐标向量数据，并利用供电电源平面1坐标向量数据绘制成有界集A，如图10-12中有界集A为供电电源平面1的外边界；有些供电电源平面1中存在平面空腔区域2，平面空腔区域2可以是圆形或长方形等规则或不规则形状。
如图4所示，通过skill软件获得的供电电源平面1属性参数图，供电电源平面1坐标向量数据包括：供电电源的段坐标：segment及段宽：width、供电电源的中心点坐标：center及半径：radius。
反馈回路12的走向在PCB板中为图形构成的连续的线，通过Skill软件获取反馈回路12图形参数，得到反馈回路12图形向量数据，反馈回路12图形向量数据为反馈回路12坐标向量数据，并利用反馈回路12坐标向量数据绘制成有界集B，反馈回路12的有界集通常为线型，如图13所示。
如图5所示，反馈回路12属性参数图，反馈回路12坐标向量数据包括反馈的段坐标：segment及段宽：width、反馈的中心点坐标：center及半径：radius。
如图6-7所示，通过Skill软件获取供电电源管脚、反馈管脚、待测芯片管脚的属性、坐标和电性能信息；供电电源管脚、反馈管脚的属性包括坐标：location_xy，属性包括管脚序号：pin_number、管脚名：pin_name。
图8为电性能名为供电电源DPS4B_P的参数图。
利用向量分析法，判断一个点是否是有界集A和B的闭集内；
如图9可以把多边形看做是一条从某点出发的闭合路，可以观察到在内部的点永远都在路的同一边，设定两个点P0(x0,y0)和P1(x1,y1)，目标点P(x,y)，存在如下的关系：
有界值小于0时，方向向量顺时针，目标点P在线段P0P1的右边；有界值大于0，方向向量逆时针，目标点P在线段P0P1的左边；等于0说明在线段P0P1上；可以选择顺时针或逆时针的方向向量法进行是否在有界集内。
利用有界集判断每一个电源是否有反馈连接；
通过Skill 调入某电源的待测芯片管脚、测试机供电管脚、反馈回路12、供电电源平面1、测试机反馈管脚的数据。
（1）、判断待测芯片管脚和供电电源平面1的连接关系；
首先利用向量分析法将某电源的待测芯片管脚的坐标和供电电源平面1的平面向量进行比较；判断待测芯片管脚和供电电源平面1的平面向量是否重叠；利用向量分析法将某电源的待测芯片管脚的坐标和供电电源平面1的平面空腔区域2向量进行比较，确认待测芯片管脚和平面空腔区域2位置是否重叠。
如图10， 待测芯片管脚中第一待测芯片管脚3正确，第二待测芯片管脚4和第三待测芯片管脚5都是错误；
a)、待第一待测芯片管脚3位于供电电源平面1的有界集内，不位于平面空腔区域2的有界集内，可判断待第一待测芯片管脚3和供电电源平面1有连接。
b)、待第二待测芯片管脚4位于供电电源平面1的有界集内，也位于平面空腔区域2的有界集内，此时可判断待第二待测芯片管脚4和供电电源平面1无连接。
c)、待第三待测芯片管脚5不位于供电电源平面1的有界集内，此时可判断待第三待测芯片管脚5和供电电源平面1无连接。
（2）、判断测试机供电管脚和供电电源平面1的连接关系；
利用向量分析法将某电源的测试机供电管脚的坐标和供电电源平面1的平面向量进行对比，判断测试机供电管脚和供电电源平面1的平面位置是否重叠；利用向量分析法将电源的测试机供电管脚的坐标和供电电源平面1的平面空腔区域2向量进行对比，判断测试机供电管脚和平面空腔区域2位置是否重叠；
如图11，测试机供电管脚中第一测试机供电管脚6正确，第二测试机供电管脚7和第三测试机供电管脚8都是错误；
a)、第一测试机供电管脚6位于供电电源平面1的有界集内，不位于平面空腔区域2的有界集内，此时可判断第一测试机供电管脚6和供电电源平面1有连接。
b)、第二测试机供电管脚7位于供电电源平面1的有界集内，也位于平面空腔区域2的有界集内，此时可判断第二测试机供电管脚7和供电电源平面1无连接。
c)、第三测试机供电管脚8不位于供电电源平面1的有界集内，此时可判断第三测试机供电管脚8和供电电源平面1无连接。
（3）、判断测试机反馈管脚和供电电源平面1的连接关系；
利用向量分析法将某电源的测试机反馈管脚的坐标和供电电源平面的平面向量进行对比，确认测试机反馈管脚和供电电源平面的平面位置是否重叠；其次利用向量分析法将某电源的测试机反馈管脚的坐标和供电电源平面的平面空腔区域向量做对比，判断测试机反馈管脚和平面空腔区域位置是否重叠；
如图12，测试机反馈管脚：第二测试机反馈管脚10和第三测试机反馈管脚11都是正确，第一测试机反馈管脚9是错误；
a)、第一测试机反馈管脚9位于供电电源平面1的有界集内，不位于平面空腔区域2的有界集内，此时可判断第一测试机反馈管脚9和供电电源平面1有连接。
b)、第二测试机反馈管脚10位于供电电源平面1的有界集内，也位于平面空腔区域2的有界集内，此时可判断第二测试机反馈管脚10和供电电源平面无连接。
c)、第三测试机反馈管脚11不位于供电电源平面1的有界集内，此时可判断第三测试机反馈管脚11和供电电源平面1无连接。
（4）、判断反馈回路12和测试机反馈管脚、待测芯片管脚的连接关系。
如图13，获取反馈回路12的两个端点第一反馈回路管脚13和第二反馈回路管脚14的坐标、第四待测芯片管脚15和第四测试机反馈管脚16的坐标，判断第一反馈回路管脚13的坐标与第四待测芯片管脚15的坐标是否重合，第二反馈回路管脚14的坐标与第四测试机反馈管脚16的坐标是否重合；如果重合则判断反馈回路12具有正确的连接，否则不具有正确的连接；第一反馈回路管脚13、第二反馈回路管脚14与第四待测芯片管脚15和第四测试机反馈管脚16的重合顺序不固定，也可以第一反馈回路管脚13与第四测试机反馈管脚16坐标重合，第二反馈回路管脚14与第四待测芯片管脚15坐标重合。
当（1）-（4）存在错误时，自动给出错误警告，（1）-（4）的判断过程无先后顺序。
以上是某电源的供电电源平面和反馈的连接的判断逻辑；如果有N组，则每组重复上述判断计算过程。
如图14，为本发明电源的供电电源/反馈的逻辑关系实例，添加第二管脚18的虚拟部件，第一管脚17、第二管脚18分别连接供电电源和反馈。
如图15所示，第一管脚17、第二管脚18不完全重叠在一起，错位0.1mil；第一管脚17、第二管脚18的直径比与之相连的信号线19宽度大1mil；在不影响布局设计的同时，也有助于生产加工前做图形检查和IPC的开/短路测试检查。
现有技术是将供电电源和反馈作为一个电性能处理，供电电源和反馈都是接向同一个电源；但是，对于芯片测试用ATE板来说，强制要求反馈必须反馈的是待测芯片的对应电源管脚的电源值和时序；造成背景技术中的3种常出现错误。
而本发明建立了一个虚拟的两管脚的开尔文连接，将现有的一个电性能的供电电源和反馈，虚拟分割成两个不同的电性能，本质上是把供电电源平面1和反馈回路12的两个图形构成的一个电性能图形向量分割成两个不同电性能图形向量；将供电电源和反馈作为两个电性能处理。
开尔文连接器并不会改变原始电路的电性能，也不会改变PCB的设计结果，通过本发明方法进行计算并判断；通过将平面向量、特定的坐标点作或与否的对比，同时对信号的连接属性、焊盘堆栈、管脚坐标、电性能、层结构等PCB和互连相关的参数做比较，判断互连的结果。
以上述依据本发明的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。
Claims (6)
1.基于Kelvin的ATE检测PCB板的测试方法，其特征在于，包括以下步骤：利用向量分析法判断管脚坐标与供电电源平面的有界集和反馈回路的有界集的位置关系；从而判断供电电源平面和反馈回路的连接关系；
位置关系的判断包括：
利用有界向量法判断管脚坐标是否在供电电源平面和供电电源平面的空腔区域内；
利用有界向量法判断待测芯片管脚坐标、测试机反馈管脚坐标是否与反馈回路的端点重叠；
利用向量分析法，判断一个点是否是有界集A和B的闭集内；
向量分析法设定两个点P0(x0,y0)和P1(x1,y1)，目标点P(x,y)，存在如下的关系：
；
有界值小于0时，方向向量顺时针，目标点P在线段P0P1的右边；有界值大于0，方向向量逆时针，目标点P在线段P0P1的左边；等于0在线段P0P1上；选择顺时针或逆时针的方向向量法判断是否在有界集内。
2.根据权利要求1所述的基于Kelvin的ATE检测PCB板的测试方法，其特征在于，管脚坐标包括：待测芯片管脚坐标、测试机供电管脚坐标和测试机反馈管脚坐标。
3.根据权利要求1所述的基于Kelvin的ATE检测PCB板的测试方法，其特征在于，利用skill软件从管脚参数和供电电源平面的图像文件中得到管脚坐标和供电电源平面的坐标向量。
4.根据权利要求1所述的基于Kelvin的ATE检测PCB板的测试方法，其特征在于，供电电源平面连接正确条件为：待测芯片管脚坐标、测试机供电管脚坐标在供电电源平面的有界集内且不在供电电源平面的空腔区域的有界集内；测试机反馈管脚坐标在供电电源平面的空腔区域的有界集内或在供电电源平面的有界集外。
5.根据权利要求1所述的基于Kelvin的ATE检测PCB板的测试方法，其特征在于，电源的反馈回路连接正确条件为：待测芯片管脚坐标和测试机反馈管脚坐标分别与反馈回路的两端点坐标重叠。
6.根据权利要求4或5任意一项所述的基于Kelvin的ATE检测PCB板的测试方法，其特征在于，当反馈回路连接错误和/或供电电源平面连接错误时，进行DRC提示。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311403448.3A CN117151032B (zh) | 2023-10-27 | 2023-10-27 | 基于Kelvin的ATE检测PCB板的测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311403448.3A CN117151032B (zh) | 2023-10-27 | 2023-10-27 | 基于Kelvin的ATE检测PCB板的测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117151032A CN117151032A (zh) | 2023-12-01 |
| CN117151032B true CN117151032B (zh) | 2024-01-23 |
Family
ID=88902960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311403448.3A Active CN117151032B (zh) | 2023-10-27 | 2023-10-27 | 基于Kelvin的ATE检测PCB板的测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117151032B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103782182A (zh) * | 2011-07-12 | 2014-05-07 | 英泰斯特股份有限公司 | 驳接测试头与外围设备的方法与装置 |
| CN109143038A (zh) * | 2018-09-25 | 2019-01-04 | 珠海欧比特宇航科技股份有限公司 | 一种s698-t芯片的ate测试方法及装置 |
| CN114113893A (zh) * | 2021-11-24 | 2022-03-01 | 中国电子科技集团公司第五十八研究所 | 一种微系统芯片内部互联线故障快速测试方法 |
| CN114646864A (zh) * | 2022-03-23 | 2022-06-21 | 上海华岭集成电路技术股份有限公司 | 基于自动测试设备的测试方法及系统 |
| CN115980553A (zh) * | 2023-02-11 | 2023-04-18 | 珠海微度芯创科技有限责任公司 | 一种基于数字ate测试机的量产测试方法 |
| CN116482512A (zh) * | 2023-04-23 | 2023-07-25 | 海光集成电路设计(北京)有限公司 | 一种电源信号自检查的接口电路板、自动测试方法和测试平台 |
| CN116545393A (zh) * | 2023-05-04 | 2023-08-04 | 西安泽荃半导体科技有限公司 | 一种精密输出放大电路、应用该电路的负载检测电路及装置 |
-
2023
- 2023-10-27 CN CN202311403448.3A patent/CN117151032B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103782182A (zh) * | 2011-07-12 | 2014-05-07 | 英泰斯特股份有限公司 | 驳接测试头与外围设备的方法与装置 |
| CN109143038A (zh) * | 2018-09-25 | 2019-01-04 | 珠海欧比特宇航科技股份有限公司 | 一种s698-t芯片的ate测试方法及装置 |
| CN114113893A (zh) * | 2021-11-24 | 2022-03-01 | 中国电子科技集团公司第五十八研究所 | 一种微系统芯片内部互联线故障快速测试方法 |
| CN114646864A (zh) * | 2022-03-23 | 2022-06-21 | 上海华岭集成电路技术股份有限公司 | 基于自动测试设备的测试方法及系统 |
| CN115980553A (zh) * | 2023-02-11 | 2023-04-18 | 珠海微度芯创科技有限责任公司 | 一种基于数字ate测试机的量产测试方法 |
| CN116482512A (zh) * | 2023-04-23 | 2023-07-25 | 海光集成电路设计(北京)有限公司 | 一种电源信号自检查的接口电路板、自动测试方法和测试平台 |
| CN116545393A (zh) * | 2023-05-04 | 2023-08-04 | 西安泽荃半导体科技有限公司 | 一种精密输出放大电路、应用该电路的负载检测电路及装置 |
Non-Patent Citations (1)
| Title |
|---|
| 数字集成电路测试矢量输入方法研究和软件实现;窦艳杰;《中国优秀硕士学位论文全文数据库 信息科技辑》(第1期);I135-180 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117151032A (zh) | 2023-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8008940B2 (en) | Circuit board test system and test method | |
| CN111198320A (zh) | 一种芯片的测试装置和方法 | |
| US20080005708A1 (en) | Verification apparatus, design verification method, and computer aided design apparatus | |
| CN211348521U (zh) | 测试系统 | |
| CN116385770A (zh) | Pcb缺陷板标注和存储方法、系统、电子设备及存储介质 | |
| CN117151032B (zh) | 基于Kelvin的ATE检测PCB板的测试方法 | |
| US20040044973A1 (en) | Methods and apparatus for characterizing board test coverage | |
| CN101430722A (zh) | 测试点布设检测方法 | |
| US7855571B2 (en) | Testing circuit board for preventing tested chip positions from being wrongly positioned | |
| WO2019075920A1 (zh) | 元器件极性检测方法、系统、计算机可读存储介质及设备 | |
| CN114266219B (zh) | 一种适用于pcba制程的版图设计优化方法及装置 | |
| CN106990343B (zh) | 电子元器件的测试方法及系统 | |
| CN115420918A (zh) | 一种多端子复杂线缆自动测试的装置及方法 | |
| KR20100053854A (ko) | 메모리 스택 프로브 카드 및 이를 이용한 테스트 방법 | |
| CN113935271A (zh) | 自动布局布线方法 | |
| CN107908873B (zh) | 一种高速线跨参考平面的检查方法及装置 | |
| CN118073222B (zh) | 晶圆测试方法、装置、计算机设备及存储介质 | |
| JPH07152811A (ja) | Ｌｓｉ設計支援システム | |
| CN215641651U (zh) | 一种用于芯片测试的三维测试板和多工位三维测试板 | |
| JPH09260443A (ja) | 半導体装置及びそのテスト方法 | |
| CN100516905C (zh) | 印刷电路板的测试系统及方法 | |
| US6898747B2 (en) | Method for testing circuit units to be tested with increased data compression for burn-in | |
| JPH04128661A (ja) | 線路ディレイ試験装置 | |
| CN116430198A (zh) | 通用的芯片测试系统及方法 | |
| JP2001194416A (ja) | 半導体チップ検査用装置および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |