CN100516905C - 印刷电路板的测试系统及方法 - Google Patents

印刷电路板的测试系统及方法 Download PDF

Info

Publication number
CN100516905C
CN100516905C CNB2004100700630A CN200410070063A CN100516905C CN 100516905 C CN100516905 C CN 100516905C CN B2004100700630 A CNB2004100700630 A CN B2004100700630A CN 200410070063 A CN200410070063 A CN 200410070063A CN 100516905 C CN100516905 C CN 100516905C
Authority
CN
China
Prior art keywords
circuit board
test
printed circuit
pcb
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100700630A
Other languages
English (en)
Other versions
CN1734275A (zh
Inventor
毛志刚
简锦焰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Corp
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to CNB2004100700630A priority Critical patent/CN100516905C/zh
Publication of CN1734275A publication Critical patent/CN1734275A/zh
Application granted granted Critical
Publication of CN100516905C publication Critical patent/CN100516905C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

一种印刷电路板的测试系统及方法用于印刷电路板的流水线测试中,该系统至少包括:待测印刷电路板、扩展控制模块、仿真外设模块以及多个连接线路;该方法令扩展控制模块传递功能模块信息给仿真外设模块,并由该仿真外设模块根据所接收的功能模块信息仿真不同外设的测试条件,以对该印刷电路板进行测试,进而提高电路板的测试效率及节省测试时间。

Description

印刷电路板的测试系统及方法
技术领域
本发明是关于一种印刷电路板的测试技术,特别是关于一种可借由程序仿真测试条件减少测试时间的印刷电路板测试系统及方法。
背景技术
印刷电路板(PCB)在绝缘基板上具有导体配线的对象,并根据具体的需求在其上装载各类电子零件,借由导体配线的电性连接以完成不同的功能。随着电子技术日新月异的发展,印刷电路板构造也越来越复杂,单层电路板已逐步被多层或增层电路板替代。在多层印刷电路板以及增层印刷电路板上,装载了极大数目的电子元件,其目的即是提供更多的功能。
印刷电路板的结构愈复杂,造成印刷电路板品质出现瑕疵的机率也愈大,且一旦印刷电路板发生故障会造成广泛的影响,因此,印刷电路板在制程中的品管技术更显重要。为确保印刷电路板的出货品质,在出货前必须对印刷电路板进行完成品测试(FA function test)作业,若在测试过程中检测得知完成品中存有不合格的印刷电路板,则该块印刷电路板完全报废。然而,该测试作业对仅在某一处出现较小问题的印刷电路板也判定为不良品而予以排除,因此造成浪费。
为避免上述现有技术易造成印刷电路板浪费的情况,有人提出另一种解决印刷电路板测试问题的方案,该方案是在生产过程中进行工程内检查,也就是针对印刷电路板进行半成品功能测试(SA functiontest),借此及时在生产过程中,检测出印刷电路板出现的问题,进而将半成品重新制造,避免造成更大的浪费。
另一方面,由于印刷电路板上并未组设外设的仿真布线,因此,无论在生产过程中要进行半成品检测或者成品检测均需通过专业技术人员进行繁琐的测试。此外,为令测试人员的测试工作得以顺利进行,还需增加相关支持单位的人力及时间;反之,若将人力以及物力等资源都花费在此测试环节上,会大幅影响生产及出货效率。且在测试完成之后,若要对不良品进行维修,对于维修工程师而言也需经过繁琐的检测步骤才可准确的定位不良品的不良部位,此时,若存在过多的不良品,则会出现维修等待(WIP)中的不良品数目过多的状况。再者,现有的流水线测试技术也是仅可测试出功能模块内核的不良,无法发现其它不良品的成因。
因此,如何解决上述现有技术的缺点,以更准确、简单地测试印刷电路板生产过程中可能出现的不良品成因,成为目前急待解决的技术问题。
发明内容
为克服上述现有技术的缺点,本发明的主要目的在于提供一种印刷电路板测试系统及方法,其可提高电路板的测试效率并节省生产测试时间。
本发明的另一目的在于提供一种印刷电路板测试系统及方法,其可准确定位不良品的故障位置并可全面的对电路板进行测试,以发现更多非功能模块的故障导致印刷板电路不良的因素。
为达上述及其它目的,本发明即提供一种印刷板电路的测试系统及方法。本发明印刷板电路的测试方法的步骤包括:首先,将功能模块组装于待测印刷电路板上,并通过该印刷电路板组设的连接端口连接这些功能模块,若该电路板需在外部连接时,则通过该电路板上的端口进行连接;接着,将用于测试这些功能模块的程序储存于扩展控制模块,该扩展控制模块可根据不同的需要将这些已连接功能模块的信息传递给仿真外设模块,并同时将相应的连接线路打开,而关闭与测试无关的连接线路,以确保测试的可靠性;随后,令该仿真外设模块根据所接收的不同信号对应仿真不同外设的测试条件。此外,上述测试用程序还包括仿真测试功能模块时必须输入的条件编辑,以对各个部件进行测试,如对单条数据线或信号线测试,以准确定位不良品的故障部位。
本发明印刷电路板的测试系统至少包括:待测印刷电路板,其通过端口与外部连接;扩展控制模块,其可根据不同的需要传递已连接功能模块的信息,并同时将相应的连接线路打开,而关闭无关的连接线路,以确保测试的可靠性;仿真外设模块,用于仿真该印刷电路板的外设条件;以及多个连接线路,用于传递各模块间的数字信号及仿真信号。
本发明印刷板电路的测试系统及方法,可解决现有测试技术的诸多缺点,进而高效、准确地测试出印刷电路板在生产中可能出现不良品的原因。
附图说明
图1是本发明印刷电路板的测试系统中使用的印刷电路板结构图;
图2是图1所示的印刷电路板外接各个功能模块之后的印刷电路板结构示意图;
图3是将各个模块间的连接标出并将各个模块进行具体界定的主机板结构示意图;
图4是工作流程图,显示本发明印刷电路板测试方法的工作程序;以及
图5是另一主机板结构的示意图,显示主机板上连接线路变化后的结构。
具体实施方式
实施例
以下通过特定的具体实施例说明本发明的实施方式。
图1为方块图,是应用本发明方法的印刷电路板10的结构图。
本发明的印刷电路板测试系统包括:待测印刷电路板10、扩展控制模块23、仿真外设模块24以及多个连接线路36。其中该扩展控制模块23可以是储存程序的一种存储装置或一种线路组合,利用存储装置中存储程序或线路组合,对该待电路板上的功能模块进行测试。该存储装置中包括测试输入信号的仿真程序或对该印刷电路板进行流水线测试的测试程序,该测试程序是编写成对功能模块进行特定布线的测试。如图所示,该印刷电路板10是要通过测试系统1进行测试的待测电路板,其具有若干预定区域,这些区域用于连接各个不同模块,且在该印刷电路板10层内已形成图案化导电层将这些区域电性连接。该印刷电路板10上还包括端口区11,功能模块区12,扩展控制模块区13以及仿真外设模块区14。需特别说明的是,这些区域的排列并不局限于图示的方案。这些区域上具备多个连接线路(附图未标注)以将各个外设模块连接在该印刷电路板10上。
图2是图1所示的印刷电路板外接各个功能模块之后的印刷电路板20的结构示意图。如图所示,预定的端口区11(图1)上搭接了第一接口210以及第二接口211,预定的功能模块区12(图1)上组接了第一功能模块220以及第二功能模块221,预定的扩展控制模块区13(图1)上搭接了扩展控制模块23,其中该扩展控制模块23可以是储存了程序的一种存储装置或一种线路组合,利用存储装置中存储程序或线路组合,对该待电路板上的功能模块进行测试。该存储装置中包括测试输入信号的仿真程序或对该印刷电路板进行流水线测试的测试程序,该测试程序是编写成对功能模块进行特定布线的测试。预定的仿真外设模块区14(图1)上搭接了仿真外设模块24,该仿真外设模块24是可仿真外设条件的集成电路芯片或一种线路组合。此外,在该印刷电路板20上还包括控制模块25,该控制模块25与该印刷电路板20上相应的模块电性连接。
需特别说明的是,本图用于详细说明本发明的测试方法及系统的具体设计,而非以此限制各功能组件的排列及连接状态,所以这些功能组件在实际实施时可按实际需求加以变更。
图3是将各个模块之间的连接标出并将各个模块进行具体界定的主机板结构示意图,如图所示,该印刷电路板为主机板30,其上包括:第一接口310、第二接口311、第一功能模块320、第二功能模块321;如图2所示的扩展功能模块13在此具体化为一类BIOS33,该仿真外设模块24则具体化为仿真外设集成电路芯片34,此外,如图1所示的控制模块13具体化为主机板BIOS35。上述各个模块借由多个连接线路36予以连接,这些连接线路36可位于该主机板30的图案化导电层,也可为外设连接线。
图4为工作流程图,其显示本发明印刷电路板的测试方法的实施步骤。在本实施例中,以第一功能模块320为预定测试的电路板。首先,执行步骤S1,将第一功能模块320组装在该主机板30上。接着,进至步骤S2。
在步骤S2中,将待测试电路板加入流水线测试队列中,开始执行该待测试电路板的流水线测试进程。随后,进至步骤S3。
在步骤S3中,由主机板BIOS35发出一组信号给类BIOS33,借以通知此类BIOS33目前正要进行测试的外设是第一功能模块320。接着,进至步骤S4。
在步骤S4中,该类BIOS33收到由该主机板BIOS35发出的信号,并发出一组信号给仿真外设集成电路芯片34。随后,进至步骤S5。
在步骤S5中,该仿真外设集成电路芯片34收到该类BIOS33发出的信号,并识别出目前测试的外设是第一功能模块320后,该仿真外设集成电路芯片34即仿真对第一功能模块320进行测试的测试条件,此过程可由储存在该仿真外设集成电路芯片34内部的程序完成,接着,执行步骤S6。
在步骤S6中,由该类BIOS33开启与第一功能模块320相关的线路,并同时关闭其它无关的连接。最后,执行步骤S7开始对第一功能模块320进行测试。
图5是另一主机板结构示意图,其显示上述步骤S6之后,该主机板30上的连接线路状况。由于先前已将与第一功能模块320无关的连接线路关闭,所以本图上仅标示出相关的连接线路36。如图所示,主机板BIOS35向类BIOS33发出一组RESET-1信号,借以告知该类BIOS33要测试的待测电路板为该第一功能模块320;该类BIOS33收到RESET-1信号后,随即向仿真外设集成电路芯片34发出一组RESET-2信号,该仿真外设集成电路芯片34在接收RESET-2信号后,随即仿真第一功能模块320的测试条件,同时,该类BIOS33则开启与第一功能模块320相关的线路,并同时关闭其它无关的线路,形成如图5所示的连接状况。
此外,若测试时需要输入信号,则可由类BIOS33中储存的程序进行仿真,同时,该程序可编写成对某个模块进行单条线路测试,以便能够对不良部位进行更加准确的定位。

Claims (7)

1.一种印刷电路板的测试方法,其特征在于,通过包括有待测印刷电路板、扩展控制模块及仿真外设模块的测试系统进行测试程序,该方法至少包括:
(1)组装待测印刷电路板,供后续流水线测试之用;
(2)令扩展控制模块将要测试的功能模块信息传递给仿真外设模块;
(3)令该仿真外设模块根据不同信号仿真不同外设的测试条件;以及
(4)令该扩展控制模块开启该仿真外设相应的连接线路,进行该待测印刷电路板的测试作业。
2.如权利要求1所述的测试方法,其特征在于,该印刷电路板具有多个功能模块。
3.如权利要求2所述的测试方法,其特征在于,该印刷电路板上还具有多个连接端口,用于连接该印刷电路板上的各个功能模块。
4.如权利要求1所述的测试方法,其特征在于,该扩展控制模块是可储存程序的存储装置及线路组合中的一种。
5.如权利要求4所述的测试方法,其特征在于,该存储装置还包括测试输入信号的仿真程序以及对该印刷电路板进行流水线测试的测试程序中的一种。
6.如权利要求1所述的测试方法,其特征在于,该仿真外设模块是可仿真外设条件的集成电路芯片及线路组合中的一种。
7.如权利要求5所述的测试方法,其特征在于,该测试程序是编写成对功能模块进行特定布线的测试。
CNB2004100700630A 2004-08-10 2004-08-10 印刷电路板的测试系统及方法 Expired - Fee Related CN100516905C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100700630A CN100516905C (zh) 2004-08-10 2004-08-10 印刷电路板的测试系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100700630A CN100516905C (zh) 2004-08-10 2004-08-10 印刷电路板的测试系统及方法

Publications (2)

Publication Number Publication Date
CN1734275A CN1734275A (zh) 2006-02-15
CN100516905C true CN100516905C (zh) 2009-07-22

Family

ID=36076785

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100700630A Expired - Fee Related CN100516905C (zh) 2004-08-10 2004-08-10 印刷电路板的测试系统及方法

Country Status (1)

Country Link
CN (1) CN100516905C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101349725B (zh) * 2007-07-17 2012-05-30 中茂电子(深圳)有限公司 一种模块化扫描工具及其进行检测的方法
CN106501299B (zh) * 2016-10-18 2019-07-26 北京印刷学院 一种自组装印刷电子产品连续烧结实验装置

Also Published As

Publication number Publication date
CN1734275A (zh) 2006-02-15

Similar Documents

Publication Publication Date Title
US6505317B1 (en) System and method for testing signal interconnections using built-in self test
CN102479132A (zh) 多芯片测试系统及其测试方法
US7137083B2 (en) Verification of integrated circuit tests using test simulation and integrated circuit simulation with simulated failure
CN102929755B (zh) 一种cpu模块地址和数据总线的故障检测方法
CN101458304A (zh) 嵌入式边界扫描技术验证平台
CN102841307B (zh) 一种逻辑故障定位的方法
CN103000226B (zh) 通过随机存取存储器芯片地址引脚检测缺陷的测试方法
CN100516905C (zh) 印刷电路板的测试系统及方法
CN203922037U (zh) 一种新型pcb板测试运载平台
JP2001296330A (ja) 断線位置検出機能を備えた電子機器及び断線位置検出方法
CN101008665A (zh) 并接烧录测试系统
CN100372094C (zh) 具自动回复功能的晶片测试装置与晶片测试方法
JP2007147363A (ja) 部品実装確認機能を備えた電子装置及び部品実装確認方法
US5898705A (en) Method for detecting bus shorts in semiconductor devices
US20100100786A1 (en) Serial test mode of an integrated circuit (ic)
CN100419438C (zh) 接合阻抗测量方法与测量电路
US10983163B1 (en) Function verification system for boundary scan test controller and method thereof
Jandhyala et al. Design-for-test analysis of a buffered sdram dimm
US20080109541A1 (en) Method for automatic dispatching IP addresses to each testing apparatus in a testing system and the system
CN117172202B (zh) 一种芯粒自检及芯粒间通信恢复方法、装置
TWI245914B (en) System and method for testing a PCB
KR100894804B1 (ko) 반도체부품의 결합 체크 방법
JP2005043202A (ja) 故障検出装置および故障検出方法
CN101477834B (zh) 集成电路数字编码的写入方法及系统
CN114121123A (zh) 一种单晶内存修补双晶内存的方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20100810