CN101008665A - 并接烧录测试系统 - Google Patents
并接烧录测试系统 Download PDFInfo
- Publication number
- CN101008665A CN101008665A CN 200610007179 CN200610007179A CN101008665A CN 101008665 A CN101008665 A CN 101008665A CN 200610007179 CN200610007179 CN 200610007179 CN 200610007179 A CN200610007179 A CN 200610007179A CN 101008665 A CN101008665 A CN 101008665A
- Authority
- CN
- China
- Prior art keywords
- motherboard
- controlled
- controls
- port
- testing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明是关于一种并接烧录测试系统,经由一操控电路板与受控电路板间的沟通,实时呈现各连接埠的状态,设备与操作手段相对简化,且机台本身的扩充弹性极大,让操作人员仅需面对单一机台,可以容许批次作业而能符合大量生产的需求。
Description
技术领域
本发明涉及测试领域,是关于一种烧录测试系统,尤其是一种并接烧录测试系统。
背景技术
随大规模集成电路(VLSI)所整合组件数目增加,半导体组件的脚位大幅增多,因此不得不采用BGA(锡球数组封装;ball grid array)封装等结构,并配合多层印刷电路板(MPCB),将接点焊固于接面处。然而,接点隐藏即代表无法采用以往的直接接触进行测试,为解决此测试问题,有人提出边界扫描(boundry scan)测试技术,并由IEEE协会订为IEEE 1149.1标准,透过输入输出脚与内部逻辑电路间所增加的边界扫描单元,达成对芯片接脚状态的实时监测,使边界扫描技术逐渐成为现代测试技术的主流。
经由扫描I/O(输入/输出)进行检测,可以消除或大量减少电路板上规划的测试点,且因为电路板布局更简单、测试更简便、测试系统耗时更少,显著节约设计与测试的成本。此技术不仅可以进行电路板测试,还允许在PCB(印刷电路板)完成后,对电路板上几乎所有类型的CPLD(复杂的可程序逻辑组件)和闪存进行程序烧录。此外,目前业界的大量生产模式,使得大批作业成为必然的需求,尤其每片电路板中IC的烧录测试需费相当时间,故在生产在线的单一站必须同时容许多片待处理电路板进行烧录测试。
目前的烧录测试系统一般如图1所示,图1是习用烧录检测系统结构示意图,以一插接于主机板10上的PCI规格基板12及一转接器14为核心,每一转接器14具有例如四组或八组连接埠16,各连接埠16可分别连结一待处理电路板18,以进行IC烧录与检测。换言之,规划生产线时,会在一台计算机主机1上插设例如两片PCI规格基板12,再连结至如8组连接埠16,批处理8片待处理电路板18。
然而,由于主机板10上的PCI插槽有限,不能无限制增加,单一转接器14所设置的连接埠数亦有极限(目前为8个),若要在生产线的同一站批处理例如128片电路板,则必须设置8台主机,并让单一操作人员同时监看8个屏幕,不仅提高设备成本,也造成空间配置的困扰,更无疑增加出错的机会。因此,如何让大量批次作业成为可行的方案,为业界所期望。
发明内容
因此,本发明的一个目的是提供一种并接烧录测试系统,让批次烧录测试多片电路板上的IC成为可能,并大幅增加扩充的弹性。
本发明的另一目的在提供一种并接烧录测试系统,以节约生产线的设置成本与空间。
本发明的再一目的在提供一种可降低操作人员出错机率的并接烧录测试系统。
本发明的目的通过如下技术方案完成:本发明的并接烧录测试系统,供以相同作业流程批处理复数待处理电路板的集成电路组件,包含:一操控主机板;一电性连接该操控主机板的受控主机板;一用以接受该操控主机板输出影像数据并显示的显示装置;一用以输入一控制指令予该操控主机板的输入装置;复数个各自连接该操控主机板及该受控主机板的数字讯号传输器,各数字讯号传输器分别包括复数个分别供对应连结至待处理电路板、并回报该连结状态至该操控主机板、且分别受该操控主机板或该受控主机板讯号驱动进行该批处理的连接埠;藉此,该操控主机板是可探知各连接埠的连结状态而呈现于该显示装置,并由该输入装置指令该操控主机板或受控主机板经各该数字讯号传输器的连接埠,处理该待处理电路板。
本发明的有益效果在于藉由操控电路板与受控电路板间之电性连接,操控电路板可清楚检测连接于操控电路板或受控电路板上之所有数字讯号传输器的连接埠端口,确认各连接埠是否连接有待处理电路板,并在显示器上显示,供操作人员点选而执行既定烧录测试流程,简化硬设备、及操作人员之操作程序,节约设置成本和生产空间,让出错几率降低,使大规模扩充批次作业的待处理电路板数目成为可行,并大幅增加扩充的弹性。
附图说明
图1是习用烧录检测系统结构示意图。
图2是本案烧录检测系统第一较佳实施例的结构示意图。
图3是图2实施例的部分结构立体示意图,示出了操控电路板与数字讯号传输器及待处理电路板的关系。
图4是本案第二较佳实施例的结构示意图。
图中:
1、2...主机 3...显示装置
4...输入装置 10...主机板
12...基板 14、26...转接器
16、27...连接埠 18、28...待处理电路板
20、20’...机壳 21、21’...操控电路板
22、22’...受控电路板 23...网络
24...插槽 25...界面卡
25’...传输器
具体实施方式
本发明的技术内容、特征与达成效果,以下配合附图与对应的较佳实施例详细说明,将可被清楚显现。
本案第一较佳实施例的结构如图2所示,包含一台主机2、一显示装置3、一输入装置4、及复数个数字讯号传输器。主机2具有一机壳20,且在本例中,主机2机壳20内并接设置有例如四片主机板,其中包括一操控电路板21及透过以太网络23沟通的三片受控电路板22。
为说明起见,图3所示仅以其中一受控电路板22、PCI界面卡25、转接器26及待处理电路板28的立体关系为例。各主机板均具有PCI插槽24,且插设有一PCI界面卡25的控制装置,并由该PCI界面卡25连接一外接的转接器26,每一转接器26具有例如四个连接埠27,供连接待处理电路板28,为说明起见,称该界面卡25与转接器26之总成为一数字讯号传输器。当然,如熟于此技术者所能轻易理解,此处除PCI界面卡外,亦可经由其它标准界面传输,且转接器亦可与界面卡一体化,未必需要各自独立之架构。
当各连接埠27中之一连接有一待处理电路板28时,将回报至操控电路板21,让操控电路板21实时将此信息呈现于显示装置3上,故操作人员可选择本次处理程序,并经连接至该操控电路板21的输入装置4下达指令,将本次处理程序暂存于操控电路板21,从而指令数字讯号传输器,将对应的数据烧录至待处理电路板28上例如闪存(flash memory)中,随后进行测试。
由于操控电路板21与受控电路板22间以例如以太网络23连结,各主机板将暂存相同的程序数据,且各连接埠27是否连接有待处理电路板28的状态数据,会被实时呈现在唯一的显示装置3上,操作人员也只需面对单一主机2。相对地,操作人员透过例如键盘的输入装置4,将指令输入给操控电路板21后,将会传输至例如该第一受控电路板22,将烧录数据透过界面卡25与转接器26的连接埠27,烧录进入其所连接的待处理电路板28的闪存中,再经过既定的检测流程,确认烧录数据正确。
当该片待处理电路板在烧录或检测期间,操作人员可随时将其它待处理电路板连接到空连接埠处,并实时处理另一电路板。亦即,当在线欲同时处理更多片电路板时,仅需同一机壳中,增加受控电路板及对应之数字讯号传输器的数目,无须考虑整体之工作站空间问题,且所有受控电路板及数字讯号传输器的连接状态,均被批次呈现于操作人员面前,操作人员无须顾及各连接埠,即连接端口与受控电路板的实际运作关系,只需将待处理电路板置放到未连接的空余连接埠处,即可由显示器处看到该连接埠状态改变,从而下达指令,达成防呆的效果,有效降低大量操作的作业错误发生几率,并让此扩充的弹性大增。
当然,如熟于此技术者所能轻易理解,当运用于例如工业计算机如PXI(周邊零件連接界面)架构时,其主机本身必然配备有一电源供应器及一单独的操控用主机板,机壳内的各插槽则是供插设作为组件的各电路板,因此,本案第二较佳实施例的架构则如图4所示,改为操控电路板21’并未连结任何数字讯号传输器,仅负责与所有受控电路板22’连结及传输指令,且因该机壳20’中并无插设界面卡至各受控电路板的空间,仅能允许以外接方式将数字讯号传输器25’连至对应的受控电路板22’,而接受其讯号。
归纳上述,本发明的并接烧录测试系统,确实能藉由操控电路板与受控电路板间的沟通,将批次作业单纯化,生产线设备简单、设置成本降低、操作人员发生错误的几率亦低,且同一工作站对应的连接埠可大量扩充,故由本发明揭露的技术确实能达到本案之目的。但以上所述者,仅为本发明的较佳实施例而已,不能仅以此实施例的揭露限定本发明实施之范围;凡依本发明权利要求书及说明书内容所作的简单的等效变化与修饰,仍属本案涵盖的范围。
Claims (4)
1.一种并接烧录测试系统,供以相同作业流程批处理复数待处理电路板的集成电路组件,其特征在于包含:
一操控主机板;
一电性连接该操控主机板的受控主机板;
一用以接受该操控主机板输出影像数据并显示的显示装置;
一用以输入一控制指令予该操控主机板的输入装置;
复数个各自连接该操控主机板及该受控主机板的数字讯号传输器,各数字讯号传输器分别包括复数个分别供对应连结至待处理电路板、并回报该连结状态至该操控主机板、且分别受该操控主机板或该受控主机板讯号驱动进行该批处理的连接埠;该操控主机板是可探知各连接埠的连结状态而呈现于该显示装置,并由该输入装置指令该操控主机板或受控主机板经各该数字讯号传输器的连接埠,处理该等待处理电路板。
2.如权利要求1所述的并接烧录测试系统,其特征在于更包括一用以电性连接该操控主机板及该受控主机板之以太网络。
3.如权利要求1所述的并接烧录测试系统,其特征在于其中该数字讯号传输器分别包括:
一插设于该操控主机板或该受控主机板的界面卡;及
一电性连接该界面卡、并具有该连接埠的转接装置。
4.如权利要求1所述的并接烧录测试系统,其特征在于更包含一容置该操控主机板及受控主机板的壳体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610007179 CN101008665A (zh) | 2006-01-27 | 2006-01-27 | 并接烧录测试系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610007179 CN101008665A (zh) | 2006-01-27 | 2006-01-27 | 并接烧录测试系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101008665A true CN101008665A (zh) | 2007-08-01 |
Family
ID=38697193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200610007179 Pending CN101008665A (zh) | 2006-01-27 | 2006-01-27 | 并接烧录测试系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101008665A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101465163B (zh) * | 2007-12-21 | 2011-09-21 | 英业达股份有限公司 | 可烧录芯片的机台 |
CN102981117A (zh) * | 2012-11-09 | 2013-03-20 | 华容电子(昆山)有限公司 | 在线烧录检测装置 |
CN103064701A (zh) * | 2012-12-11 | 2013-04-24 | 国网智能电网研究院 | Mmc柔性直流输电阀基控制器程序在线烧写系统 |
CN103149526A (zh) * | 2011-12-07 | 2013-06-12 | 深圳市汇川技术股份有限公司 | Pcba板测试系统及方法 |
CN103336238A (zh) * | 2013-07-12 | 2013-10-02 | 山东省科学院自动化研究所 | Tpms发射器在线自动批量烧录和测试装置及测试方法 |
CN113012655A (zh) * | 2021-03-16 | 2021-06-22 | 深圳市爱协生科技有限公司 | 一种显示模组的烧录工具制作方法 |
-
2006
- 2006-01-27 CN CN 200610007179 patent/CN101008665A/zh active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101465163B (zh) * | 2007-12-21 | 2011-09-21 | 英业达股份有限公司 | 可烧录芯片的机台 |
CN103149526A (zh) * | 2011-12-07 | 2013-06-12 | 深圳市汇川技术股份有限公司 | Pcba板测试系统及方法 |
CN103149526B (zh) * | 2011-12-07 | 2016-03-23 | 深圳市汇川技术股份有限公司 | Pcba板测试系统及方法 |
CN102981117A (zh) * | 2012-11-09 | 2013-03-20 | 华容电子(昆山)有限公司 | 在线烧录检测装置 |
CN103064701A (zh) * | 2012-12-11 | 2013-04-24 | 国网智能电网研究院 | Mmc柔性直流输电阀基控制器程序在线烧写系统 |
CN103064701B (zh) * | 2012-12-11 | 2016-08-03 | 国网智能电网研究院 | Mmc柔性直流输电阀基控制器程序在线烧写系统 |
CN103336238A (zh) * | 2013-07-12 | 2013-10-02 | 山东省科学院自动化研究所 | Tpms发射器在线自动批量烧录和测试装置及测试方法 |
CN113012655A (zh) * | 2021-03-16 | 2021-06-22 | 深圳市爱协生科技有限公司 | 一种显示模组的烧录工具制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101341414B (zh) | 连接验证技术 | |
CN101008665A (zh) | 并接烧录测试系统 | |
CN103699112B (zh) | 基于io信号故障仿真的航电自检测验证设备及其验证方法 | |
CN100440805C (zh) | 一种atca中jtag器件远程维护的方法及系统 | |
CN104345231A (zh) | 测试片与托盘间的高速测试机通信接口 | |
CN106649021A (zh) | PCIe从设备测试装置 | |
CN111858197A (zh) | 一种支持多种ssd测试的装置、系统和方法 | |
CN101291261A (zh) | 一种板内设备测试方法和系统 | |
CN212135408U (zh) | 板卡总线数据传输测试系统 | |
CN107478942A (zh) | 一种快速定位主板漏电电源的方法及系统 | |
CN101179748B (zh) | 一种atca体系中的配置和测试方法及系统 | |
CN103809051B (zh) | 开关矩阵、自动测试系统及其中的开关矩阵的检测方法 | |
CN207764782U (zh) | 快捷外设互联标准插槽的检测系统 | |
CN101453829B (zh) | 提供替代电源给绘图卡的方法、绘图卡及计算机运算装置 | |
CN106802389A (zh) | Pcb及电子设备 | |
CN102255766B (zh) | 服务器系统 | |
TWI772643B (zh) | 用於測試電腦系統之裝置及方法 | |
CN108562843A (zh) | 一种交流电机e3控制器电路板检测系统和方法 | |
CN113806146B (zh) | 测试转接卡设计系统及其方法 | |
CN115267496A (zh) | 一种芯片测试装置及测试方法 | |
CN202975266U (zh) | 无进位等待时间的pcb自动测试系统 | |
CN100349152C (zh) | 接口装置 | |
CN220709275U (zh) | 一种通用型安装架测试设备 | |
US7478005B2 (en) | Technique for testing interconnections between electronic components | |
CN213751984U (zh) | 一种快速判定ddr芯片失效的装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |