CN100419438C

CN100419438C - 接合阻抗测量方法与测量电路

Info

Publication number: CN100419438C
Application number: CNB2004100597818A
Authority: CN
Inventors: 何树林; 王世杰
Original assignee: Hannstar Display Corp
Current assignee: Hannstar Display Corp
Priority date: 2004-06-22
Filing date: 2004-06-22
Publication date: 2008-09-17
Anticipated expiration: 2024-06-22
Also published as: CN1712975A

Abstract

本发明提供一种接合阻抗测量方法与测量电路，测量电路由一具有多个第一接脚以及一参考接脚的第一接体，与另一具有多个对应于第一接脚以及参考接脚的第二接脚的第二接体接合而成，且包含一通过电连接参考接脚及其在一第一方向邻近的第一接脚而形成的第一电路，与一通过电连接对应于参考接脚的第二接脚及其在一第二方向邻近的另一些第二接脚而形成的第二电路。通过第一电路与第二电路所形成的串联电路，使用简单的三用电表即可测量出正确的阻抗值，以对接合部材进行数值的管理及规格的判定。

Description

接合阻抗测量方法与测量电路

技术领域

本发明涉及一种接合阻抗测量方法与测量电路，特别是涉及一种液晶显示器面板与软膜间及软膜与印刷线路间的接合阻抗测量方法与测量电路。

背景技术

目前液晶显示器(Liquid Crystal Display，LCD)常用的模块封装技术有：

(1)晶粒软膜接合(Chip On Film，COF)

(2)卷带自动接合(Tape Automated Bonding，TAB)

(3)玻璃覆晶接合(Chip On Glass，COG)

以上三种已成为目前模块封装的主流技术，而上述各项技术的共通点是均以各向异性导电膜(Anisotropic Conductive Film，ACF)作为导电接合的介质。ACF是一种高分子材料，由导电粒子与接合剂均匀混合后，涂布在离型材质上而成，其膜厚约在15～45微米左右，随接合界面不同而有不同的膜厚需求。

而以上所有的工艺中，其接合面的管理及开发上，都必需在产品上作判定的结果，所以判定之前的可靠度实验常常花费太多的时间及费用，造成开发的困难性。

现有的模块工艺开发技术流程如下：

(1)领取面板的标准品，并准备产品试作的所有相关部材。

(2)进行外引线(Outer Lead Bonding，OLB)接合

(3)进行ACF on PWB或是焊接接合

(4)进行背光模块组立作业

(5)出货检查

(6)进行可靠度实验，例如高温高湿THB、冷热冲击TST、打击测试(shock test)等

(7)问题解析

而现有的模块工艺开发技术有以下缺点：

(1)耗时太长(至少两周以上)。因为ACF接合面的阻抗牵涉到产品可靠度的质量，所以在模块工艺上，接点阻值是必须达到一定的水平以上，才可应用产品上，现在唯一的验证方式是采用产品进行可靠度实验，再以机能判定是否可行。

(2)须全数采用产品作为验证样本，费用太高。

(3)无法直接厘清问题(没有直接的证据)。在使用产品进行可靠度实验后，若产生机能性不良的问题，有时常因为找不出真正的原因而必须花更长的时间重新实验厘清，往往都只是间接性的证明问题的方向，接点阻值问题也只能用与其它已知部材比较后，得到间接证据。

(4)对于新材料的评估十分冗长及困难。如上述一般，所有新接合部材，如新ACF的导入，势必又将重新实验一次，以最顺利的情形而言，至少也要花二周的时间，浪费的材料也是十分的昂贵。

(5)无法对于工艺作数据性的管理。对于模块工艺上，无法正确的以数据告知工程人员，接点阻抗是否合格，有时常常发生在少量试产情形是符合产品规格的，但在大量生产时，问题却一一浮现，此时再回头的成本就是一比非常可观的负担了。

请参阅图1与图2，其分别为公知模块接合技术的示意图与公知卷带式封装外引线接合设计的示意图。由图1可知，面板11通过ACF 14与一软膜12接合，该软膜12也通过ACF 14与一印刷线路板15接合，而该软膜12上设置有一驱动IC 13。该面板11上形成有多个接脚111，所述接脚111通过ACF 14与形成于该软膜12上的多个接脚121进行接合，如图2所示。

由上述可知，目前的模块技术，其面板11与软膜12及软膜12与印刷线路板15之间是利用ACF 14来作接合(电路导通)，因此其接合的质量(阻抗)就关系到整个工艺的好坏。以目前的技术无法直接由产品上来实时的对印刷线路板工艺做测试，而必须通过测试样品来验证工艺的好与坏，或者利用其它的破坏性检测方法来检测，因此对于在作产品解析与工艺开发时非常不方便，并无法直接由产品上去作分析，这样往往当产品出现问题时，无法实时的去检验工艺对产品的影响，且会造成产品开发时间上的损失。而使用Dummy印刷线路板做为工艺开发时的检测方式，并无法将产品与工艺作最直接的结合，也需花费较高的成本与时间，又无法得到最佳的验证。

因此，在目前的模块接合技术设计上，完全没有可以测量的机制，所以在ACF接点的管理上，十分需要一种可以测量接合阻值的机制，若是有这样的设计，则日后在可靠度的实验上，可以不必再使用产品做破坏性的验证，也不需使用较费时且不直接的TEG(实验用Array玻璃样品)来做验证，如此一来，实验的数量、成本、及时程都可大大的降低，更可以对生产产品做数值的管理，可列入首件检查的项目之一。

发明内容

本发明的主要目的是提供一种接合阻抗测量方法与测量电路，利用串联电路的方式，并将接点列入电路之内，因此使用简单的三用电表便可立即测量出接点的正确阻值，可对接合部材进行数值的管理及规格的判定。

本发明的另一目的是提供一种接合阻抗测量方法与测量电路，可对于新ACF或新接合材料，进行数值管理与量化，由其接合面阻抗值便可直接评订其优劣。

本发明的又一目的是提供一种接合阻抗测量方法与测量电路，对于新工艺与新材料开发，可直接与产品做结合，得到更直接的结论，而不需另行开发测试材，从而省时、省事更省成本。

根据上述构想，本发明提供一种接合阻抗测量方法，其步骤是：首先提供一具有多个第一接脚以及一参考接脚的第一接体与一具有多个对应于所述第一接脚以及该参考接脚的第二接脚的第二接体，其中各相邻接脚彼此电性绝缘。其次，电连接一该参考接脚及其在一第一方向邻近的一所述第一接脚，以形成一第一电路。然后，电连接一对应于该参考接脚的该第二接脚及其在一第二方向邻近的另一所述第二接脚，以形成一第二电路，其中该第二方向与该第一方向相反。接着，将该第一接体的所述第一接脚及该参考接脚与该第二接体上相对应的所述第二接脚进行接合。最后，测量该第一电路及该第二电路的串联电阻。此外，本发明测量方法还包括提供一第三电路电连接两侧的该第一电路及该第二电路，使得该第一电路、该第二电路及该第三电路形成一通路，并测量该通路的阻抗值。

上述该参考接脚位于该第一接体的左、右侧。该第一接体可为一液晶显示器面板或一可桡性软膜，且该第三电路设置于该可桡性软膜上。或者，该第一接体可为一可桡性软膜或一印刷线路板，且该第三电路设置于该印刷线路板上。

根据上述构想，本发明另提供一种接合阻抗测量电路，由一具有多个第一接脚以及一参考接脚的第一接体与一具有多个对应于所述第一接脚以及该参考接脚的第二接脚的第二接体接合而成，其包含一第一电路，电连接一该参考接脚及其在一第一方向邻近的一所述第一接脚而形成；以及一第二电路，电连接一对应于该参考接脚的该第二接脚及其在一第二方向邻近的另一所述第二接脚而形成，其中该第二方向与该第一方向相反；其中，其余各相邻的接脚彼此电性绝缘。此外，本发明的测量电路还包括一第三电路，电连接两侧的该第一电路及该第二电路，使得该第一电路、该第二电路及该第三电路形成一通路。

附图说明

图1是公知模块接合技术的示意图。

图2是公知卷带式封装外引线接合设计的示意图。

图3是本发明一较佳实施例的面板与软膜接合示意图。

图4是图3完成接合后的示意图。

图5是图4两侧接脚的放大示意图。

图6是本发明一较佳实施例的软膜与印刷线路板接合的示意图。

图7是图6完成接合后的示意图。

图8是图7两侧接脚的放大示意图。

图中：

11：面板 12：软膜

13：驱动IC 14：ACF

15：印刷线路板 111：面板上的接脚

112：第一电路 121：软膜上的接脚

122：第二电路 131：第三电路

31：测量点 123：软膜上的接脚

124：第一电路 61：印刷线路板

611：印刷线路板的接脚

612：第二电路 613：第三电路

71：测量点

具体实施方式

本发明的基本构想是利用串联电路的方式，并将接点列入电路之内，因此使用简单的三用电表便可立即测量出接点的正确阻值，可对接合部材进行数值的管理及规格的判定。

请参阅图3，其是本发明一较佳实施例的面板与软膜接合的示意图。该面板11与该软膜12上分别具有多个接脚111、121，其中，电连接该面板11的所述接脚111的左、右二侧两特定接脚以形成一第一电路112。因为该第一电路112为TCP或COF的左、右最两端，也是接合阻抗最严苛及最易产生剥离(peeling)之处，所以该第一电路优选为电连接该面板11的所述接脚111的左、右二侧第二接脚与第三接脚而形成。同时，电连接该软膜12的所述接脚121的左、右二侧两特定接脚以形成一第二电路122，同前述理由，该第二电路122优选为电连接该软膜12的所述接脚121的左、右二侧第一接脚与第二接脚而形成。接着，利用ACF 14将该面板11的所述接脚11 1与该软膜12的所述接脚121进行接合，其中相邻的接脚彼此电性绝缘，而该软膜12上的该驱动IC 13内形成一第三电路131，该第三电路131电连接于该第一电路112与该第二电路122，使得该第一电路112、该第二电路122、及该第三电路131形成一通路，此时，将该第二电路122连接于测量点31，即可测量该通路的阻抗值，如图4所示。

请参阅图5，其为图4两侧接脚的放大示意图。由图5可知，在接合之后，使用三用电表直接在该软膜12上的测量点31量取数值，便是整段电路的阻抗值，其中：

R＝R_L+R_ACF-L+R_IC+R_ACF-R+R_R

其中，R_L表示最左侧接脚的阻抗，R_ACF-L表示左侧的ACF接触阻抗，R_IC表示驱动IC的内部阻抗，R_ACF-R表示右侧的ACF接触阻抗，因为R_L、R_IC、及R_R在实际的部材上，其误差值十分地微小，因此可将之视为一常数，所以接点阻抗(R_ACF-L+R_ACF-R)便可轻易算出。

除了应用于面板与软膜的接合阻抗测量外，本发明的方法与电路也可应用于软膜与印刷线路板的接合阻抗测量，在不影响产品机能下，在软膜与印刷线路板上改变其原来的架构，利用串接电路的概念，将软膜与印刷线路板上原先的接脚图案作如图6的改变，也就是将软膜与印刷线路板上的左右各3个接脚的图案作局部修改，利用此回路可以很直接的测量出软膜与印刷线路板之间的接合阻抗。

请同时参阅图6与图7，其为本发明一较佳实施例的软膜与印刷线路板接合的示意图与其完成接合后的示意图。该软膜12与该印刷线路板61上分别具有多个接脚，其中，电连接该软膜12的所述接脚123的左、右二侧两特定接脚以形成一第一电路124，同前述理由，该第一电路124优选为电连接该软膜12的所述接脚123的左、右二侧第二接脚与第三接脚而形成。同时，电连接该印刷线路板61的所述接脚611的左、右二侧两特定接脚以形成一第二电路612，同前述理由，该第二电路612优选为电连接该印刷线路板61的所述接脚611的左、右二侧第一接脚与第二接脚而形成。接着，利用ACF 14将该软膜12的所述接脚123与该印刷线路板61的所述接脚124进行接合，其中相邻的接脚彼此电性绝缘，而该印刷线路板61上的一内藏导线形成一第三电路613，该第三电路613电连接于该第一电路124与该第二电路612，使得该第一电路124、该第二电路612、及该第三电路613形成一通路，此时，将该第二电路612连接于测量点71，即可测量该通路的阻抗值，如图7所示。

请参阅图8，其为图7的两侧接脚的放大示意图。由图8可知，在接合之后，使用三用电表直接在该印刷线路板61上的测量点71量取数值，便是整段电路的阻抗值，其中：

R＝PCB测量路径(左)+(PCB L2～TCP L2)+(TCP L3～PCB L3)+内藏导线+(PCB R3～TCP R3)+(TCP R2～PCB R2)+PCB测量路径(右)

其中，PCB L2表示PCB的左侧第二接脚，TCP L2表示TCP的左侧第二接脚，TCP L3表示TCP的左侧第三接脚，PCB L3表示PCB的左侧第三接脚，PCB R3表示PCB的右侧第三接脚，TCP R3表示TCP的右侧第三接脚，TCP R2表示TCP的右侧第二接脚，PCB R2表示PCB的右侧第二接脚。因为PCB测量路径(左)、内藏导线、及PCB测量路径(右)的阻抗在实际的部材上，其误差值十分地微小，因此可将之视为一常数，所以接点阻抗(PCB L2～TCP L2)+(TCP L3～PCB L3)+(PCB R3～TCP R3)+(TCP R2～PCBR2)便可轻易算出。

综上所述，本发明具有如下优点：

(1)可用单体的TAB、COF等封装材直接进行可靠度实验，之后再以阻抗值判定其可靠度测试结果，不用再使用产品来作验证，如此可节省大量的费用。

(2)对于产品问题解析部分，能给予直接的证据，可直接由阻值厘清模块接合是否在规格之内，进而可追查模块机台设定是否正确，以提升优良率。

(3)可对于新ACF或新接合材料，进行数值管理与量化，由阻抗值便可直接评订其优劣。

(4)可判断膜(Film)材是否内部断线(铜线)，因所有断线均发生在两侧(若断线则测量为开路)。

(5)可直接将工艺与产品作结合，可得知产品的工艺极限(processspec.limitation)。并可列入现场管理项目(易于做为现场工艺管控指标)。

(6)对于新工艺与新材料开发，可直接与产品做结合，得到更直接的结论，而不需另行开发测试材(省时与省事更省成本)。

因此，本发明能有效改善公知技术的缺陷，具有产业价值。

Claims

1. 一种接合阻抗测量方法，其步骤包含：

提供一具有多个第一接脚以及一参考接脚的第一接体与一具有多个对应于所述第一接脚以及该参考接脚的第二接脚的第二接体，其中各相邻的接脚彼此电性绝缘；

电连接该参考接脚及其在一第一方向邻近的一个所述第一接脚，以形成一第一电路；

电连接一对应于该参考接脚的该第二接脚及其在一第二方向邻近的另一所述第二接脚，以形成一第二电路，其中该第二方向与该第一方向相反；

将该第一接体的所述第一接脚及该参考接脚与该第二接体上相对应的所述第二接脚进行接合；以及

测量该第一电路及该第二电路的串联电阻。

2. 如权利要求1所述的接合阻抗测量方法，其中该参考接脚位于该第一接体的左、右侧。

3. 如权利要求2所述的接合阻抗测量方法，其中还包括：

提供一第三电路电连接两侧的该第一电路及该第二电路，使得该第一电路、该第二电路及该第三电路形成一通路；以及

测量该通路的阻抗值。

4. 如权利要求3所述的接合阻抗测量方法，其中该第一接体可为一液晶显示器面板或一可挠性软膜，且该第三电路设置于该可挠性软膜上。

5. 如权利要求3所述的接合阻抗测量方法，其中该第一接体可为一可挠性软膜或一印刷线路板，且该第三电路设置于该印刷线路板上。

6. 一种接合阻抗测量电路，由一具有多个第一接脚以及一参考接脚的第一接体与一具有多个对应于所述第一接脚以及该参考接脚的第二接脚的第二接体接合而成，其包含：

一第一电路，电连接该参考接脚及其在一第一方向邻近的一个所述第一接脚而形成；以及

一第二电路，电连接一对应于该参考接脚的该第二接脚及其在一第二方向邻近的另一所述第二接脚而形成，其中该第二方向与该第一方向相反；其中，其余各相邻的接脚彼此电性绝缘。

7. 如权利要求6所述的接合阻抗测量电路，其中该参考接脚位于该第一接体左、右侧。

8. 如权利要求7所述的接合阻抗测量电路，其中还包括：

一第三电路，电连接两侧的该第一电路及该第二电路，使得该第一电路、该第二电路及该第三电路形成一通路。

9. 如权利要求8所述的接合阻抗测量电路，其中该第一接体可为一液晶显示器面板或一可挠性软膜，且该第三电路设置于该可挠性软膜上。

10. 如权利要求8所述的接合阻抗测量电路，其中该第一接体可为一可挠性软膜或一印刷线路板，且该第三电路设置于该印刷线路板上。