CN116701088B - 一种针对eeprom空间内容丢失的模拟方法及系统 - Google Patents

一种针对eeprom空间内容丢失的模拟方法及系统 Download PDF

Info

Publication number
CN116701088B
CN116701088B CN202310771205.9A CN202310771205A CN116701088B CN 116701088 B CN116701088 B CN 116701088B CN 202310771205 A CN202310771205 A CN 202310771205A CN 116701088 B CN116701088 B CN 116701088B
Authority
CN
China
Prior art keywords
eeprom
content
space
loss
vdd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310771205.9A
Other languages
English (en)
Other versions
CN116701088A (zh
Inventor
潘振助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Cetc Xingtuo Technology Co ltd
Original Assignee
Chengdu Cetc Xingtuo Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Cetc Xingtuo Technology Co ltd filed Critical Chengdu Cetc Xingtuo Technology Co ltd
Priority to CN202310771205.9A priority Critical patent/CN116701088B/zh
Publication of CN116701088A publication Critical patent/CN116701088A/zh
Application granted granted Critical
Publication of CN116701088B publication Critical patent/CN116701088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种针对EEPROM空间内容丢失的模拟方法及系统，所述方法包括：通过在内容丢失的空间制造弱擦状态来模拟EEPROM空间内容丢失。具体包括：步骤1，配置用于模拟EEPROM空间内容丢失的模拟系统；步骤2，设置用于构建弱擦状态的码型；步骤3，利用所述模拟系统和码型构建弱擦状态，从而模拟EEPROM空间内容丢失。本发明能够模拟EEPROM空间内容丢失的现象，并且可以反复复现。

Description

一种针对EEPROM空间内容丢失的模拟方法及系统
技术领域
本发明涉及EEPROM，具体而言，涉及一种针对EEPROM空间内容丢失的模拟方法及系统。
背景技术
EEPROM，即电可擦可编程只读存储器，是一种掉电后数据不丢失(不挥发)存储芯片。EEPROM一般在电脑上或者专业的设备商进行擦除，并且重新编程。在一个EEPROM中，当计算机在使用的时候是可频繁地重编程的，EEPROM的寿命是一个很重要的设计考虑参数。
EEPROM长时间工作造成了空间内容丢失，这是现实应用中遇到的很棘手的问题，产品原封不动没有遭受破坏时，此问题是可以百分之百地复现。一旦将有内容丢失的空间数据重写，此问题将很难复现。
为了找到此问题的根本原因，现有的做法只能是尽量基于存有问题的产品多收集数据，然后通过仅擦除只写入的手段，去模拟原有的问题，而后与原有的数据进行对比，只要测试结果很接近，那就可以反推此问题的根本原因。
发明内容
本发明旨在提供一种针对EEPROM空间内容丢失的模拟方法及系统，以复现EEPROM空间内容丢失的问题。
本发明提供的一种针对EEPROM空间内容丢失的模拟方法，包括：
通过在内容丢失的空间制造弱擦状态来模拟EEPROM空间内容丢失。
进一步的，所述针对EEPROM空间内容丢失的模拟方法，包括如下步骤：
步骤1，配置用于模拟EEPROM空间内容丢失的模拟系统；
步骤2，设置用于构建弱擦状态的码型；
步骤3，利用所述模拟系统和码型构建弱擦状态，从而模拟EEPROM空间内容丢失。
进一步的，步骤1中，所述用于模拟EEPROM空间内容丢失的模拟系统包括：
能够产生SCL、SDA和VDD的信号产生器，以及用于放置EEPROM的测试板；所述测试板与信号产生器上对应的SCL、SDA和VDD端口相连；
所述VDD用于对EEPROM供电；
所述SCL和SDA用于读写EEPROM空间内容以及访问EEPROM的控制寄存器。
进一步的，步骤2中，所述用于构建弱擦状态的码型包含有STOP动作到VDD掉电的时间差tCUTOFF。
进一步的，步骤3包括如下子步骤：
步骤3.1，将测试板上的EEPROM通过修改控制寄存器来控制Threshold的阀门值以及扫描VDD档位，得到一个PASS/FAIL的第一二维表；
步骤3.2，将EEPROM烧录成原始的正确内容；
步骤3.3，通过访问EEPROM的控制寄存器，将EEPROM切换到“只擦”模式；
步骤3.4，按照所述用于构建弱擦状态的码型，在“只擦”模式下，将对应的正确内容写入EEPROM中内容丢失的空间，并通过示波器观察读回数据：
若从读回数据中观察到该内容丢失的空间发生数据翻转时就停止写入，此时EEPROM中该内容丢失的空间即处于弱擦状态；
若在“只擦”模式下，该内容丢失的空间最终擦为0xFF也未发生数据翻转，则增加STOP动作到VDD掉电的时间差tCUTOFF后，重新执行步骤3.1～步骤3.4；
步骤3.5，通过访问EEPROM的控制寄存器，将EEPROM切换到“只写”模式；
步骤3.6，在“只写”模式下，将内容丢失后的内容写入该内容丢失的空间；
步骤3.7，将测试板上的EEPROM通过修改控制寄存器来控制Threshold的阀门值以及扫描VDD档位，得到一个PASS/FAIL的第二二维表；
步骤3.8，比较所述第一二维表和第二二维表，若在第一二维表和第二二维表中的结果相似或相同，则表示成功模拟了EEPROM空间内容丢失。
本发明还提供一种针对EEPROM空间内容丢失的模拟系统，用于实现上述的针对EEPROM空间内容丢失的模拟方法，所述模拟系统包括：
能够产生SCL、SDA和VDD的信号产生器，以及用于放置EEPROM的测试板；所述测试板与信号产生器上对应的SCL、SDA和VDD端口相连；
所述VDD用于对EEPROM供电；
所述SCL和SDA用于读写EEPROM空间内容以及访问EEPROM的控制寄存器。
综上所述，由于采用了上述技术方案，本发明的有益效果是：
本发明能够模拟EEPROM空间内容丢失的现象，并且可以反复复现。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为EEPROM常用的FLOTOX管结构的示意图。
图2为去掉绝缘层的FLOTOX管结构的示意图。
图3为去掉绝缘层的FLOTOX管结构的简化符号示意图。
图4为FLOTOX管配合对应选通管的示意图。
图5为EEPROM存储单元进行“擦除”操作的示意图。
图6为一个bit位的EEPROM存储单元进行“擦除”操作的简化电路图。
图7为EEPROM存储单元进行“写入”操作的示意图。
图8为一个bit位的EEPROM存储单元进行“写入”操作的简化电路图。
图9为多个bit位组成的EEPROM存储单元阵列示意图。
图10为多个bit位组成的EEPROM存储单元阵列进行“擦除”操作时的示意图。
图11为多个bit位组成的EEPROM存储单元阵列进行“写入”操作时的示意图。
图12为一个字节的EEPROM存储阵列的示意图。
图13为本发明中针对EEPROM空间内容丢失的模拟方法的流程图。
图14为本发明中针对EEPROM空间内容丢失的模拟系统的示意图。
图15为本发明中用于构建弱擦状态的码型的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例
设计原理：
首先说明EEPROM的工作原理。EEPROM的基本结构比较常用的是FLOTOX(FloatingGate Tunneling Oxide)管结构，即浮栅隧道氧化层晶体管，它是在标准CMOS工艺的基础上衍生的技术，其具体结构如图1所示，在传统的MOS管控制栅下插入一层多晶硅浮栅，该浮栅周围的绝缘层将其与各电极相互隔离，这些绝缘层的氧化物的电阻非常高，而且电子从浮栅的导带向周围氧化物导带的移动需要克服较高的势叠，因此，浮栅中的电子泄漏速度很慢，在非热平衡的亚稳态下可保持数十年。
浮栅延长区的下方有个薄氧区小窗口，在外加强电场的作用下漏极与浮栅之间可以进行双向电子流动，继而达到对存储单元的“擦除”与“写入”操作。
为强调浮栅周围氧化物的绝缘效果，把绝缘层去掉后如图2所示，其中的“电子”就是需要存储的数据。其原理图简化符号如图3所示，通常利用F-N隧道效应(Fowler-Nordheim tunneling)对EEPROM存储单元进行“擦除”或“写入”操作，简单地说，即FLOTOX管的控制栅极与漏极在强电场的作用下(正向或负向)，浮栅中的电子获得足够的能量后，穿过氧化层的禁带到达导带，这样电子可自由向衬底移动。
再说明EEPROM存储单元的构成，是由2个晶体管的单元构成。为防止EEPROM存储单元“擦除”(或“写入”操作)对其它单元产生影响，每个FLOTOX管均与一个选通管配对，如图4所示，前者就是存储电子的单元，而后者用来选择相应的存储单元的控制位，这种结构导致单位存储面积比较大，因此，EEPROM的容量通常都不会很大。
a)对EEPROM存储单元进行“擦除”操作，就是将电子注入到浮栅中的过程。如图5所示，将FLOTOX管的源极与漏极接地，而控制栅极接高压，浮栅与漏极之间形成正向强电场，电子从漏极通过隧道氧化层进入浮栅。配合对应的选通管，一个bit位的EEPROM存储单元简化电路如图6所示。其中，SG表示选通管的选通栅(Select Gate)，CG表示FLOTOX管的控制栅(Control Gate)，VPP表示外接高压。
b)对EEPROM存储单元进行“写入”操作，就是将浮栅中电子释放的过程。如图7所示，将FLOTOX管的源极悬空，漏极接高压，而控制栅极接地，则浮栅与漏极之间形成负向强电场，电子从浮栅通过隧道氧化层回到漏极放电。配合对应的选通管，一个bit位的存储单元简化电路如图8所示。同样地，SG表示选通管的选通栅(Select Gate)，CG表示FLOTOX管的控制栅(Control Gate)，VPP表示外接高压。
c)多个bit位组成的EEPROM存储单元阵列如图9所示。
当进行存储单元的“擦除”操作时，源线(Sources Lines,SL)与位线(Bit Lines,BL)均为低电平，而控制栅线(CL)为高电平，当对应存储单元的选通管打开时，字线(WordLine,WL)＝VPP，如图10所示。
当进行存储单元的“写入”操作时，位线为高电平，而源线悬空且选通线(ProgramGate Line)为低电平，当对应存储单元的选通管打开时，SG＝VPP，如图11所示。
d)每8个EEPROM存储单元配置一个高压传输管，则一个字节的EEPROM存储阵列如图12所示。
通过上述对EEPROM的工作原理和构成的说明，可以看出，对于EEPROM的一个完整写动作，实际上可以分解为两个独立的动作：先“擦除”，后“写入”。由此，要复现EEPROM在长时间使用过程遇到的内容丢失的问题，就要想办法造出一个EEPROM的弱擦状态。由此，本实施例中提出一种针对EEPROM空间内容丢失的模拟方法，如图13所示，包括如下步骤：
步骤1，配置用于模拟EEPROM空间内容丢失的模拟系统，如图14所示，包括：
能够产生SCL、SDA和VDD的信号产生器；
以及用于放置被测EEPROM的测试板；
所述测试板与信号产生器上对应的SCL、SDA和VDD端口相连。
其中：
VDD是EEPROM或者其他带有EERPOM的温感芯片的供电；
SCL和SDA是I2C的控制总线，一是用于读写EEPROM空间内容，二是访问EEPROM本身的控制寄存器。
步骤2，设置用于构建弱擦状态的码型；所述用于构建弱擦状态的码型可以根据需要进行预设，其中包含有STOP动作到VDD掉电的时间差tCUTOFF，如图15所示。
步骤3，利用所述模拟系统和码型构建弱擦状态，从而模拟EEPROM空间内容丢失，具体包括如下子步骤：
步骤3.1，将测试板上的EEPROM通过SCL和SDA修改控制寄存器来控制Threshold的阀门值以及扫描VDD档位(举例：2.0V、2.5V、3.0V、3.3V、3.6V等)，得到一个PASS/FAIL的第一二维表；从该第一二维表中基本可以判断出哪个阀门值处发生了数据翻转，即内容丢失。
步骤3.2，将EEPROM烧录成原始的正确内容；
步骤3.3，通过SCL和SDA访问EEPROM的控制寄存器，将EEPROM切换到“只擦”模式；
步骤3.4，按照所述用于构建弱擦状态的码型，在“只擦”模式下，将对应的正确内容写入EEPROM中内容丢失的空间，并通过示波器观察读回数据：
举例，原本EEPROM空间offset：0x0C的正确内容是0x08，出现内容丢失后的内容是0x018，即bit4由1‘b0翻转为1’b1了。那么，将正确内容0x08写入EEPROM空间offset：0x0C，注意只需要这个动作，实际上做的动作是“只擦”。“只擦”只是将空间内容最终擦为0xFF。那么：
若从读回数据中观察到该内容丢失的空间发生数据翻转(即bit4由1‘b0翻转为1’b1)时就停止写入，只要该空间不是被完全擦为0xFF，此时EEPROM中该内容丢失的空间即处于弱擦状态；
若在“只擦”模式下，该内容丢失的空间最终擦为0xFF也未发生数据翻转，则增加STOP动作到VDD掉电的时间差tCUTOFF后，重新执行步骤3.1～步骤3.4，直至制造出弱擦状态；
步骤3.5，当制造出弱擦状态后，通过访问EEPROM的控制寄存器，将EEPROM切换到“只写”模式；
步骤3.6，在“只写”模式下，将内容丢失后的内容写入该内容丢失的空间，即写0x18到EEPROM空间offset：0x0C；
步骤3.7，将测试板上的EEPROM通过修改控制寄存器来控制Threshold的阀门值以及扫描VDD档位(举例：2.0V、2.5V、3.0V、3.3V、3.6V等)，得到一个PASS/FAIL的第二二维表；
步骤3.8，比较所述第一二维表和第二二维表，若在第一二维表和第二二维表中的结果相似(相似程度可以根据实际情况进行设定)或相同，则表示成功模拟了EEPROM空间内容丢失。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种针对EEPROM空间内容丢失的模拟方法，其特征在于，包括：
通过在内容丢失的空间制造弱擦状态来模拟EEPROM空间内容丢失；
所述的针对EEPROM空间内容丢失的模拟方法，包括如下步骤：
步骤1，配置用于模拟EEPROM空间内容丢失的模拟系统；
步骤2，设置用于构建弱擦状态的码型；所述用于构建弱擦状态的码型包含有STOP动作到VDD掉电的时间差tCUTOFF；
步骤3，利用所述模拟系统和码型构建弱擦状态，从而模拟EEPROM空间内容丢失；步骤3包括如下子步骤：
步骤3.1，将测试板上的EEPROM通过修改控制寄存器来控制Threshold的阀门值以及扫描VDD档位，得到一个PASS/FAIL的第一二维表；
步骤3.2，将EEPROM烧录成原始的正确内容；
步骤3.3，通过访问EEPROM的控制寄存器，将EEPROM切换到“只擦”模式；
步骤3.4，按照所述用于构建弱擦状态的码型，在“只擦”模式下，将对应的正确内容写入EEPROM中内容丢失的空间，并通过示波器观察读回数据：
若从读回数据中观察到该内容丢失的空间发生数据翻转时就停止写入，此时EEPROM中该内容丢失的空间即处于弱擦状态；
若在“只擦”模式下，该内容丢失的空间最终擦为0xFF也未发生数据翻转，则增加STOP动作到VDD掉电的时间差tCUTOFF后，重新执行步骤3.1~步骤3.4；
步骤3.5，通过访问EEPROM的控制寄存器，将EEPROM切换到“只写”模式；
步骤3.6，在“只写”模式下，将内容丢失后的内容写入该内容丢失的空间；
步骤3.7，将测试板上的EEPROM通过修改控制寄存器来控制Threshold的阀门值以及扫描VDD档位，得到一个PASS/FAIL的第二二维表；
步骤3.8，比较所述第一二维表和第二二维表，若在第一二维表和第二二维表中的结果相似或相同，则表示成功模拟了EEPROM空间内容丢失。
2.根据权利要求1所述的针对EEPROM空间内容丢失的模拟方法，其特征在于，步骤1中，所述用于模拟EEPROM空间内容丢失的模拟系统包括：
能够产生SCL、SDA和VDD的信号产生器，以及用于放置EEPROM的测试板；所述测试板与信号产生器上对应的SCL、SDA和VDD端口相连；
所述VDD用于对EEPROM供电；
所述SCL和SDA用于读写EEPROM空间内容以及访问EEPROM的控制寄存器。
3.一种针对EEPROM空间内容丢失的模拟系统，用于实现如权利要求1-2任一项所述的针对EEPROM空间内容丢失的模拟方法，其特征在于，所述模拟系统包括：
能够产生SCL、SDA和VDD的信号产生器，以及用于放置EEPROM的测试板；所述测试板与信号产生器上对应的SCL、SDA和VDD端口相连；
所述VDD用于对EEPROM供电；
所述SCL和SDA用于读写EEPROM空间内容以及访问EEPROM的控制寄存器。
CN202310771205.9A 2023-06-28 2023-06-28 一种针对eeprom空间内容丢失的模拟方法及系统 Active CN116701088B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310771205.9A CN116701088B (zh) 2023-06-28 2023-06-28 一种针对eeprom空间内容丢失的模拟方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310771205.9A CN116701088B (zh) 2023-06-28 2023-06-28 一种针对eeprom空间内容丢失的模拟方法及系统

Publications (2)

Publication Number Publication Date
CN116701088A CN116701088A (zh) 2023-09-05
CN116701088B true CN116701088B (zh) 2024-02-27

Family

ID=87843180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310771205.9A Active CN116701088B (zh) 2023-06-28 2023-06-28 一种针对eeprom空间内容丢失的模拟方法及系统

Country Status (1)

Country Link
CN (1) CN116701088B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907501A (en) * 1996-11-20 1999-05-25 Samsung Electronics, Co., Ltd. Data writing and reading apparatus and method for nonvolatile analog storage
KR20130138635A (ko) * 2012-06-11 2013-12-19 삼성전자주식회사 단일 백업 블록 기록을 이용하는 결함 내성 포타 업데이트를 위한 방법 및 장치
CN106909484A (zh) * 2017-03-06 2017-06-30 郑州云海信息技术有限公司 一种用于存储环境下模拟坏盘测试的系统及方法
CN114064093A (zh) * 2020-08-05 2022-02-18 卓品智能科技无锡有限公司 一种基于Flash模拟EEPROM存储数据更新后可恢复的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7925927B2 (en) * 2008-06-23 2011-04-12 Hewlett-Packard Development Company, L.P. Simulator for determining data loss in a fault tolerant system
TWI595487B (zh) * 2015-09-30 2017-08-11 Egalax_Empia Tech Inc Method to prevent the loss of memory cell data
US11513879B2 (en) * 2019-02-20 2022-11-29 Seagate Technologies Llc Detection and mitigation for solid-state storage device read failures due to weak erase

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907501A (en) * 1996-11-20 1999-05-25 Samsung Electronics, Co., Ltd. Data writing and reading apparatus and method for nonvolatile analog storage
KR20130138635A (ko) * 2012-06-11 2013-12-19 삼성전자주식회사 단일 백업 블록 기록을 이용하는 결함 내성 포타 업데이트를 위한 방법 및 장치
CN106909484A (zh) * 2017-03-06 2017-06-30 郑州云海信息技术有限公司 一种用于存储环境下模拟坏盘测试的系统及方法
CN114064093A (zh) * 2020-08-05 2022-02-18 卓品智能科技无锡有限公司 一种基于Flash模拟EEPROM存储数据更新后可恢复的方法

Also Published As

Publication number Publication date
CN116701088A (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
US6288944B1 (en) NAND type nonvolatile memory with improved erase-verify operations
CN102737720B (zh) 抑制快闪存储器响应外部命令时漏电的方法与装置
CN103514954B (zh) 闪存的擦除方法、读取方法及编程方法
KR100487031B1 (ko) 누설 셀의 검출 및 복구를 외부에서 트리거하는 플래시메모리
KR20080104837A (ko) 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 저장 방법
JP3701160B2 (ja) 冗長機能を有する不揮発性半導体メモリ装置
CN100524527C (zh) 用于双位闪速存储器装置中的参考电路的系统及方法
CN100538902C (zh) 与非型闪存器件的擦除确认方法及其与非型闪存器件
McPartland et al. 1.25 volt, low cost, embedded flash memory for low density applications
CN104751885B (zh) Flash芯片及应对flash芯片异常掉电的擦除或编程方法
CN116701088B (zh) 一种针对eeprom空间内容丢失的模拟方法及系统
US8081520B2 (en) Over erase correction method of flash memory apparatus
KR960003400B1 (ko) 불휘발성 반도체 기억장치
CN107729586B (zh) Eeprom模型电路及建模方法、仿真方法及测试结构
JPS5769584A (en) Non-volatile semiconductor memory
KR100614057B1 (ko) 비휘발성 반도체 기억 장치
JP6281027B1 (ja) 読み取り専用メモリ機能性を提供するように構成可能なフラッシュメモリ装置
US11120848B2 (en) Method for determining a proper program voltage for a plurality of memory cells
CN103456363A (zh) 电可擦除可编程只读存储器的控制方法
CN106205703A (zh) 存储器阵列及其读、编程、擦除操作方法
CN106653080B (zh) 快闪存储器与增进快闪存储器可靠性的方法
KR100335779B1 (ko) 플래쉬 메모리 소자의 소거 방법
CN110660446B (zh) 一种评估单片机中非易失性存储器数据残留的装置
CN109935266B (zh) 一种存储单元漏电处理方法、装置及存储器
JPH052896A (ja) 不揮発性半導体記憶装置およびその試験方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant