CN103456363A - 电可擦除可编程只读存储器的控制方法 - Google Patents

电可擦除可编程只读存储器的控制方法 Download PDF

Info

Publication number
CN103456363A
CN103456363A CN2013103863395A CN201310386339A CN103456363A CN 103456363 A CN103456363 A CN 103456363A CN 2013103863395 A CN2013103863395 A CN 2013103863395A CN 201310386339 A CN201310386339 A CN 201310386339A CN 103456363 A CN103456363 A CN 103456363A
Authority
CN
China
Prior art keywords
voltage
memory
memory cell
electrically erasable
control method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013103863395A
Other languages
English (en)
Inventor
顾靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2013103863395A priority Critical patent/CN103456363A/zh
Publication of CN103456363A publication Critical patent/CN103456363A/zh
Pending legal-status Critical Current

Links

Abstract

本发明提供了一种电可擦除可编程只读存储器的控制方法,包括:通过对存储器单元的控制栅、源极、漏极以及与该存储器单元相连的字线分别施加第一电压、第二电压、第三电压和第四电压以实现擦除操作;其中,擦除操作时对未选中的存储器单元下面的衬底区域均施加一附加电压,所述附加电压的极性与所述第一电压的极性相反。在本发明提供的电可擦除可编程只读存储器中,通过在未选中的存储器单元的衬底区域上施加一附加电压,使得所述附加电压耦合到未选中的存储器单元上,抵消了部分因控制栅施加的电压所产生的耦合作用,从而避免了在对选中的存储器单元进行擦除操作的同时对其他的存储器单元造成的串扰。

Description

电可擦除可编程只读存储器的控制方法
技术领域
本发明涉及半导体技术领域,特别涉及一种电可擦除可编程只读存储器的控制方法。
背景技术
随着存储技术的发展,出现了各种类型的存储器,如随机存储器(RAM)、只读存储器(ROM)、动态随机存储器(DRAM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)和闪存(Flash)等。其中,电可擦除可编程只读存储器(EEPROM)是一种断电后数据也不会丢失的存储器,可在电脑或者专用设备上擦除已有信息,重新编程,即插即用。
电可擦除可编程只读存储器(EEPROM)的擦除不需要借助其他设备,直接以电子信号来修改数据内容,摆脱了可擦除可编程只读存储器(EPROM)中编程器和擦除器的束缚。而且,电可擦除可编程只读存储器(EEPROM)可以按字节擦除,不像闪存(Flash)需要全片或分块地擦除。
请参考图1,其为现有技术的电可擦除可编程只读存储器的部分结构示意图。如图1所示,电可擦除可编程只读存储器(EEPROM)包括半导体衬底(图中未示出)和形成于所述半导体衬底上的多个存储器单元,其中,所述半导体衬底分成多个衬底区域10,所述多个衬底区域10通过DNW相互隔离,每个衬底区域10为一个字节,一个字节一般设置有8列存储器单元。所述存储器单元11包括存储单元(图1中的方块表示存储单元)、源极(S)、漏极(D)和控制栅(CG),所述存储器单元呈阵列设置,同一行的存储器单元共用一条字线(WL),同一行的存储器单元的控制栅(CG)相互连接。电可擦除可编程只读存储器(EEPROM)通过对字线(WL)、控制栅(CG)、源极(S)及漏极(D)施加不同的工作电压,可以实现对存储器单元的读取、编程和擦除操作。
通常的,电可擦除可编程只读存储器(EEPROM)是按照字节进行擦除的,即进行擦除时位于同一衬底区域10上的8列存储器单元的一起被擦除的。由于同一行的存储器单元的控制栅(CG)相互连接,其他未选中的存储器单元的控制栅上所施加的电压和选中的8列存储器单元一样,都为负电压,一般在-7V左右。未选中的存储器单元的控制栅上所施加的负电压会耦合到未选中的存储器单元上,使得未选中的存储器单元也被擦除。
因此,如何解决现有的电可擦除可编程只读存储器在对选中的存储器单元进行擦除操作的同时,对其他存储器单元造成串扰的问题成为当前亟需解决的技术问题。
发明内容
本发明的目的在于提供一种电可擦除可编程只读存储器的控制方法,以解决现有的存储器在对选中的存储器单元进行擦除操作的同时,对其他存储器单元造成串扰的问题。
为解决上述技术问题,本发明提供一种电可擦除可编程只读存储器的控制方法,所述电可擦除可编程只读存储器的控制方法包括:通过对存储器单元的控制栅、源极、漏极以及与该存储器单元相连的字线分别施加第一电压、第二电压、第三电压和第四电压以实现擦除操作;
其中,擦除操作时对未选中的存储器单元下面的衬底区域均施加一附加电压,所述附加电压的极性与所述第一电压的极性相反。
可选的,在所述的电可擦除可编程只读存储器的控制方法中,所述第一电压的电压范围在-7.5V到-6.5V之间,所述第二电压的电压范围在-0.5V到0.5V之间,所述第三电压的电压范围在-0.5V到0.5V之间,所述第四电压的电压范围在8V到9V之间。
可选的,在所述的电可擦除可编程只读存储器的控制方法中,所述第一电压、第二电压、第三电压、第四电压分别是-7V、0V、0V和8.5V。
可选的,在所述的电可擦除可编程只读存储器的控制方法中,所述附加电压是3V或5V。
可选的,在所述的电可擦除可编程只读存储器的控制方法中,还包括:通过对存储器单元的控制栅、源极、漏极以及与该存储器单元相连的字线分别施加第五电压、第六电压、第七电压和第八电压以实现读取操作。
可选的,在所述的电可擦除可编程只读存储器的控制方法中,所述第五电压、第六电压、第七电压和第八电压分别是0V、0V、1V和3V。
可选的,在所述的电可擦除可编程只读存储器的控制方法中,还包括:通过对存储器单元的控制栅、源极、漏极以及与该存储器单元相连的字线分别施加第九电压、第十电压、第十一电压、第十二电压以实现编程操作。
可选的,在所述的电可擦除可编程只读存储器的控制方法中,所述第九电压、第十电压、第十一电压、第十二电压分别是8V、5.5V、Vdp和1.5V;
其中,所述Vdp为固定电流的编程电压所述Vdp的电压范围在0.2V到0.6V之间。
可选的,在所述的电可擦除可编程只读存储器的控制方法中,所述电可擦除可编程只读存储器包括一半导体衬底和多个存储器单元,所述多个存储器单元形成于所述半导体衬底的上面并呈阵列设置,所述半导体衬底按照字节分成多个衬底区域,所述多个衬底区域相互隔离。
可选的,在所述的电可擦除可编程只读存储器的控制方法中,每个字节由8列存储器单元组成。
在本发明提供的电可擦除可编程只读存储器中,通过在未选中的存储器单元的衬底区域上施加一附加电压,使得所述附加电压耦合到未选中的存储器单元上,抵消了部分因控制栅施加的电压所产生的耦合作用,从而避免了在对选中的存储器单元进行擦除操作的同时对其他的存储器单元造成的串扰。
附图说明
图1是现有技术的电可擦除可编程只读存储器的部分结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的电可擦除可编程只读存储器的控制方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1,其为现有技术的电可擦除可编程只读存储器的部分结构示意图。如图1所示,本发明实施例的电可擦除可编程只读存储器的控制方法包括:通过对存储器单元的控制栅(CG)、源极(S)、漏极(D)以及与该存储器单元相连的字线(WL)分别施加第一电压、第二电压、第三电压和第四电压以实现擦除操作;其中,擦除操作时对未选中的存储器单元下面的衬底区域10均施加一附加电压,所述附加电压的极性与所述第一电压的极性相反。
具体的,所述电可擦除可编程只读存储器包括一半导体衬底(图中未示出)和多个存储器单元,所述多个存储器单元形成于所述半导体衬底的上面并呈阵列设置,所述半导体衬底按照字节分成多个衬底区域10,所述多个衬底区域10相互隔离。可见,每个字节下面的衬底区域10是相互隔离的。
其中,每个字节由多列存储器单元组成,列数通常是8列,但也不限于8列。本实施例中,每个字节由8列存储器单元组成。如图1所示,一个衬底区域10的上面形成有8列存储器单元,8列存储器单元构成1个字节。需要说明的是,每列存储器单元的行数非常多,一般有几百到几千行,图1只显示了其中4行。所述电可擦除可编程只读存储器是以字节为单元进行操作的,即操作时1个字节上8列存储器单元全部被选中。所述电可擦除可编程只读存储器可以通过对选中的存储器单元的控制栅(CG)、源极(S)、漏极(D)以及与存储器单元相连的字线(WL)分别施加不同的工作电压以实现对存储器单元的读取、编程和擦除。
对存储器单元进行擦除时,对选中的存储器单元的控制栅(CG)、源极(S)、漏极(D)以及与存储器单元相连的字线(WL)分别施加第一电压、第二电压、第三电压和第四电压。第一电压的电压范围在-7.5V到-6.5V之间,所述第二电压的电压范围在-0.5V到0.5V之间,所述第三电压的电压范围在-0.5V到0.5V之间,所述第四电压的电压范围在8V到9V之间。优选的,所述第一电压、第二电压、第三电压和第四电压分别是-7V、0V、0V和8.5V。其他未选中的存储器单元的控制栅(CG)以及与该存储器单元相连的字线(WL)所施加的电压均为0V。为了避免擦除操作过程中出现串扰现象,除了选中的8列存储器单元下面衬底区域10,其他未选中的存储器单元下面的衬底区域10上均施加一附加电压,附加电压为正电压。优选的,所述附加电压是3V或5V。
请继续参考图1,以第一行第一列的存储器单元11为例,对存储器单元11的控制栅(CG)、源极(S)、漏极(D)以及与存储器单元11相连的字线(WL)分别施加-7V、0V、0V和8.5V的电压,此时存储器单元11所在的第一行的存储器单元的控制栅(CG)所施加的电压均为-7V,第一行之外的存储器单元的控制栅(CG)所施加的电压均为0V。与第一行的存储器单元相连的字线(WL)所施加的电压均为8.5V,与第一行之外的存储器单元相连的字线所施加的电压均为0V。在此过程中选中第一列到第八列的存储器单元,并对选中的存储器单元进行擦除操作。
由于第一行的存储器单元的控制栅(CG)所施加的电压均为-7V,除了选中的存储器单元之外,未被选中的存储器单元,即第八列之后的存储器单元的控制栅所施加的电压也为-7V。为了消除控制栅上所施加的负电压对未选中的存储器单元的影响,在第八列之后的存储器单元对应的衬底区域10上施加3V或5V的正电压。此时,选中的存储器单元下面的衬底区域10接地。由于衬底区域10之间通过DNW相互隔离,对未选中的存储器单元下面的衬底区域10施加正电压时,不会对选中的存储器单元产生影响。
擦除操作时,施加在未选中的存储器单元的控制栅上的负电压耦合在该存储器单元的浮栅上,会拉低浮栅的电压造成串扰。在本发明实施例中,在未选中的存储器单元所对应的衬底上施加正电压,所述正电压耦合在该存储器单元的浮栅上拉高了浮栅的电压,从而消除了因控制栅上施加负电压而产生的串扰风险。
所述电可擦除可编程只读存储器的控制方法还包括:通过对存储器单元的控制栅、源极、漏极以及与该存储器单元相连的字线分别施加第五电压、第六电压、第七电压和第八电压以实现读取操作。
对存储器单元进行读取操作时,所述存储器单元的控制栅(CG)、源极(S)、漏极(D)以及与存储器单元相连的字线(WL)分别施加第五电压、第六电压、第七电压和第八电压。第五电压的电压范围在-0.5V到0.5V之间,所述第六电压的电压范围在-0.5V到0.5V之间,所述第七电压的电压范围在0.5V到1.5V之间,所述第八电压的电压范围在2.5V到3.5V之间。优选的,所述第五电压、第六电压、第七电压和第八电压分别是0V、0V、1V和3V。其他未选中的存储器单元的控制栅(CG)以及与该存储器单元相连的字线(WL)所施加的电压均为0V。在此过程中选中第一列到第八列的存储器单元,并对选中的存储器单元进行读取操作。
请继续参考图1,以存储器单元11为例,对存储器单元11的控制栅(CG)、源极(S)、漏极(D)以及与存储器单元11相连的字线(WL)分别施加0V、0V、1V和3V的电压,此时可以对存储器单元11进行读取操作。由于同一行的存储器单元的控制栅(CG)相互连接,存储器单元11所在的第一行的存储器单元的控制栅(CG)所施加的电压均为0V。同一行的存储器单元共用一条字线(WL),与第一行的存储器单元相连的字线(WL)所施加的电压均为3V。第一行之外的存储器单元的控制栅(CG)以及与第一行之外的存储器单元相连的字线(WL)所施加的电压均为0V。此时,选中的存储器单元下面的衬底区域10和未选中的存储器单元下面的衬底区域10均接地。
所述电可擦除可编程只读存储器的控制方法还包括:通过对存储器单元的控制栅、源极、漏极以及与该存储器单元相连的字线分别施加第九电压、第十电压、第十一电压、第十二电压以实现编程操作。
对存储器单元进行编程操作时,所述存储器单元的控制栅(CG)、源极(S)、漏极(D)以及与存储器单元相连的字线(WL)分别施加第九电压、第十电压、第十一电压、第十二电压。第九电压的电压范围在7.5V到8.5V之间,所述第十电压的电压范围在5.0V到6.0V之间,所述第十一电压为Vdp,所述第十二电压的电压范围在1.0V到2.0V之间。优选的,所述第九电压、第十电压、第十一电压、第十二电压分别是8V、5.5V、Vdp和1.5V,其中,所述Vdp为固定电流的编程电压,所述Vdp的电压范围一般在0.2V到0.6V之间。其他未选中的存储器单元的控制栅(CG)以及与该存储器单元相连的字线(WL)所施加的电压均为0V。在此过程中选中第一列到第八列的存储器单元,并对选中的存储器单元进行编程操作。
请继续参考图1,以存储器单元11为例,对存储器单元11的控制栅(CG)、源极(S)、漏极(D)以及与存储器单元11相连的字线(WL)分别施加8V、5.5V、Vdp和1.5V的电压,此时可以对存储器单元11进行编程操作。存储器单元11所在的第一行的存储器单元的控制栅(CG)所施加的电压均为8V,第一行之外的存储器单元的控制栅(CG)所施加的电压均为0V。与第一行的存储器单元相连的字线(WL)所施加的电压均为1.5V,与第一行之外的存储器单元相连的字线所施加的电压均为0V。此时,选中的存储器单元下面的衬底区域10和未选中的存储器单元下面的衬底区域10均接地。
综上,在本发明实施例提供的电可擦除可编程只读存储器的控制方法中,除了选中的存储器单元之外,其他存储器单元的衬底上均施加正电压,使得所述正电压耦合到非选中的存储器单元上,从而抵消了部分因控制栅施加负电压而产生的耦合作用,避免了对选中的存储器单元进行擦除操作的同时对其他的存储器单元造成的串扰。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (10)

1.一种电可擦除可编程只读存储器的控制方法,其特征在于,包括:通过对存储器单元的控制栅、源极、漏极以及与该存储器单元相连的字线分别施加第一电压、第二电压、第三电压和第四电压以实现擦除操作;
其中,擦除操作时对未选中的存储器单元下面的衬底区域均施加一附加电压,所述附加电压的极性与所述第一电压的极性相反。
2.如权利要求1所述的电可擦除可编程只读存储器的控制方法,其特征在于,所述第一电压的电压范围在-7.5V到-6.5V之间,所述第二电压的电压范围在-0.5V到0.5V之间,所述第三电压的电压范围在-0.5V到0.5V之间,所述第四电压的电压范围在8V到9V之间。
3.如权利要求2所述的电可擦除可编程只读存储器的控制方法,其特征在于,所述第一电压、第二电压、第三电压、第四电压分别是-7V、0V、0V和8.5V。
4.如权利要求2所述的电可擦除可编程只读存储器的控制方法,其特征在于,所述附加电压是3V或5V。
5.如权利要求1所述的电可擦除可编程只读存储器的控制方法,其特征在于,还包括:通过对存储器单元的控制栅、源极、漏极以及与该存储器单元相连的字线分别施加第五电压、第六电压、第七电压和第八电压以实现读取操作。
6.如权利要求5所述的电可擦除可编程只读存储器的控制方法,其特征在于,所述第五电压、第六电压、第七电压和第八电压分别是0V、0V、1V和3V。
7.如权利要求1所述的电可擦除可编程只读存储器的控制方法,其特征在于,还包括:通过对存储器单元的控制栅、源极、漏极以及与该存储器单元相连的字线分别施加第九电压、第十电压、第十一电压、第十二电压以实现编程操作。
8.如权利要求7所述的电可擦除可编程只读存储器的控制方法,其特征在于,所述第九电压、第十电压、第十一电压、第十二电压分别是8V、5.5V、Vdp和1.5V;
其中,所述Vdp为固定电流的编程电压,所述Vdp的电压范围在0.2V到0.6V之间。
9.如权利要求1所述的电可擦除可编程只读存储器的控制方法,其特征在于,所述电可擦除可编程只读存储器包括一半导体衬底和多个存储器单元,所述多个存储器单元形成于所述半导体衬底的上面并呈阵列设置,所述半导体衬底按照字节分成多个衬底区域,所述多个衬底区域相互隔离。
10.如权利要求9所述的电可擦除可编程只读存储器的控制方法,其特征在于,每个字节由8列存储器单元组成。
CN2013103863395A 2013-08-29 2013-08-29 电可擦除可编程只读存储器的控制方法 Pending CN103456363A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013103863395A CN103456363A (zh) 2013-08-29 2013-08-29 电可擦除可编程只读存储器的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013103863395A CN103456363A (zh) 2013-08-29 2013-08-29 电可擦除可编程只读存储器的控制方法

Publications (1)

Publication Number Publication Date
CN103456363A true CN103456363A (zh) 2013-12-18

Family

ID=49738639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013103863395A Pending CN103456363A (zh) 2013-08-29 2013-08-29 电可擦除可编程只读存储器的控制方法

Country Status (1)

Country Link
CN (1) CN103456363A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103886908A (zh) * 2014-03-17 2014-06-25 上海华虹宏力半导体制造有限公司 电可擦除可编程只读存储器的控制方法
WO2022252202A1 (en) * 2021-06-04 2022-12-08 Yangtze Memory Technologies Co., Ltd. Architecture and method for nand memory operation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910916A (en) * 1991-11-20 1999-06-08 Fujitsu Limited Flash-erasable semiconductor memory device having improved reliability
CN1433064A (zh) * 2002-01-14 2003-07-30 联华电子股份有限公司 非易失性存储器元件的操作方法
CN102623057A (zh) * 2012-03-31 2012-08-01 上海宏力半导体制造有限公司 电可擦可编程只读存储器结构以及电子设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910916A (en) * 1991-11-20 1999-06-08 Fujitsu Limited Flash-erasable semiconductor memory device having improved reliability
CN1433064A (zh) * 2002-01-14 2003-07-30 联华电子股份有限公司 非易失性存储器元件的操作方法
CN102623057A (zh) * 2012-03-31 2012-08-01 上海宏力半导体制造有限公司 电可擦可编程只读存储器结构以及电子设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103886908A (zh) * 2014-03-17 2014-06-25 上海华虹宏力半导体制造有限公司 电可擦除可编程只读存储器的控制方法
CN103886908B (zh) * 2014-03-17 2017-09-29 上海华虹宏力半导体制造有限公司 电可擦除可编程只读存储器的控制方法
WO2022252202A1 (en) * 2021-06-04 2022-12-08 Yangtze Memory Technologies Co., Ltd. Architecture and method for nand memory operation

Similar Documents

Publication Publication Date Title
CN101510442B (zh) 存储器阵列的操作方法
US9786375B2 (en) Multiple blocks per string in 3D NAND memory
US9406685B2 (en) Flash memory unit and memory array, and programming, erasing and reading method thereof
CN102411988A (zh) 半导体存储装置
CN101345085A (zh) 闪存设备以及擦除闪存设备的方法
CN103165621A (zh) 电可擦可编程只读存储器
KR100830589B1 (ko) 워드 라인으로 음의 고전압을 전달할 수 있는 고전압스위치를 갖는 플래시 메모리 장치
CN103903650B (zh) 存储器阵列及其控制方法和闪存
CN102110474B (zh) 在存储集成电路上进行擦除操作的装置与方法
CN101986389A (zh) 闪存单元、闪存装置及其编程方法
CN104464810B (zh) 存储器及其擦除、编程和读取方法
CN103778948A (zh) 存储器阵列的控制方法
CN102768855A (zh) 存储器阵列及电子设备
CN103456363A (zh) 电可擦除可编程只读存储器的控制方法
JP2020532818A (ja) 電力喪失への応答
CN103811060A (zh) Eeprom及其存储阵列
CN103106922A (zh) 分离栅存储阵列的编程方法
CN102855930A (zh) 存储器、存储阵列的编程控制方法及装置
CN106205703B (zh) 存储器阵列及其读、编程、擦除操作方法
CN101375340A (zh) 写操作期间使用恢复晶体管以防止非选定元件的干扰
KR20070109684A (ko) 낸드 플래시 메모리 장치의 소거방법
CN104616689A (zh) 存储器的操作方法
CN101689550B (zh) 浮体存储器阵列
DE102020116034A1 (de) Spitzen- und mittelwert-stromreduktion für unterblock-speicherbetrieb
CN106653080B (zh) 快闪存储器与增进快闪存储器可靠性的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140504

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140504

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20131218

RJ01 Rejection of invention patent application after publication