CN1433064A - 非易失性存储器元件的操作方法 - Google Patents
非易失性存储器元件的操作方法 Download PDFInfo
- Publication number
- CN1433064A CN1433064A CN02141289.8A CN02141289A CN1433064A CN 1433064 A CN1433064 A CN 1433064A CN 02141289 A CN02141289 A CN 02141289A CN 1433064 A CN1433064 A CN 1433064A
- Authority
- CN
- China
- Prior art keywords
- volts
- memory cell
- volatile memory
- memory device
- negative voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 230000008569 process Effects 0.000 title abstract description 9
- 230000000694 effects Effects 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000005641 tunneling Effects 0.000 claims abstract description 13
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims abstract 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims abstract 3
- 238000012163 sequencing technique Methods 0.000 claims description 37
- 238000010586 diagram Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 239000002784 hot electron Substances 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000037361 pathway Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
Images
Landscapes
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种非易失性存储器元件的操作方法，此方法是在程序化n型通道非易失性存储器时，对控制栅极施加一正电压，对漏极施加一负电压，使源极浮置，并对衬底施加一负电压，以利用通道FN隧穿效应程序化此n型通道存储器。在擦除n型通道非易失性存储器时，则对控制栅极施加一负电压，对漏极施加一正电压，使源极浮置，并对衬底施加一正电压，以利用通道FN隧穿效应擦除此n型通道存储器。
Description
技术领域
本发明是有关于一种非易失性存储器(Non-Volatile Memory，NVM)元件的操作方法，且特别是有关于一种n型通道(n-Channel)非易失性存储器的操作方法。
背景技术
叠层栅极存储元件(Stacked Gate Memory)由于具有可多次进行数据的存入、读取、擦除等操作，且存入的数据在断电后也不会消失的优点，所以已成为个人电脑和电子设备所广泛采用的一种非易失性存储器元件。
典型的叠层栅极存储元件是以掺杂的复晶硅制作浮置栅极(FloatingGate)与控制栅极(Control Gate)。对此叠层栅极存储元件进行程序化或擦除操作时，是分别于源极区、漏极区与控制栅极上施加适当电压，以使电子注入复晶硅浮置栅极中，或将电子从复晶硅浮置栅极中拉出。
一般而言，叠层栅极存储元件常用的电子注入模式可分为通道热电子注入模式(Channel Hot-Electren Injection，CHEI)以及F-N隧穿(Fowler-Nordheim Tunneling)模式等等，而且元件的程序化与擦除操作模式随着电子注入与拉出的方式而改变。
此外，叠层栅极存储元件的结构可分为p型通道(p-Channel)叠层栅极存储元件与n型通道(n-Channel)叠层栅极存储元件。由于n型通道叠层栅极存储元件具有较高的载流子移动率(Carrier Mobility)，因此具有较大的读取电流与较快的读取速度。对于n型通道叠层栅极存储元件而言，其通常以通道热电子(Channel Hot-Electron，CHE)注入模式进行程序化，并且利用F-N隧穿模式将电子由源极侧(Source Side)拉出以进行擦除。
图1所示出了为已知的一种n型通道叠层栅极存储元件的电路简图。在图1中包括多个存储单元Qm1至Qm4，位线BL1与BL2，字线WL1与WL2。其中，存储单元Qm1与Qm3的漏极耦接至位线BL1，存储单元Qm2与Qm4的漏极耦接至位线BL2。字线WL1连接存储单元Qm1与Qm2的控制栅极，字线WL2连接存储单元Qm3与Qm4的控制栅极。存储单元Qm1至Qm4的源极共用一条源极线SL。
接着请参照表1及图2A与图2B，说明已知n型通道(n-Channel)叠层栅极存储元件的操作模式，其包括程序(Program，图2A)、数据读取(Read)，以及擦除(Erase，图2B)等操作模式，并以图1所示的存储单元Qm1为例。
表1
| 程序化 | 读取 | 擦除 | |
| BL1 | +Vd | Vd | 浮置 |
| BL2 | 0V | 0V | 0V |
| WL1 | +Vcg | Vcc | -Vcg |
| WL2 | 0V | 0V | 0V |
| SL | 0V | 0V | +Vs |
| P阱 | 0V | 0V | 0V |
如表1及图2A与图2B所示，当程序化存储单元Qm1时，于字线WL1(控制栅极208)上施加9伏至12伏左右的偏压Vcg，位线BL1(漏极202)上施加5伏至7伏左右的偏压Vd，使源极线SL(源极204)电压为0伏，并使P阱(或衬底)200电压为0伏。在此种偏压情况下，即会产生大的通道电流(0.25毫安培/存储单元至1毫安培/存储单元)，其中电子是由源极204端向漏极202端移动，且在漏极202端被高通道电场所加速而产生热电子，其动能足以克服隧穿氧化层的能量阻障，再加上控制栅极208上施加有高正偏压，使得热电子从漏极202端注入浮置栅极206中，如图2A所示。在程序化之后，由于浮置栅极206上带有净负电荷，所以会使存储单元的启始电压(VT)上升。而这些电子会在浮置栅极206中停留一段很长的时间(例如在室温中，停留时间为十年左右)，除非故意的将其擦除。
当读取存储单元Qm1的数据时，于位线BL1(漏极202)施加0.8伏至1.5伏左右的偏压、字线WL1(控制栅206)施加偏压Vcc、源极线SL(源极204)施加0伏的偏压、P-阱施加0伏的偏压。由于此时浮置栅极206存有电子的存储单元的通道关闭且电流很小，而浮置栅极206未存有电子的存储单元的通道打开且电流大，故可藉由存储单元的通道开关/通道电流大小来判断储存于此存储单元中的数字信息是“1”还是“0”。
当对存储单元Qm1进行擦除操作时，已知是利用Fowler-Nordheim隧穿效应由源极204的一侧擦除。此时，字线WL1(控制栅极208)上施加-8伏至-12伏左右的偏压-Vcg，源极线SL(源极204)上施加4伏至6伏左右的偏压Vs，位线BL1(漏极202)设为浮置(Floating)、且P-阱200施加0伏的偏压。如此，即可在浮置栅极208及与其重叠的部分源极204之间建立一个大的电场，并得以利用FN-隧穿效应使得浮置栅极206中的电子隧穿进入源极204而移除。如图2B所示。
上述的叠层栅极存储元件是使用通道热电子进行程序化，而且电子仅由靠近漏极处注入，所以其电子注入的效率甚低。因此，在程序化的过程中需要施加较高电压以提供较大的电流，并藉以增加程序化的速率。然而，当使用的电压升高时，常造成电子元件的可靠度(Reliability)降低，并且会限制元件尺寸缩小的程度。
而且，由图1与表1的偏压设定(WL1为-Vcg，SL为+Vs)可知，擦除存储单元Qm1时，存储单元Qm2也会同时被擦除，所以此种已知叠层栅极存储元件在进行擦除时，无法针对单一存储单元进行擦除，而仅能一扇区(Sector)一扇区(Sector)的擦除，因此在元件的编码与擦除的操作上受到相当多的限制。亦即，叠层栅极存储元件必须先后进行擦除与编码操作来完成新数据的写入，使得每次写入新数据时所有数据皆须重新写入(因为必须先擦除后再编码)，因而限制了叠层栅极存储元件写入模式的操作速度。
发明内容
因此，本发明的一目的是提供一种非易失性存储元件的操作方法，能够以单一存储单元、字节(Byte)、扇区(Sector)，或是区块(Block)为单位进行程序化以及擦除。
本发明的另一目的是提供一种非易失性存储器元件的操作方法，可以降低存储单元电流，并且提高存储器元件的操作速度。
为实现上述目的，本发明提供一种非易失性存储器元件的操作方法，此方法是在对存储单元进行程序化时，对控制栅极施加一正电压，对漏极施加一负电压，使源极浮置，并对衬底施加一负电压，以利用通道FN隧穿效应对此存储单元进行程序化。对存储单元进行擦除时，则是对控制栅极施加一负电压，对漏极施加一正电压，使源极浮置，并对衬底施加一正电压，以利用通道FN隧穿效应对此存储单元进行擦除。
本发明在进行非易失性存储器元件的编码及擦除操作时，利用通道FN-隧穿效应(Channel FN Tunneling)，而不需要在源极/漏极区周围制作与浮置栅极重叠的深离子植入区(Deep Doped Drain)。因此，采用本发明时源极区与漏极区的距离得以增加，而较不会产生短通道效应(Short Channel Effect，SCE)；换句话说，即可以减小浮置栅极的长度以增加元件的集成度，而不会使短通道效应更为严重。而且，由于在进行编码操作时是采用通道FN-隧穿效应，其电子注入效率较高，故可以降低低编码时的存储单元电流(为10nA/cell左右)，并同时能提高操作速度。由于程序化及擦除的操作均利用F-N隧穿效应，电流消耗小，可有效降低整个芯片的功率损耗。
本发明还提供一种非易失性存储器元件的操作方法，用以操作一存储单元阵列，此存储单元阵列包括：多个存储单元、多条字线、多条位线以及多条源极线，其中存储单元是排成一行/列阵列，每一行的各存储单元的漏极皆耦接所对应的一条位线，每一行的各存储单元的源极皆耦接对应的一条源极线，每一列的各存储单元的控制栅极皆耦接对应的一条字线，此操作方法包括：在进行程序化操作时，在选定的存储单元所耦接的字线上施加第一正电压，在此存储单元所耦接的位线上施加第一负电压，在存储单元阵列所在的衬底上施加第二负电压，并使此存储单元所耦接的一源极线浮置，同时将与此存储单元共用字线的多个非选定的存储单元所耦接的各位线接地，藉此防止与此存储单元共用字线的非选定的存储单元被程序化。进行擦除操作时，在选定的存储单元所耦接的字线上施加第三负电压，在此存储单元所耦接的位线上施加第二正电压，在存储单元阵列所在的衬底上施加第三正电压，并使此存储单元所耦接的源极线浮置，同时将与此存储单元共用字线的多个非选定的存储单元所耦接的位线接地，藉此防止与此存储单元共用字线的非选定的存储单元被擦除。
本发明在进行非易失性存储器元件的编码及擦除操作时，可以对存储单元阵列中的单一存储单元进行程序化及擦除操作，不像已知的可电擦除可编程只读存储器(Electrically Erasable and Programmable Read Only Memory，EEPR0M)一般需要两个晶体管才能做到单一存储单元的程序化及擦除，因此可以减少元件空间、增加元件集成度，并且可以减少制造的复杂度。
而且本发明的非易失性存储器元件在进行编码及擦除操作时，也可藉由各字线及位线上的偏压的控制，而能够以字节、扇区、区块为单位进行编码及擦除操作。
附图说明
图1示出了一种已知的n型通道叠层栅极存储元件阵列的电路简图。
图2A示出了已知的n型通道叠层栅极存储单元程序化操作过程的示意图。
图2B示出了已知的n型通道叠层栅极存储单元擦除操作过程的示意图。
图3示出了本发明较佳实施例的n型通道叠层栅极存储元件阵列的电路简图。
图4A示出了本发明较佳实施例的n型通道叠层栅极存储单元程序化操作过程的示意图。
图4B示出了本发明较佳实施例的n型通道叠层栅极存储单元擦除操作过程的示意图。
具体实施方式
为使本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并结合附图式作详细说明如下：
图3示出了本发明的n型通道叠层栅极存储元件的电路简图。
首先请参照图3，在图3中示出了多个存储单元Qn1至Qn4、位线BL3与位线BL4、以及字线WL3与字线WL4。其中，存储单元Qn1与Qn3的漏极耦接至位线BL3，存储单元Qn2与Qn4的漏极耦接至位线BL4。字线WL3连接存储单元Qn1与Qn2的控制栅极，字线WL4连接存储单元Qn3与Qn4控制栅极。存储单元Qn1与Qn3所属的源极共用一条源极线SL1，存储单元Qn2与Qn4所属的源极共用一条源极线SL2。
接着请参照表2及图4A与图4B，说明本发明较佳实施例的n型通道(n-Channel)叠层栅极存储元件的操作模式，其是包括程序化(Program，图4A)、数据读取(Read)，以及擦除(Erase，图4B)等操作模式，并是以图3所示的存储单元Qn1为例。
表2
| 程序化 | 读取 | 擦除 |
| BL3 | +Vd | Vd | +Vd |
| BL4 | 0V | 0V | 0V |
| WL3 | +Vcg | Vcc | -Vcg |
| WL4 | 0V | 0V | 0V |
| SL2 | 浮置 | 0V | 浮置 |
| SL3 | 浮置 | 0V | 浮置 |
| P阱 | -VB | 0V | +VB |
当对存储单元Qn1进行程序化时，在控制栅极408上施加一正偏压Vcg，其例如是10伏至15伏左右；在漏极402上施加负偏压-Vd，其例如是-3伏至-6伏左右；将源极404浮置；并且在P阱(或衬底)40上施加一负偏压-VB，其例如是-3伏至-6伏左右。如此，即可在浮置栅极408与衬底400之间建立一个大的电场，而得以利用通道FN-隧穿效应(Channel FN Tunneling)使电子由通道注入浮置栅极406中，如图4A所示。
在进行存储单元Qn1的读取操作时，存储单元Qn1的读取偏压可设定如下：位线BL1(漏极402)的偏压为Vd，其例如是0.8伏至1.5伏左右、字线WL1(控制栅极408)的偏压为Vcc、源极线SL(源极404)的偏压Vs为0伏、P阱400的偏压为0伏。由于浮置栅极406存有电子的存储单元的通道关闭且电流很小，而浮置栅极406未存有电子的存储单元的通道打开且电流大，故可藉由存储单元的通道开关/通道电流大小来判断储存于此存储单元中的数字信息是“1”还是“0”。
当对存储单元Qn1进行擦除时，在控制栅极408上施加一负偏压Vcg，其例如是-10伏至-15伏左右；在漏极402上施加一正偏压Vd，其例如是3伏至6伏左右；将源极404浮置，并在P阱400(或衬底)上施加一正偏压VB，其例如是3伏至6伏左右。如此，即可在浮置栅极406与其P阱400之间建立一个大的电场，而得以利用通道FN-隧穿效应将电子经由通道从浮置栅极406中拉出，如图4B所示。
接着请继续参照图3，说明本发明以单一存储单元为单位进行程序化及擦除的过程，其中是以存储单元Qn1作为选定欲程序化的存储单元来说明。在进行存储单元Qn1程序化时，WL3上施加一正偏压Vcg，其例如是10伏至15伏左右；WL4为0伏；位线BL3上施加一负偏压-Vd，其例如是-3伏至-6伏左右；位线BL4为0伏(或接地)；源极线SL1与源极线SL2为浮置；P阱(或衬底)上施加一负偏压-VB，其例如是-3伏至-6伏左右。如此，即可在存储单元Qn1的浮置栅极与衬底之间建立一个大的电场，而得以利用通道FN-隧穿效应使电子由通道注入浮置栅极中，而成为写入状态。
在进行上述程序化操作时，存储单元Qn2并不会程序化。这是因为WL3上施加正偏压Vcg，且位线BL4上施加0伏的电压，故存储单元Qn2的源极与漏极之间的表面通道会打开而与漏极电相连，使此通道区的电压为0伏。由于通道区的电压为0伏，故可遮蔽浮置栅极与衬底之间的高电场，使得浮置栅极与通道之间的电场不足以引发通道FN-隧穿现象，当然就不会程序化存储单元Qn2，此即所谓的抑制程序化(Program Inhibit)。
此外，连接存储单元Qn3与存储单元Qn4的控制栅极的字线WL4的电压为0伏，因此，存储单元Qn3与存储单元Qn4中不会产生通道FN-隧穿现象，而不会被程序化。
接着，以存储单元Qn1作为选定欲擦除的存储元件作说明。在进行存储单元Qn1的擦除操作时，WL3上施加一负偏压-Vcg，其例如是-10伏至-15伏左右；WL4为0伏；位线BL3上施加一正偏压+Vd，其例如是3伏至6伏左右；位线BL4为0伏(或接地)；源极线SL1与源极线SL2为浮置；P阱(或衬底)上施加一正偏压VB，其例如是3伏至6伏左右。如此，即可在存储单元Qn1的浮置栅极与衬底之间建立一个大的电场，而得以利用通道FN-隧穿效应将浮置栅极中的电子经由通道拉出，即成为擦除状态。
在进行上述擦除操作时，Qn2的数据并不会遭到擦除。这是因为位线BL4上施加有0伏的电压，故可以抑制与存储单元Qn1共用字线WL3的存储单元Qn2中的通道FN-隧穿效应，而能防止存储单元Qn2的数据遭到擦除。
此外，连接存储单元Qn3与存储单元Qn4的控制栅极的字线WL4电压为0伏，因此，存储单元Qn3与存储单元Qn4中不会发生通道FN-隧穿现象，使其中的数据不致被擦除。
在上述实施例的n型通道叠层栅极存储元件的程序化及擦除操作过程中，虽是以存储元件阵列中单一存储单元为单位进行程序化及擦除，然而本发明的n型通道叠层栅极存储元件程序化及擦除操作也可藉由各字线及各位线的控制，而以字节、扇区，或是区块为单位进行编码及擦除。
由于本发明的n型通道叠层栅极存储元件的程序化及擦除操作是利用通道FN-隧穿效应(Channel FN Tunneling)，而不是采用以通道热电子注入法进行程序化，并且利用F-N隧穿效应由源极侧进行擦除的方式，而不需要在源极/漏极区周围制作与浮置栅极重叠的深离子植入区(Deep Doped Drain)。因此，采用本发明时源极区与漏极区的距离得以增加，而较不会产生短通道效应；换句话说，即是可以减短浮置栅极的长度以增加元件的集成度，而不会使短通道效应更为严重。而且，由于在进行程序化操作时，是利用电子注入效率较高的通道FN-隧穿效应，故可以降低存储单元电流至10nA/cell左右，并且能够提高操作速度。由于程序化及擦除的操作均利用F-N隧穿效应，电流消耗小，可有效降低整个芯片的功率损耗。
此外，本发明的n型通道叠层栅极存储元件操作方法，能够以单一存储元件为单位进行程序化及擦除操作，不像已知的可电擦除可编程只读存储器(Electrically Erasable and Programmable Read Only Memory，EEPROM)需要两个晶体管才能做到单一存储单元的程序化及擦除，因此可以减少元件空间、增加元件集成度，并且可以减少制造的复杂度。
虽然本发明以一较佳实施例披露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的前提下，可作各种的更动与润饰，因此本发明的保护范围视后附的权利要求为准。
Claims (15)
1.一种非易失性存储器元件的操作方法，该非易失性存储器具有一控制栅极、一源极、一漏极、以及一p阱，且该方法包括：
在程序化该非易失性存储器元件时，对该控制栅极施加一第一正电压，对该漏极施加一第一负电压，将该源极浮置，并对该p阱施加一第二负电压，以利用通道FN隧穿效应程序化该非易失性存储器；以及
在擦除该非易失性存储器元件时，对该控制栅极施加一第三负电压，对该漏极施加一第二正电压，将该源极浮置，并对该p阱施加一第三正电压，以利用通道FN隧穿效应擦除该非易失性存储器。
2.如权利要求1所述的非易失性存储器元件的操作方法，其中该第一正电压为10伏到15伏左右。
3.如权利要求1所述的非易失性存储器元件的操作方法，其中该第一负电压为-3伏到-6伏左右。
4.如权利要求1所述的非易失性存储器元件的操作方法，其中该第二负电压为-3伏到-6伏左右。
5.如权利要求1所述的非易失性存储器元件的操作方法，其中该第三负电压为-10伏到-15伏左右。
6.如权利要求1所述的非易失性存储器元件的操作方法，其中该第二正电压为3伏到6伏左右。
7.如权利要求1所述的非易失性存储器元件的操作方法，其中该第三正电压为3伏到6伏左右。
8.一种非易失性存储器元件的操作方法，用以操作一存储单元阵列，该存储单元阵列包括：多个存储单元、多条字线，多条位线以及多条源极线，其中该存储单元排成一行/列阵列，每一行的各存储单元的漏极皆耦接所对应的一条位线，每一行的各存储单元的源极皆耦接对应的一条源极线；第一列的各存储单元的控制栅极皆耦接对应的一条字线；该操作方法包括：
在进行程序化操作时，于选定的一存储单元所耦接的一字线上施加一第一正电压，于该存储单元所耦接的一位线上施加一第一负电压，于该存储单元阵列所在的一衬底上施加一第二负电压，并使该存储单元所耦接的一源极线浮置，同时将共用该字线的多个非选择的存储单元所耦接的该位线接地，藉此防止共用该字线的该非选择的存储单元被程序化；以及
进行擦除操作时，于选定的该存储单元所耦接的该字线上施加一第三负电压，于该存储单元所耦接的该位线上施加一第二正电压，于该存储单元阵列所在的该衬底上施加一第三正电压，并使该存储单元所耦接的该源极线浮置，同时将共用该字线的该非选择的存储单元所耦接的该位线接地，藉此防止共用该字线的该非选择的存储单元被擦除。
9.如权利要求8所述的非易失性存储器元件的操作方法，其中该存储单元包括n型通道存储器元件。
10.如权利要求8所述的非易失性存储器元件的操作方法，其中该第一正电压为10伏到15伏左右。
11.如权利要求8所述的非易失性存储器元件的操作方法，其中该第一负电压为-3伏到-6伏左右。
12.如权利要求8所述的非易失性存储器元件的操作方法，其中该第二负电压为-3伏到-6伏左右。
13.如权利要求8所述的非易失性存储器元件的操作方法，其中该第三负电压为-10伏到-15伏左右。
14.如权利要求8所述的非易失性存储器元件的操作方法，其中该第二正电压为3伏到6伏左右。
15.如权利要求8所述的非易失性存储器元件的操作方法，其中该第三正电压为3伏到6伏左右。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/047,720 | 2002-01-14 | ||
| US10/047,720 US20030107921A1 (en) | 2001-12-11 | 2002-01-14 | Method for operating a non-volatile memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1433064A true CN1433064A (zh) | 2003-07-30 |
| CN1226782C CN1226782C (zh) | 2005-11-09 |
Family
ID=27658140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN02141289.8A Expired - Lifetime CN1226782C (zh) | 2002-01-14 | 2002-07-05 | 非易失性存储器元件的操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1226782C (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100358049C (zh) * | 2003-12-08 | 2007-12-26 | 联华电子股份有限公司 | P沟道电可擦可编程只读存储器的编程方法 |
| CN100367504C (zh) * | 2003-10-28 | 2008-02-06 | 联华电子股份有限公司 | 适用于快闪和字节操作的非易失存储技术 |
| CN100409428C (zh) * | 2005-04-28 | 2008-08-06 | 旺宏电子股份有限公司 | 非易失性存储器及其制造方法以及操作方法 |
| CN100437981C (zh) * | 2005-05-09 | 2008-11-26 | 旺宏电子股份有限公司 | 非易失性存储器及其制造方法以及操作方法 |
| CN101067970B (zh) * | 2006-05-05 | 2010-12-01 | 旺宏电子股份有限公司 | P沟道能隙工程硅氧氮氧硅nand闪存的操作方法 |
| US7868372B2 (en) | 2006-07-10 | 2011-01-11 | United Microelectronics Corp. | Depletion-mode single-poly EEPROM cell |
| CN103456363A (zh) * | 2013-08-29 | 2013-12-18 | 上海宏力半导体制造有限公司 | 电可擦除可编程只读存储器的控制方法 |
| CN103632721A (zh) * | 2012-08-24 | 2014-03-12 | 英飞凌科技股份有限公司 | 用于非易失存储器中的可切换擦除或写入操作的方法和系统 |
| CN101221987B (zh) * | 2006-10-27 | 2014-08-27 | 旺宏电子股份有限公司 | 具有多晶硅多层绝缘结构的非易失性存储单元 |
| CN111292791A (zh) * | 2020-02-19 | 2020-06-16 | 无锡中微亿芯有限公司 | 一种用于n_flash型可编程逻辑器件的配置控制电路 |
| JP2022056295A (ja) * | 2020-09-29 | 2022-04-08 | 中天弘宇集成電路有限責任公司 | ３ｄ ｎａｎｄ型フラッシュメモリのプログラミング方法 |
| CN114464222A (zh) * | 2015-09-30 | 2022-05-10 | 禾瑞亚科技股份有限公司 | 防止存储单元数据遗失的方法 |
-
2002
- 2002-07-05 CN CN02141289.8A patent/CN1226782C/zh not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100367504C (zh) * | 2003-10-28 | 2008-02-06 | 联华电子股份有限公司 | 适用于快闪和字节操作的非易失存储技术 |
| CN100358049C (zh) * | 2003-12-08 | 2007-12-26 | 联华电子股份有限公司 | P沟道电可擦可编程只读存储器的编程方法 |
| CN100409428C (zh) * | 2005-04-28 | 2008-08-06 | 旺宏电子股份有限公司 | 非易失性存储器及其制造方法以及操作方法 |
| CN100437981C (zh) * | 2005-05-09 | 2008-11-26 | 旺宏电子股份有限公司 | 非易失性存储器及其制造方法以及操作方法 |
| CN101067970B (zh) * | 2006-05-05 | 2010-12-01 | 旺宏电子股份有限公司 | P沟道能隙工程硅氧氮氧硅nand闪存的操作方法 |
| US7868372B2 (en) | 2006-07-10 | 2011-01-11 | United Microelectronics Corp. | Depletion-mode single-poly EEPROM cell |
| CN101221987B (zh) * | 2006-10-27 | 2014-08-27 | 旺宏电子股份有限公司 | 具有多晶硅多层绝缘结构的非易失性存储单元 |
| CN103632721A (zh) * | 2012-08-24 | 2014-03-12 | 英飞凌科技股份有限公司 | 用于非易失存储器中的可切换擦除或写入操作的方法和系统 |
| CN103456363A (zh) * | 2013-08-29 | 2013-12-18 | 上海宏力半导体制造有限公司 | 电可擦除可编程只读存储器的控制方法 |
| CN114464222A (zh) * | 2015-09-30 | 2022-05-10 | 禾瑞亚科技股份有限公司 | 防止存储单元数据遗失的方法 |
| CN111292791A (zh) * | 2020-02-19 | 2020-06-16 | 无锡中微亿芯有限公司 | 一种用于n_flash型可编程逻辑器件的配置控制电路 |
| JP2022056295A (ja) * | 2020-09-29 | 2022-04-08 | 中天弘宇集成電路有限責任公司 | ３ｄ ｎａｎｄ型フラッシュメモリのプログラミング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1226782C (zh) | 2005-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3863485B2 (ja) | 不揮発性半導体記憶装置 | |
| US7742338B2 (en) | Local self-boost inhibit scheme with shielded word line | |
| KR100297602B1 (ko) | 비휘발성메모리장치의프로그램방법 | |
| US6175522B1 (en) | Read operation scheme for a high-density, low voltage, and superior reliability nand flash memory device | |
| US7499330B2 (en) | Programming method for NAND EEPROM | |
| TWI451416B (zh) | 用於ｎａｎｄ快閃記憶體技術領域的寫入方法 | |
| US7751243B2 (en) | Semiconductor memory device provided with MOS transistor having charge accumulation layer and control gate and data write method of NAND flash memory | |
| US8503245B2 (en) | Non-volatile semiconductor memory device and a programming method thereof | |
| US20120113722A1 (en) | Selecting programming voltages in response to at least a data latch in communication with a sense amplifier | |
| US7944749B2 (en) | Method of low voltage programming of non-volatile memory cells | |
| TWI385664B (zh) | 用於非揮發性記憶體儲存元件之混合式程式化方法 | |
| KR20040068552A (ko) | 반도체 디바이스 | |
| KR20010055368A (ko) | 낸드형 플래쉬 메모리소자 및 그 구동방법 | |
| JP2010514196A (ja) | ２ｔｎｏｒ型不揮発性メモリセルアレイ及び２ｔｎｏｒ型不揮発性メモリのデータ処理方法 | |
| CN1226782C (zh) | 非易失性存储器元件的操作方法 | |
| KR20000029024A (ko) | 노아 어레이에 있는 다수의 스택 메모리 디바이스의 부동게이트 상의 전하를 변화시키는 프로세스 | |
| US7623389B2 (en) | System for low voltage programming of non-volatile memory cells | |
| KR100459628B1 (ko) | 불휘발성반도체메모리장치 | |
| JP5166442B2 (ja) | 不揮発性メモリセルの低電圧プログラミングの方法およびシステム | |
| TW561487B (en) | Method for operating a non-volatile memory | |
| US20240274207A1 (en) | Memory device | |
| KR20080091951A (ko) | 낸드 플래시 메모리소자의 데이터 소거방법 | |
| JPH05174588A (ja) | 不揮発性半導体記憶装置のデータ消去方法 | |
| CN1505051A (zh) | 可选择位元组的快闪电可擦可编程只读存储器阵列 | |
| KR20000043884A (ko) | 스플리트 게이트형 플래쉬 메모리 셀의 소거 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20051109 |
|
| CX01 | Expiry of patent term |