CN116670814A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN116670814A
CN116670814A CN202180081310.9A CN202180081310A CN116670814A CN 116670814 A CN116670814 A CN 116670814A CN 202180081310 A CN202180081310 A CN 202180081310A CN 116670814 A CN116670814 A CN 116670814A
Authority
CN
China
Prior art keywords
layer
collector
emitter
semiconductor device
side gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180081310.9A
Other languages
English (en)
Inventor
平本俊郎
更屋拓哉
竹内洁
伊藤一夫
高仓俊彦
福井宗利
铃木慎一
末代知子
佐藤克己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
University of Tokyo NUC
Toshiba Electronic Devices and Storage Corp
Original Assignee
Mitsubishi Electric Corp
University of Tokyo NUC
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, University of Tokyo NUC, Toshiba Electronic Devices and Storage Corp filed Critical Mitsubishi Electric Corp
Publication of CN116670814A publication Critical patent/CN116670814A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种能够抑制导通损耗并且能够降低截止时的开关损耗的半导体装置。由发射极p－层(11)、集电极p层(23)、漂移层(10)、发射极电极(18)、集电极电极(28)、发射极侧栅电极(17)、发射极n层(12)、集电极p－层(23a)、集电极侧栅电极(27)、集电极n层(22)构成半导体装置(1)，使隔着栅极绝缘膜(15)与发射极p－层(11)对置的、发射极侧栅电极(17)在第一对向区域中的栅极宽度方向上的长度的合计，大于隔着集电极侧栅极绝缘膜(25)与杂质层(23a)对置的、集电极侧栅电极(27)在第二对向区域中的栅极宽度方向上的长度的合计。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
功率半导体装置的一种是绝缘栅型双极晶体管(Insulated Gate BipolarTransistor，以下称为“IGBT”)。IGBT是输入部为MOSFET结构、输出部为双极结构的半导体装置。IGBT是为了弥补MOS晶体管的导通损耗变大的缺点而提供的，但与功率MOSFET相比，存在开关损耗较大的倾向。这样的IGBT例如在专利文献1、专利文献2中是公知的。
在专利文献1所述的电压驱动型半导体装置中，除了第一晶体管之外，在第一晶体管的漏极形成极性不同的第二晶体管，从第二晶体管向第一晶体管的漏极供给载流子。根据这样的结构，专利文献1所述的电压驱动型半导体装置能够在第一晶体管的漏极引起电导率调制，降低导通损耗，减少导通压降。
专利文献2所记载的半导体装置是在半导体层的表面具备主栅电极的平面栅型的IGBT。另外，该半导体装置在半导体层的背面具备控制栅电极。专利文献2的半导体装置在截止动作时，能够抑制空穴向漂移区域的注入，降低截止损耗(开关损耗)。
现有技术文献
专利文献
专利文献1:日本专利特开平8-37295号公报
专利文献2:日本专利特开2020-47789号公报
发明内容
发明要解决的课题
但是，如专利文献1所记载的那样，在使用电导率调制效果来降低导通损耗的结构中，在第一晶体管和第二晶体管的截止的后半部分产生尾电流，开关损耗变大。为了改善这一点，如专利文献2所述，如果在半导体层的一面设置控制栅电极，则会产生如下问题:形成集电极电极的空间受到限制，用于引起电导率调制的载流子的注入量减少，导通损耗变大。即，在IGBT中，导通损耗和开关损耗的降低处于平衡的关系。
本发明是鉴于上述问题而完成的，其目的在于提供一种能够抑制导通损耗并且能够降低截止时的开关损耗的半导体装置。
用于解决课题的手段
为了解决该课题，本发明的半导体装置具有：第一导电型的发射层；第一导电型的集电层；第二导电型的漂移层(drift layer)，设置在所述发射层与所述集电层之间；发射极电极，与所述发射层电连接；集电极电极，与所述集电层电连接；一个或多个发射极侧栅电极，隔着发射极侧栅极绝缘膜与所述发射层相对配置；第二导电型的第一高浓度杂质层，设置在所述发射极电极与所述发射层之间，其杂质浓度高于所述发射层的杂质浓度；第一导电型的杂质层，其设置在所述漂移层与所述集电极电极之间；一个或多个集电极侧栅电极，其隔着集电极侧栅极绝缘膜与所述杂质层相对配置；以及第二导电型的第二高浓度杂质层，其设置在所述集电极电极与所述杂质层之间，其杂质浓度高于所述杂质层的杂质浓度，其中，隔着所述发射极侧栅极绝缘膜与所述发射层对置的、发射极侧栅电极在第一对向区域中的栅极宽度方向上的长度的合计，大于隔着所述集电极侧栅极绝缘膜与所述杂质层对置的、集电极侧栅电极在第二对向区域中的栅极宽度方向上的长度的合计。
发明效果
根据本发明，通过使隔着发射极侧栅极绝缘膜与发射层相对配置的、发射极侧栅电极在第一对向区域中的栅极宽度方向上的长度大于隔着集电极侧栅极绝缘膜与杂质层相对配置的、集电极侧栅电极在第二对向区域中的栅极宽度方向上的长度，从而能够抑制向漂移层注入电子时的导通损耗，同时能够降低截止时的开关损耗。
附图说明
图1是根据第一实施方式的半导体装置的剖视图。
图2(a)是沿图1中的线IIa-IIa的剖视图。
图2(b)是沿图1中的线IIb-IIb的剖视图。
图3是用于说明在发射极p－层内形成的反转层和在集电极p－层内形成的反转层的示意图。
图4(a)是表示作为比较例的现有的IGBT的评价电路的电路图。
图4(b)是表示根据第一实施方式的半导体装置的评价电路的电路图。
图5(a)是表示栅极密度比率和开关损耗的关系的模拟结果的曲线图。
图5(b)是表示栅极密度比率和导通压降的关系的模拟结果的曲线图。
图6是表示发射极侧和集电极侧的栅极导通时机的偏差与开关损耗的关系的模拟结果的曲线图。
图7A(a)～7A(c)是用于说明第一实施方式的半导体装置的制造工序的图。
图7B(d)、7B(e)是接着图7A对第一实施方式的半导体装置的制造工序进行说明的图。
图8是用于说明第一变形例的半导体装置的结构的剖视图。
图9(a)是从上向下观察图8所示的半导体装置的沿着线IXa-IXa的剖面的剖视图。
图9(b)是从下向上观察半导体装置的沿着线IXb-IXb的剖面的剖视图。
图10是用于说明第二变形例的半导体装置的结构的剖视图。
图11(a)是从上向下观察图10所示的半导体装置的沿着线XIa-XIa的剖面的剖视图。
图11(b)是从下向上观察半导体装置的沿着线XIb-XIb的剖面的剖视图。
图12(a)、图12(b)、图12(c)、图12(d)均是用于说明第一实施方式的半导体装置的动作的变形例的时序图。
图13(a)、图13(b)、图13(c)均是用于说明第一实施方式的半导体装置的动作的导通时的变形例的时序图。
图14(a)、14(b)、14(c)、14(d)均是用于说明第一实施方式的半导体装置的动作的截止时的变形例的时序图。
图15(a)是表示发射极电极的上表面的图。
图15(b)是表示集电极电极的上表面的图。
图16是图15(a)和图15(b)所示的半导体装置的、用箭头线XV、XV之间的点划线切断图15(a)中所示的范围R并沿箭头线XV的方向观察剖面得到的剖视图。
具体实施方式
以下，对本发明的第一实施方式和第二实施方式进行说明。在第一实施方式、第二实施方式的附图中，对相同的构件标注相同的符号，对于说明重复的部分则省略其说明。
[第一实施方式]
以下，对本发明的第一实施方式进行说明。
(半导体装置的结构)
图1是表示第一实施方式的半导体装置1的结构的剖视图。图2(a)是从上向下观察图1所示的半导体装置1的沿线IIa-IIa的剖面的剖视图。图2(b)是从下向上观察半导体装置1的沿线IIb-IIb的剖面部分的剖视图。另外，图1表示在图2(a)和图2(b)中设置有后述的发射极电极18或集电极电极28等的结构中，从图2(a)所示的线I-I的位置观察的半导体装置1的侧剖面结构。
在图1、图2(a)和图2(b)中，Z方向表示半导体装置1的厚度方向，X方向表示与半导体装置1的半导体基板(以下简称为“基板”)5的第一表面fa及作为其背面的第二表面fb平行的一个方向、且与该Z方向正交的方向。Y方向表示与该第一表面fa和第二表面fb平行且与Z方向和X方向正交的方向。另外，在此，为了便于说明，在图1中，将作为厚度方向的Z方向的箭头方向称为下方，将与Z方向的箭头相反的方向称为上方。
半导体装置1是IGBT型的半导体装置，例如具有由Si晶体等构成的基板5。基板5具有作为发射层的发射极p－层11、作为集电层的集电极p层23、设置在发射极p－层11和集电极p层23之间的漂移层10、作为第一高浓度杂质层的发射极n层12、发射极p层13、缓冲层29、集电极p－层23a以及作为第二高浓度杂质层的集电极n层22。在以下的说明中，在夹着漂移层10而位于发射极电极18侧的部分中标记“发射极侧”的用语，在位于集电极电极28侧的部分中标记“集电极侧”的用语。
在第一实施方式中，发射极p层13、发射极p－层11和集电极p层23是导电型为p型(这里是第一导电型)的杂质层，发射极n层12、漂移层10、缓冲层29和集电极n层22是导电型为n型(这里是第二导电型)的杂质层。
发射极p－层11形成于漂移层10的上表面。在发射极p－层11的上方形成有发射极n层12和发射极p层13。发射极n层12和发射极p层13形成为在基板5的第一表面fa上露出，与发射极电极18电连接。作为第一高浓度杂质层的发射极n层12设置在发射极电极18和发射极p－层11之间。但是，发射极n层12的一部分也可以配置在层间绝缘层16和发射极p－层11之间。发射极p层13设置在发射极电极18和发射极p－层11之间。发射极n层12和发射极p层13成为半导体装置1中向发射极p－层11的接触层，均具有比发射极p－层11高的杂质浓度。
发射极n层12是向下层的发射极p－层11注入电子的n+层。另外，发射极p层13是从下层的发射极p－层11排出空穴的p+层。在基板5的第一表面fa上形成有贯通发射极n层12的沟槽孔14(后述)。
漂移层10是n－层，杂质浓度例如为2×1013cm-3左右。另外，发射极n层12和发射极p层13的杂质浓度例如为1018～1021cm-3左右。
由此，在基板5的第一表面fa上，发射极n层12与各沟槽孔14相邻配置，在与各沟槽孔14相邻形成的发射极n层12之间配置有发射极p层13。另外，如图2(a)所示，发射极n层12在俯视时形成为带状，在第一表面fa上沿Y方向延伸地配置在沟槽孔14的两侧。另外，发射极p层13在俯视时也形成为带状，在第一表面fa上沿Y方向延伸地配置在发射极n层12之间。
如图2(a)所示，在基板5的第一表面fa上设置有在第一表面fa上沿Y方向延伸的多个沟槽孔14。第一实施方式的沟槽孔14为相同结构，在第一表面fa上，相互沿着Y方向平行地配置，在X方向上以规定间隔设置。如图1所示，沟槽孔14从基板5的第一表面fa贯通发射极n层12和发射极p－层11到达漂移层10。
在各沟槽孔14内，分别在内面形成有作为发射极侧栅极绝缘膜的栅极绝缘膜15，在被该栅极绝缘膜15包围的区域内形成有沟槽型的发射极侧栅电极17。栅极绝缘膜15例如由氧化膜形成，使发射极侧栅电极17与基板5(漂移层10、发射极p－层11和发射极n层12)绝缘。
发射极侧栅电极17例如由多晶硅(Polysilicon)等形成，其上端部被由氧化膜等构成的层间绝缘层16覆盖。在各发射极侧栅电极17上分别连接有发射极侧栅极配线(未图示)，通过该发射极侧栅极配线施加规定的栅极电压Vgg1。另外，第一实施方式的发射极侧栅电极17的上端部不从基板5的第一表面fa突出而位于沟槽孔14内，层间绝缘层16也设置在沟槽孔14内，与栅极绝缘膜15连接。
在此，半导体装置1如图1、图2(a)及图2(b)所示，在X方向上以规定间隔配置有朝向Y方向相互平行延伸的规定数量的发射极侧栅电极17。在此，将元件区域R0内的结构设为一个图案，该元件区域R0内的结构作为重复图案在X方向上以规定的周期形成。以下，着眼于在X方向上规定的元件区域R0，对半导体装置1的结构进行说明。
发射极侧栅电极17具有隔着栅极绝缘膜15与发射极p－层11相向配置的第一对向区域(以下，称为发射极侧对向区域)。在图1中，示出了5个发射极侧栅电极17，作为发射极侧对向区域Ja，示出了10个发射极侧对向区域Ja0～Ja8。
在第一实施方式中，如图1所示，位于图中最左端部的发射极侧栅电极17的图中左侧的发射极侧对向区域Ja0不包含在成为重复图案的元件区域R0内，图中右侧的发射极侧对向区域Ja1包含在元件区域R0内。另外，位于图中最右端部的发射极侧栅电极17的右侧的发射极侧对向区域Ja0不包含在成为重复图案的元件区域R0内，图中左侧的发射极侧对向区域Ja8包含在元件区域R0内。因此，在根据第一实施方式的一个元件区域R0内，作为发射极侧栅电极17的发射极侧对向区域Ja，形成有共计8个发射极侧对向区域Ja1～Ja8。另外，在不特别区分8个发射极侧对向区域Ja1～Ja8的情况下，简称为发射极侧对向区域Ja。
如图2(a)所示，根据第一实施方式的发射极侧栅电极17在俯视图中形成为带状，能够将基板5的第一表面fa上的Y方向的长度(XY面方向上的发射极侧栅电极17的延伸设置方向的长度)规定为W。作为延伸设置方向的Y方向的长度W是发射极侧栅电极17的发射极侧对向区域Ja中的栅极宽度方向的长度，在第一实施方式中，以下也记为“第一对向区域长度”。在第一实施方式中，一个发射极侧对向区域Ja的栅极宽度方向的长度全部为W。因此，在第一实施方式中，能够将成为重复图案的一个元件区域R0内的8个发射极侧对向区域Ja1～Ja8的第一对向区域长度的合计规定为8·W。
在第一实施方式中，如图2(a)和图2(b)所示，发射极侧栅电极17和集电极侧栅电极27均延伸设置在图1所示的Y方向上。发射极侧对向区域的长度L1是在与Y方向不同的Z方向上延伸的发射极侧栅电极17的沟道长度。另外，集电极侧对向区域的长度L2是在与Y方向不同的X方向上延伸的集电极侧栅电极27的沟道长度。
此外，在基板5的第一表面fa上设置有发射极电极18，该发射极电极18例如由铝(Al)或铜(Cu)形成，覆盖第一表面fa的表面和层间绝缘层16。沟槽孔14内的发射极侧栅电极17通过设置在基板5上的层间绝缘层16与发射极电极18绝缘。
在相邻的层间绝缘层16之间形成有接触孔16a，设置在基板5的第一表面fa上的发射极电极18也设置在接触孔16a内。在接触孔16a中，发射极电极18与发射极p层13接触，发射极电极18经由发射极p层13与发射极p－层11电连接。层间绝缘层16设置在基板5的第一表面fa上，覆盖发射极侧栅电极17的整个上表面，并且覆盖与沟槽孔14邻接的发射极n层12的上表面的部分区域。
这样，层间绝缘层16不仅覆盖发射极侧栅电极17的上方，还覆盖发射极侧栅电极17的周围的发射极n层12，从而防止发射极电极18与发射极侧栅电极17的短路。另外，图2(a)所示的OL1表示基板5的第一表面fa上的层间绝缘层16的形成区域。
接着，对基板5的第二表面fb侧(下表面)进行说明。在基板5上，在漂移层10的另一表面10b上形成有缓冲层29。在缓冲层29的下方形成有集电极p层23、集电极p－层23a和成为第二高浓度杂质层的集电极n层22。集电极n层22设置在集电极电极28和集电极p－层23a之间，是杂质浓度比集电极p－层23a高的n+型杂质层。集电极n层22和集电极p－层23a与集电极电极28电连接。
缓冲层29位于漂移层10和集电极p层23之间，使得杂质浓度高于漂移层10，防止耗尽层(depletion layer)到达集电极p层23。另外，在漂移层10的结构足够厚以使耗尽层不会到达集电极p层23的情况下，也可以不形成缓冲层29。集电极p－层23a是杂质浓度比集电极p层23低的p－层。另外，集电极p层23和集电极n层22的杂质浓度例如为1018cm-3至1021cm-3左右，缓冲层29的杂质浓度例如为1015cm-3至1018cm-3左右。
集电极p－层23a是杂质浓度比例如通过离子注入形成的集电极p层23低的p－层。另外，在第二表面fb上，在集电极p层23中形成有集电极n层22。集电极n层22以跨越这些集电极p－层23a和集电极p层23的方式形成在基板5的第二表面fb侧的部分区域。
另外，基板5的第二表面fb上的集电极p层23，如图2(b)所示，从下面看形成为带状，配置成在第二表面fb上沿Y方向延伸。另外，在集电极p层23的两侧，从下面看依次配置有形成为带状的集电极p－层23a和集电极n层22，这些集电极p－层23a和集电极n层22配置为在第二表面fb上沿Y方向延伸。
在该结构的基础上，如图1所示，在基板5的第二表面fb上设置有平面型的集电极侧栅电极27、在集电极侧栅电极27的上表面形成的集电极侧栅极绝缘膜即栅极绝缘膜25、以及集电极电极28。在基板5的第二表面fb(第二表面fb的X-Y平面)的表面上，隔着栅极绝缘膜25配置的平面型的集电极侧栅电极27，例如由多晶硅(Polysilicon)等形成，隔着由氧化膜等构成的栅极绝缘膜25配置在集电极p层23和集电极p－层23a的下方。集电极侧栅极配线(未图示)与集电极侧栅电极27连接，经由该集电极侧栅极配线施加规定的栅极电压Vgg2。
集电极侧栅电极27具有隔着栅极绝缘膜25与第二表面fb的集电极p－层23a相向配置的第二对向区域(以下，称为集电极侧对向区域)Jb。在图1中，在成为重复图案的元件区域R0内设置有一个集电极侧栅电极27，在该元件区域R0内设置有两个集电极侧对向区域Jb1、Jb2。另外，在对两个集电极侧对向区域Jb1、Jb2不进行特别区分的情况下，简称为集电极侧对向区域Jb。
如图2(b)所示，根据第一实施方式的集电极侧栅电极27从下面看形成为带状，能够将基板5的第二表面fb的Y方向上的长度(X-Y面方向上的集电极侧栅电极27延伸设置方向的长度)规定为W。作为延伸设置方向的Y方向的长度W是集电极侧栅电极27的集电极侧对向区域Jb中的栅极宽度方向的长度，在第一实施方式中，以下也记作“第二对向区域长度”。因此，在第一实施方式中，在成为重复图案的一个元件区域R0内，能够将两个集电极侧对向区域Jb1、Jb2的第二对向区域长度的合计规定为2·W。
设置在基板5的第二表面fb上的栅极绝缘膜25配置在集电极侧栅电极27上，在集电极侧栅电极27的下方和侧方形成有层间绝缘层26。集电极侧栅电极27整体被栅极绝缘膜25和层间绝缘层26覆盖。另外，在基板5的第二表面fb上设置有例如由铝(Al)或铜(Cu)形成且覆盖第二表面fb的表面和层间绝缘层26的集电极28。集电极电极28与集电极n层22和集电极p层23邻接，与集电极n层22和集电极p层23电连接。集电极侧栅电极27通过设置在基板5的第二表面fb上的栅极绝缘膜25与缓冲层29和集电极p－层23a绝缘。
在此，在第一实施方式中，在成为重复图案的一个元件区域R0内，发射极侧对向区域Ja1～Ja8的第一对向区域长度的合计被规定为8·W，配置为比集电极侧对向区域Jb1、Jb2的第二对向区域长度的合计2·W长。
在第一实施方式中，由于发射极侧栅电极17的一个第一对向区域长度和集电极侧栅电极27的一个第二对向区域长度的长度相等，因此在元件区域R0内，为了使第一对向区域长度的合计大于第二对向区域长度的合计，将第一表面fa的发射极侧栅电极17配置为比第二表面fb的集电极侧栅电极27密度高。在第一实施方式中，将设元件区域R0内的第二对向区域长度的合计为1时的、元件区域R0内的第一对向区域长度的合计与第二对向区域长度的合计的比率称为栅极密度比率。
在根据第一实施方式的半导体装置1中，栅极密度比率Ja:Jb为4:1，即第一对向区域长度的合计为第二对向区域长度的合计的4倍。另外，在本实施方式中，对第一对向区域长度的合计为第二对向区域长度的合计的4倍的情况进行了说明，但本发明不限于此，只要第一对向区域长度的合计大于第二对向区域长度的合计即可，第一对向区域的合计例如可以为第二对向区域长度的合计的两倍以上，进而也可以为4倍以上。
栅极密度比率Ja:Jb优选为大于1:1至小于8:1。另外，栅极密度比率Ja:Jb优选为2:1至7:1的范围，更优选为3:1至5:1的范围。通过设为这样的栅极密度比率Ja:Jb，根据模拟结果确认能够在半导体装置1的导通/截止动作时抑制导通损耗，并且能够降低截止时的开关损耗，关于其详细内容在后面叙述。
如上所述，在第一实施方式中，比较元件区域R0内的第一对向区域长度的合计和第二对向区域长度的合计，调整导通损耗和开关损耗。这是着眼于半导体装置的驱动力与栅电极的栅极宽度成比例，为了在半导体装置1的第一表面fa(上表面)和第二表面fb(下表面)调整驱动力而进行的。另外，栅极长度越短，驱动力越强，但由于与栅极长度相关的长度L1、L2的差异对驱动力的影响与栅极宽度W相比足够小，因此可以忽略。但是，在第一实施方式中，除了基于第一对向区域长度的合计、第二对向区域长度的合计的调整之外，还可以将图1、图2(a)、图2(b)所示的长度L1、长度L2设计得更长或更短，在发射极侧和集电极侧进一步调整驱动力。
(半导体装置的导通/截止动作)
接下来，对以上说明的半导体装置1的导通/截止动作进行说明。另外，在半导体装置1中，在发射极18和集电极28之间施加正电压Vce。半导体装置1由施加于发射极侧栅电极17的第一栅极电压即栅极电压Vgg1和施加于集电极侧栅电极27的第二栅极电压即栅极电压Vgg2的施加状态来控制。在半导体装置1的导通状态下，发射极n层12与漂移层10之间导通，且集电极n层22与漂移层10之间非导通。此时，通过在发射极p－层11内形成的反转层，从发射极电极18向漂移层10注入电子，并且，从集电极p层23向漂移层10注入空穴。另外，在将半导体装置1切换为截止状态的截止动作时，至少集电极n层22和漂移层10导通。此时，电子经由在集电极p－层23a内形成的反转层和集电极n层22从漂移层10向集电极电极28排出。在集电极n层22和漂移层10导通的时刻，如果使发射极n层12和漂移层10之间为非导通，则停止向漂移层10注入电子，从漂移层10向发射极p－层11排出空穴。以下，针对该导通动作、截止动作进行详细说明。
在导通动作时，对发射极侧栅电极17施加High(例如，阈值以上)的栅极电压Vgg1(导通电压)，对集电极侧栅电极27施加Low(例如，0V)的栅极电压Vgg2(截止电压)。由此，在半导体装置1中，如图3所示，沿着发射极侧对向区域Ja在发射极p－层11中形成有反转层(n沟道)La。
半导体装置1在导通动作时，发射极n层12和漂移层10之间通过反转层La成为导通状态，通过该反转层La从发射极n层12向漂移层10注入电子。另外，施加在发射极侧栅电极17上的导通电压也可以是以发射极电极18为基准的正电压。
另外，在半导体装置1中，通过对集电极侧栅电极27施加与栅极电压Vgg1不同的Low(例如，0V)的栅极电压Vgg2(截止电压)，从而在沿着隔着栅极绝缘膜25与集电极p－层23a对置的集电极侧栅电极27的集电极侧对向区域Jb配置的集电极p－层23a中，不形成反转层Lb(n沟道)。因此，在半导体装置1中，集电极n层22和缓冲层29绝缘而成为非导通状态，由集电极p层23和缓冲层29形成的pn结被正向偏置。半导体装置1通过由集电极p层23和缓冲层29形成的pn结的正向偏置，从集电极p层23经由缓冲层29向漂移层10注入空穴。另外，在此，由于集电极n层22和漂移层10经由缓冲层29电连接，所以集电极n层22和缓冲层29的导通、非导通与集电极n层22和漂移层10的导通、非导通意义相同。
另外，与上述栅极电压Vgg1不同的栅极电压Vgg2不限于0V，例如可以是负电压，也可以是在集电极侧栅电极27下不形成反转层的程度的正电压。即，同时施加的栅极电压Vgg1和栅极电压Vgg2只要是在发射极侧、集电极侧中的一方的对向区域形成反转层而在另一方的对向区域不形成反转层的电压即可。
如上所述，在导通动作时，存在于漂移层10中的电子和空穴的密度增加，从而产生电导率调制，漂移层10的电阻减少。另外，半导体装置1的导通电压相当于集电极电极28和发射极电极18之间的导通时的压降部分。
接着，对将半导体装置1从导通状态切换为截止状态的截止动作进行说明。在这种情况下，在半导体装置1中，将Low栅极电压Vgg1作为截止电压施加到发射极侧栅电极17，并且将High栅极电压Vgg2作为导通电压施加到集电极侧栅电极27。由此，在半导体装置1中，沿着发射极侧对向区域Ja在发射极p－层11中形成的反转层(n沟道)La成为非形成，发射极n层12和漂移层10之间成为非导通状态。由此，半导体装置1在截止动作时由于反转层的消失而停止从发射极n层12向漂移层10注入电子。另外，施加在集电极侧栅电极27上的导通电压也可以是以集电极电极28为基准的正电压。
另外，如图3所示，在半导体装置1中，在截止动作时，通过对集电极侧栅电极27施加High栅极电压Vgg2，从而沿着集电极侧对向区域Jb在集电极p－层23a中形成反转层Lb。缓冲层29和集电极p层23经由该反转层Lb成为相同电位，在集电极侧栅电极27b的周围，停止从集电极p层23向漂移层10注入空穴。
蓄积在漂移层10内的电子经由反转层Lb从缓冲层29向集电极n层22排出，进而从集电极n层22向集电极电极28排出。另外，漂移层10内的空穴经由发射极p－层11和发射极p层13向发射极电极18排出。进而，发射极p－层11和漂移层10的pn结耗尽层化，半导体装置1成为截止状态。
这样，在半导体装置1的导通动作时形成于发射极p－层11内的反转层La沿着发射极侧对向区域Ja形成于发射极p－层11内。另外，在半导体装置1的截止动作时，形成于集电极p－层23a内的反转层Lb沿着集电极侧对向区域Jb形成于集电极p－层23a内。
在此，在第一实施方式中，在成为重复图案的一个元件区域R0内，发射极侧对向区域Ja1～Ja8的第一对向区域长度的合计配置为比集电极侧对向区域Jb1、Jb2的第二对向区域长度的合计长。因此，在半导体装置1中，于元件区域R0内，能够使导通动作时沿发射极侧对向区域Ja形成的反转层La的栅极宽度方向的长度的合计，大于截止动作时在集电极p－层23a内沿集电极侧对向区域Jb形成的反转层Lb的栅极宽度方向的长度的合计。
半导体装置1在元件区域R0内，使发射极侧对向区域Ja的第一对向区域长度的合计大于集电极侧对向区域Jb的第二对向区域长度的合计(即，使栅极密度比率Ja:Jb中Ja的值大于Jb的值)，从而形成发射极p－层11内的反转层La的栅极宽度方向的长度的合计大于集电极p－层23a内的反转层Lb的栅极宽度方向的长度的合计的结构，其结果，抑制导通损耗，同时降低截止时的开关损耗。
(模拟结果)
接着，在如上所述的半导体装置1中，通过模拟调查了改变栅极密度比率Ja:Jb时的导通损耗和开关损耗的关系。在此，图4(a)和图4(b)表示用于模拟的评价电路。图4(a)所示的评价电路是比较例，示出了设有发射极侧栅电极17而未设有集电极侧栅电极27的单面的IGBT的电路结构。图4(b)所示的评价电路表示根据第一实施方式的半导体装置1的电路结构。
图4(a)的比较例的评价电路中，成为负载的电感L和二极管FWD1(Free WheelingDiode)并联连接，IGBT部Tr1和二极管FWD2并联连接。FWD1和FWD2是在IGBT部Tr1截止时使蓄积在电感L中的能量回流到电源Vdc侧的装置。电源Vdc与电感L和二极管FWD1的一端连接。
IGBT部Tr1具有相当于发射极侧栅电极17的栅极端子G、相当于集电极电极28的集电极端子C、相当于发射极电极18的发射极端子E，使栅极导通或截止的脉冲电压作为栅极电压Vgg1，经由电阻Rg施加到栅极端子G。另外，集电极端子C与电感L和二极管FWD1的另一端连接，并且与二极管FWD1的一端连接。二极管FWD2的另一端和地线与发射极端子E连接。另外，Vce表示发射极端子E和集电极端子C之间的电压。
图4(b)所示的评价电路改变了图4(a)的评价电路和IGBT部Tr2的结构。另外，其他结构与图4(a)的评价电路相同，因此省略说明。在IGBT部Tr2设置有相当于发射极侧栅电极17的发射极侧栅极端子G1和相当于集电极侧栅电极27的集电极侧栅极端子G2。集电极侧栅极端子G2通过电阻Rg等与集电极端子C连接。在模拟中，交替进行经由电阻Rg1向发射极侧栅极端子G1施加栅极电压Vgg1和经由电阻Rg2向集电极侧栅极端子G2施加栅极电压Vgg2。
然后，在图4(b)所示的评价电路中，栅极密度比率Ja:Jb为1:1时、2:1时、4:1时和8:1时，分别通过模拟调查了导通损耗和开关损耗的关系。其结果，得到了如图5(a)和图5(b)所示的结果。
图5(a)、图5(b)是用于说明发射极侧和集电极侧的栅极密度比率对半导体装置1的影响的图。图5(a)是表示调查了栅极密度比率Ja:Jb与开关损耗的关系的模拟结果的图。图5(a)的横轴表示栅极密度比率，纵轴表示开关损耗的图6中的最小值(mJ)。开关损耗是在一次开关中消耗的能量，通过陡峭的开关切换对半导体装置1施加电压，并且电流流过的时间越短开关损耗越少。通过减少开关损耗能够提高开关频率。
图5(b)是表示调查了栅极密度比率Ja:Jb与导通压降的关系的模拟结果的图。图5(b)的横轴表示栅极密度比率，纵轴表示导通压降(V)。导通压降是与IGBT的导通损耗有关的物理量，表示导通压降越小导通损耗越小。
图5(a)和图5(b)所示的S表示仅在基板5的单面上具有栅电极的图4(a)的评价电路中的模拟结果。另外，图5(a)及图5(b)所示的D表示在图4(b)所示的基板5的两面具有栅电极的评价电路的模拟结果。
如图5(a)所示，在比较例中，开关损耗约为185mJ。另一方面，如实线D所示，在表示第一实施方式的半导体装置1的评价电路中，栅极密度比率为1:1时的开关损耗约为27mJ，栅极密度比率为2:1时的开关损耗约为30mJ。
进而，通过变更图4(b)所示的评价电路的参数，使栅极密度比率Ja:Jb中的发射极侧对向区域Ja的值提高时，开关损耗上升，栅极密度比率为4:1时，开关损耗约为68mJ，栅极密度比率为8:1时，开关损耗约为122mJ。从图5(a)所示的结果能够确认在表示第一实施方式的半导体装置1的评价电路中，开关损耗与栅极密度比率无关，与比较例相比变小。
其中，能够确认如果逐渐提高栅极密度比率Ja:Jb中的发射极侧对向区域Ja的值，则开关损耗逐渐变大。因此，能够确认为了降低开关损耗，优选减小评价电路的发射极侧栅电极17的栅极宽度方向的长度的合计，即，减少栅极密度比率Ja:Jb中的发射极侧对向区域Ja的值。
上述特性是因为，通过减少栅极密度比率Ja:Jb中的Ja的值、即通过缩短发射极侧对向区域Ja的栅极宽度方向的长度的合计，换言之，相对地延长集电极侧对向区域Jb在栅极宽度方向上的长度的合计，从而提高从漂移层10排出电子的效果，通过提高开关速度来减少损失。
另外，如图5(b)所示，比较例的导通压降约为1.66V。另一方面，在表示第一实施方式的半导体装置1的评价电路中，当栅极密度比率为1:1时，导通压降约为2.06V，栅极密度比率为2:1时的导通压降约为1.86V。
进而，通过变更图4(b)所示的评价电路的参数，使栅极密度比率Ja:Jb中的发射极侧对向区域Ja的值提高的情况下，导通压降降低，栅极密度比率为4:1时，导通压降约为1.77V，当栅极密度比率为8:1时，导通压降约为1.72V。从图5(b)所示的结果能够确认用于表示根据第一实施方式的半导体装置1的评价电路中，导通压降与栅极密度比率无关，与比较例相比变大。
并且，能够确认:如果降低评价电路的发射极侧的栅极密度比率Ja:Jb中的发射极侧对向区域Ja的值，则导通压降逐渐变大。因此，能够确认为了降低导通压降，优选增大栅极密度比率Ja:Jb中的发射极侧对向区域Ja的值。
上述特性是因为，通过减小栅极密度比率Ja:Jb中集电极侧对向区域Jb相对于发射极侧对向区域Ja的值，即，通过相对地增大有助于空穴放出的集电极p层23的区域的比例而产生的。这是因为如果增大栅极密度比率Ja:Jb中的Jb的值、即增大集电极侧对向区域Jb的栅极宽度方向的长度的合计，则集电极侧的空穴注入面积减少，漂移层10的电阻提高。
根据以上的模拟结果，能够确认导通损耗的降低和开关损耗的降低处于权衡(trade-off)的关系。然后，能够确认栅极密度比率Ja:Jb存在如下条件：通过增大发射极侧对向区域Ja相对于集电极侧对向区域Jb的比例，能够抑制导通损耗并能够降低截止时的开关损耗。
具体地说，根据以上的模拟结果，能够确认在半导体装置1的导通/截止动作时，为了抑制导通损耗，同时降低截止时的开关损耗，使得栅极密度比率Ja:Jb为大于1:1至小于8:1，栅极密度比率Ja:Jb优选为2:1～7:1的范围，更优选为3:1～5:1的范围。
接着，在图4(b)所示的半导体装置1的评价电路中，通过模拟调查了改变栅极密度比率Ja:Jb、将半导体装置1的评价电路从导通状态切换为截止状态时的、向发射极侧栅极端子G1施加截止电压的时机和向集电极侧栅极端子G2施加导通电压的时机错开时的开关损耗。其结果，得到如图6所示的模拟结果。
图6的纵轴表示开关损耗(mJ)，横轴表示集电极侧栅极导通时机(μs)。集电极侧栅极导通时机表示以向发射极侧栅极端子G1施加截止电压的时机为基准，向集电极侧栅极端子G2施加导通电压的时机。横轴的值为负值表示为对集电极侧栅极端子G2施加导通电压的时机比对发射极侧栅极端子G1施加截止电压的时机早的时机。另外，横轴的值为正值表示对集电极侧栅极端子G2施加导通电压的时机晚于对发射极侧栅极端子G1施加截止电压的时机。
根据图6的模拟结果，能够确认栅极密度比率Ja:Jb为1:1和2:1时，如果对集电极侧栅极端子G2施加导通电压的时机早于对发射极侧栅极端子G1施加截止电压的时机，则开关损耗急剧增大。这种现象被认为是由于通过对集电极侧栅极端子G2施加导通电压而使漂移层10内的载流子急剧减少，在高电阻的状态下半导体装置1进行驱动而引起的。
另一方面，能够确认栅极密度比率Ja:Jb为4:1或8:1时，即使对集电极侧栅极端子G2施加导通电压的时机早于对发射极侧栅极端子G1施加截止电压的时机，也不会产生急剧的开关损耗。这样的理由可以认为是，如果集电极侧对向区域Jb在栅极宽度方向上的长度的合计短于发射极侧对向区域Ja在栅极宽度方向上的长度的合计，则不能得到为了停止电导率调制而充分的空穴注入抑制效果，即使使栅极电压Vgg2比栅极电压Vgg1早导通，向漂移层10的空穴注入也不能完全停止，能够避免漂移层10的电阻极端增加而产生大的开关损耗。
根据以上的模拟结果，通过使栅极密度比率Ja:Jb设为大于2:1，即使对集电极侧栅电极27(集电极侧栅极端子G2)施加导通电压的时机与对发射极侧栅电极17(发射极侧栅极端子G1)施加截止电压的时机错开，也能够抑制急剧的开关损耗的产生。
(制造方法)
接着，对根据第一实施方式的半导体装置1的制造方法进行说明。
图7A(a)～图7A(c)、图7B(d)、图7B(e)是用于说明制造第一实施方式的半导体装置1的制造方法的一例的图。在第一实施方式中，向单晶硅制的裸基板注入杂质，形成具有漂移层10的基板，向其中依次注入杂质，形成基板5(图7B(d))。在图7A(a)所示的杂质层中，发射极p－层11是杂质浓度比较低的p－层。另外，发射极n层12是相对于发射极p－层11浓度相对较高的n+层。发射极p层13是相对于发射极p－层11浓度相对较高的p+层。缓冲层29是相对于漂移层10浓度相对较高的n层。发射极p－层11、发射极n层12、发射极p层13、集电极p层23以及缓冲层29的形成例如能够通过离子注入来进行。
接着，在第一实施方式中，如图7A(b)所示，形成从第一表面fa的发射极n层12贯通发射极p－层11到达漂移层10的沟槽孔14。沟槽孔14的形成可以通过光刻进行。接着，在沟槽孔14的内表面上形成栅极绝缘膜15。栅极绝缘膜15的形成是通过在图7A(b)所示的状态的晶片的整个面上形成绝缘膜来进行的。
接着，在第一实施方式中，如图7A(c)所示，从沟槽孔14的栅极绝缘膜15上填充多晶硅，在沟槽孔14内形成发射极侧栅电极17。
接着，在第一实施方式中，如图7B(d)所示，在缓冲层29的背面形成层状的栅极绝缘膜25后，堆积多晶硅，通过光刻对每个栅极绝缘膜25进行蚀刻，在缓冲层29的背面隔着栅极绝缘膜25形成平面型的集电极侧栅电极27。然后，以集电极侧栅电极27为掩模，向缓冲层29的背面注入p型杂质层，通过例如离子注入在缓冲层29的背面形成具有集电极p－层23a的集电极p层23。进而，以高浓度向集电极p层23注入n型杂质，从集电极侧栅电极27周围的集电极p层23至集电极p－层23a形成集电极n层22。通过以上的工序，完成基板5。
在以上的处理之后，如图7B(e)所示，在发射极侧栅电极17上形成层间绝缘层16，通过光刻形成接触孔，在基板5的第一表面fa上堆积金属，形成发射极电极18。另外，同样地，在集电极侧栅电极27的周围形成层间绝缘层26，通过光刻形成接触孔，在基板5的第二表面fb上堆积金属，形成集电极电极28。
如上所述，能够制造第一实施方式的半导体装置1。但是，半导体装置1不是仅通过以上说明的方法进行制造。制造工艺的方法和条件可以根据半导体装置1的设计和所要求的条件进行适当选择。
[变形例]
接下来，将对以上说明的第一实施方式的变形例进行说明。
(第一变形例)
图8是表示第一变形例的半导体装置2的结构的剖视图。图9(a)是从上向下观察图8所示的半导体装置2的沿着线IXa-IXa的剖面部分的剖视图。图9(b)是从下向上观察半导体装置2的沿着线IXb-IXb的剖面部分的剖视图。另外，图8表示在图9(a)和图9(b)中设置有发射极电极18和集电极电极28等的结构中，从图9(a)所示的线VIII-VIII的位置观察的半导体装置2的侧剖面结构。
在半导体装置2中，在元件区域R0形成有5个沟槽孔14，在位于图8中的最右端部和最左端部的沟槽孔14a内，隔着栅极绝缘膜15形成有虚置栅电极(dummy gate electrode)17a，在其余的中央处的3个沟槽孔14内隔着栅极绝缘膜15形成有发射极侧栅电极17，虚置栅电极17a优选与发射层11短路。
在第一变形例中，在中央处的3个发射极侧栅电极17之间的第一表面fa上分别形成发射极n层12和发射极p层13，在虚置栅电极17a和发射极侧栅电极17之间的第一表面fa上不形成发射极n层12和发射极p层13，而以层间绝缘层16覆盖发射极p－层11。另外，图9(a)中的OL3表示各层间绝缘层16的X方向的长度。
如图8及图9(a)所示，在半导体装置2的第一表面fa侧，在元件区域R0中，发射极侧栅电极17隔着栅极绝缘膜15与发射极p－层11对置的发射极侧对向区域Ja中的、作为沿着发射极侧对向区域Ja在发射极p－层11内形成反转层的发射极侧对向区域Ja，设置有4处发射极侧对向区域Ja11～Ja14。
另外，在与虚置栅电极17a对置的发射极侧栅电极17的发射极侧对向区域Ja10侧形成的反转层中，由于在基板5的第一表面fa上未形成发射极n层12，因此不会向反转层中注入电子。以下，这里的发射极侧对向区域Ja是指形成有反转层且所形成的反转层经由发射极n层12与发射极电极连接的发射极侧对向区域Ja11～Ja14。换言之，在第一实施方式中所说的第一对向区域中，不包括不具有用于与发射极电极18电连接的发射极n层12的区域。
这里，如果设Y方向上的发射极侧对向区域Ja的长度为W，则在成为重复图案的一个元件区域R0内，4个发射极侧对向区域Ja11～Ja14的第一对向区域长度的合计为4·W。
作为第一变形例的其他实施方式，在元件区域R0中，也可以不形成虚置栅电极17a，而仅形成3个发射极侧栅电极17，但如果这样，则由于微负载效应，可能会在元件区域R0的中央和周围，产生蚀刻速率或选择比的偏差。在第一变形例中，为了抑制这样的偏差，还形成对反转层的形成没有贡献的虚置栅电极17a，使元件区域R0中的虚置栅电极17a和发射极侧栅电极17的密度相同。
另外，这样的第一变形例所涉及的半导体装置2可以通过改变注入成为发射极n层12、发射极p层13的杂质层时的掩模和形成接触孔时的掩模来实现。
另外，根据第一变形例的半导体装置2与第一实施方式的不同点在于，在基板5的第二表面fb上具有沟槽型的集电极侧栅电极27。在这种情况下，在元件区域R0中形成从第二表面fb贯通集电极n层22、集电极p－层23a以及缓冲层29到达漂移层10的一个沟槽孔14b。在该沟槽孔14b内，隔着栅极绝缘膜25设置有沟槽型的集电极侧栅电极27。但是，集电极侧栅电极27也可以不贯通缓冲层29。
半导体装置2在集电极p层23和缓冲层29之间形成有集电极p－层23a，在集电极p层23上，沿着沟槽孔14b在该沟槽孔14b的两侧面形成有集电极n层22。在图9(b)中，从下面观察，沿着带状的集电极侧栅电极27的长度方向的两边形成有栅极绝缘膜25，在栅极绝缘膜25的不与集电极侧栅电极27邻接的相反侧形成有集电极n层22。
另外，在集电极侧栅电极27的下方设置有层间绝缘层26。另外，在配置于基板5的第二表面fb上的集电极n层22、集电极p层23以及层间绝缘层26上设置有集电极电极28。
使集电极侧栅电极27为沟槽型的结构有利于增大注入空穴的集电极p层23的面积。另外，通过使集电极p－层23a在与第二表面fb正交的Z方向上变长，能够决定在集电极p层23内形成的反转层的大小，因此能够提高能够规定与电子的排出相关的反转层的大小的集电极侧对向区域Jb的设计自由度。
在此，设Y方向上的集电极侧对向区域Jb的长度(第二对向区域长度)为W，则在成为重复图案的一个元件区域R0中，两个集电极侧对向区域Jb10、Ja11的第二对向区域长度的合计规定为2·W。
在根据第一变形例的半导体装置2中，对当设元件区域R0内的第二对向区域长度的合计长度为1时，元件区域R0内的第一对向区域长度的合计与第二对向区域长度的合计之比(栅极密度比率)Ja:Jb为2:1的情况进行了说明。
在以上的结构中，在根据第一变形例的半导体装置2中，也与上述的第一实施方式同样，在元件区域R0内，通过使第一对向区域长度的合计大于第二对向区域长度的合计，从而形成发射极p－层11内的反转层的栅极宽度方向的长度的合计大于集电极p－层23a内的反转层的栅极宽度方向的长度的合计的结构，其结果，能够抑制导通损耗，并且能够降低截止时的开关损耗。
(第二变形例)
图10是用于说明第二变形例的半导体装置3的结构的剖视图。图11(a)是从上向下观察图10所示的半导体装置3的沿线XIa-XIa的剖面部分的剖视图。图11(b)是从下向上观察半导体装置3的沿线XIb-XIb的剖面部分的剖视图。另外，图10表示在图11(a)和图11(b)中设置有发射极电极18和集电极电极28等的结构中，从图11(a)所示的线X-X的位置观察的半导体装置3的侧剖面结构。
半导体装置3在第一表面fa上具有5个发射极侧栅电极17。在5个发射极侧栅电极17中，形成有合计10个发射极侧对向区域。但是，由于在半导体装置3的元件区域R0中不包含位于图10中的最右端部和最左端部的发射极侧栅电极17的发射极侧对向区域Ja0、Ja0，因此在元件区域R0中存在8个发射极侧对向区域Ja21～Ja28。若设Y方向上的发射极侧对向区域Ja的长度为W，则在成为重复图案的一个元件区域R0内，8个发射极侧对向区域Ja21～Ja28的第一对向区域长度的合计为8·W。
另外，如图10和图11(b)所示，在半导体装置3的第二表面fb上，在集电极侧栅电极27上形成有集电极侧对向区域Jb21、Jb22。因此，在一个元件区域R0内，两个集电极侧对向区域Jb21、Jb22的第二对向区域长度的合计为2·W。
在根据第二变形例的半导体装置3中，对当设元件区域R0内的集电极侧对向区域Jb的第二对向区域长度的合计为1时，元件区域R0内的发射极侧对向区域Ja的第一对向区域长度的合计与集电极侧对向区域Jb的第二对向区域长度的合计的比率(栅极密度比率)Ja:Jb为4:1的情况进行了说明。
半导体装置3与半导体装置2同样，在第二表面fb上具有沟槽型的集电极侧栅电极27。但是，半导体装置3与半导体装置2的不同点在于在缓冲层29内形成集电极p－层23a。在半导体装置3上形成有从第二表面fb贯通集电极n层22、集电极p－层23a以及缓冲层29而到达漂移层10的一个沟槽孔14b。在该沟槽孔14b内，隔着栅极绝缘膜25设置有沟槽型的集电极侧栅电极27。但是，集电极侧栅电极27也可以不贯通缓冲层29。
进而，如图10所示，半导体装置3与半导体装置1、2的不同点在于，发射极n层12和发射极p层13交替形成于发射极侧栅电极17的栅极宽度W的方向(Y方向)上。根据这样的结构，能够使发射极n层12和发射极p层13的图案变宽，能够容易制造半导体装置3。
在以上的结构的第二变形例中，也与上述的第一实施方式同样，在元件区域R0内，通过使发射极侧对向区域Ja的栅极宽度方向的长度的合计比集电极侧对向区域Jb的栅极宽度方向的长度的合计长，从而形成发射极p－层11内的反转层的栅极宽度方向的长度的合计大于集电极p－层23a内的反转层的栅极宽度方向的长度的合计的结构，其结果，能够抑制导通损耗，并且能够降低截止时的开关损耗。
(其他)
另外，第一实施方式不限于以上说明的结构。在以上说明的第一实施方式中，对将发射极侧栅电极17作为在基板5的第一表面fa上形成的沟槽孔14内所形成的沟槽型栅电极的情况进行了说明，但本发明不限于此，也可以将发射极侧栅电极17作为平面型栅电极。另外，在发射极侧形成的平面型的发射极侧栅电极是指隔着成为栅极绝缘膜的绝缘膜配置在第一表面fa的表面上的栅电极。进而，在第一实施方式中，集电极侧栅电极27可以是平面型的栅电极，也可以是在第二表面fb的沟槽孔内形成的沟槽型的集电极侧栅电极。另外，也可以在基板5的第一表面fa和第二表面fb上混合形成沟槽型栅电极和平面型栅电极。
另外，以上说明的结构都是在元件区域R0具备一个集电极侧栅电极27的结构，但第一实施方式不限于将集电极侧栅电极27设为一个，也可以为在元件区域R0中具备多个集电极侧栅电极27的结构。另外，第一实施方式不限于在元件区域R0中设置多个发射极侧栅电极17的例子，也可以在元件区域R0中具有一个发射极侧栅电极17的结构。另外，发射极侧栅电极17和集电极侧栅电极27不限于栅极宽度方向(即Y方向)的长度相同的结构，也可以是具有相互不同的栅极宽度的结构。另外，元件区域R0也可以不一定在元件的主区域R1(图15(a)、图15(b))的整个区域中周期性地重复形成。进而，第一实施方式也可以根据半导体装置的设计或用途而适当具备其他杂质层或其他元件。
另外，也可以是具有将上述第一实施方式的结构、第一变形例的结构、第二变形例的结构和第三变形例的结构适当组合的结构的半导体装置。
进而，以上说明的第一实施方式的半导体装置1、以及第一变形例的半导体装置2、第二变形例的半导体装置3都不限于通过上述动作驱动。以下，对第一实施方式的半导体装置1～3(以下，记为“半导体装置1等”)的动作的变形例进行说明。
图12(a)、图12(b)分别是表示半导体装置1等导通时、截止时的发射极电极18、集电极电极28间的电压Vce和流过集电极电极28的集电极电流Ic的图。图12(a)表示半导体装置1等导通时的电压Vce和集电极电流Ic，图12(b)表示半导体装置1等截止时的电压Vce和集电极电流Ic。
图12(c)是用于说明图12(a)所示的导通时施加在发射极侧栅电极17、集电极侧栅电极27上的电压的图。图12(d)是用于说明图12(b)所示的截止时施加在发射极侧栅电极17、集电极侧栅电极27上的栅极电压的图。另外，图12(c)、图12(d)是作为上述半导体装置1等的动作进行说明的时序图。
在图12(a)、图12(b)的任一个中，横轴表示时间，纵轴表示电压或电流。图12(a)、图12(b)中的实线表示电压Vce，虚线表示集电极电流Ic。另外，在图12(c)、(d)的任一个中，横轴表示时间，纵轴表示电压。图12(c)、(d)中的实线表示施加在发射极侧栅电极17上的栅极电压Vgg1，虚线表示施加在集电极侧栅电极27上的栅极电压Vgg2。
如图12(a)所示，在导通时，半导体装置1等从截止状态切换为导通状态。此时，如图12(c)所示，在截止状态下，栅极电压Vgg2被施加在集电极侧栅电极27上，在发射极侧栅电极17、集电极侧栅电极27之间被施加一定的电压Vce。栅极电压Vgg2在向导通状态切换的时机Tsw为0V，取而代之，栅极电压Vgg1被施加到发射极侧栅电极17。此时，通过发射极侧栅电极17导通，漂移层10低电阻化，电压Vce开始下降，0V附近取一定的最小值。在半导体装置1等的导通状态下，集电极电流Ic取一定的最大值。
另外，如图12(b)所示，在截止时，半导体装置1等从导通状态切换到截止状态。此时，如图12(d)所示，在导通状态下，栅极电压Vgg1施加在发射极侧栅电极17上，电压Vce取一定的最小值。栅极电压Vgg1在向截止状态切换的时机Tsw成为0V，取而代之，栅极电压Vgg2被施加在集电极侧栅电极27上。此时，由于集电极侧栅电极27导通，漂移层10高电阻化，电压Vce开始上升，取一定的最大值。
接着，对向与图12(c)、图12(d)不同的发射极侧栅电极17、集电极侧栅电极27施加栅极电压的动作进行说明。图13(a)、图13(b)、图13(c)均是用于说明导通时施加在发射极侧栅电极17上的栅极电压Vgg1、施加在集电极侧栅电极27上的栅极电压Vgg2的图。在图13(a)至图13(c)的任一个中，栅极电压Vgg1均是在与图12(c)所示的栅极电压Vgg1相同的时机施加在发射极侧栅电极17上的。图13(a)是表示半导体装置1等截止时集电极侧栅电极27的栅极电压Vgg2为0V(0偏压)的动作的例子的图。在这种情况下，半导体装置1等进行与没有集电极侧栅电极27的单管IGBT相同的动作。
但是，在对与发射极侧栅电极17一起设置了集电极侧栅电极27的半导体装置1等如图13(a)所示那样施加栅极电压的情况下，通过设置集电极侧栅电极27，有助于空穴注入的集电极p－层23的面积减少。因此，如果向半导体装置1等施加图13(a)所示的栅极电压Vgg1、栅极电压Vgg2，则与单管IGBT相比，导通损耗有可能变大。
图13(b)是表示在半导体装置1等截止时使集电极侧栅电极27成为0偏压，另一方面，在半导体装置1等导通时对集电极侧栅电极27施加负的栅极电压Vgg2的动作的例子的图。根据这样的动作，集电极侧栅电极27下的集电极p－层23a有助于向漂移层10注入空穴，能够减少半导体装置1等的导通损耗。
图13(c)是表示在半导体装置1等截止时使集电极侧栅电极27成为0偏压，另一方面，在半导体装置1等导通时比图13(b)所示的例子更早地对集电极侧栅电极27施加负的栅极电压Vgg2的动作的例子的图。根据这样的动作，能够在截止之前增加从集电极p－层23a向漂移层10注入的空穴的量，进一步减少半导体装置1等的导通损耗。
图14(a)、图14(b)、图14(c)、图14(d)均是用于说明截止时施加在发射极侧栅电极17上的栅极电压Vgg1、施加在集电极侧栅电极27上的栅极电压Vgg2的图。图14(a)是表示半导体装置1等的截止时，在栅极电压Vgg1下降的时机之前将正的栅极电压Vgg2施加到集电极侧栅电极27上的动作的例子的图。另外，在图14(a)所示的例子中，栅极电压Vgg1在与图12(d)所示的栅极电压Vgg1相同的时机施加到发射极侧栅电极17。根据这样的动作，能够在半导体装置1等截止之前抑制空穴从集电极p层23向漂移层10的注入，缩短从栅极电压Vgg1截止到集电极电流Ic取最小值为止的时间，即减少开关损耗。
图14(b)是表示半导体装置1等截止时，施加在发射极侧栅电极17上的栅极电压Vgg1从正切换为负的动作的例子的图。另外，在图14(b)所示的例子中，施加在集电极侧栅电极27上的栅极电压Vgg2在与图12(d)所示的栅极电压Vgg2相同的时机施加在集电极侧栅电极27上。根据这样的动作，在集电极侧栅电极27的发射极侧对向区域Ja上形成的反转层La早期消失，能够迅速抑制截止时电子向漂移层10的注入。因此，在图14(b)所示的动作的例子中，能够减少半导体装置1等的开关损耗。
图14(c)是表示在半导体装置1等的截止时，施加在发射极侧栅电极17上的栅极电压Vgg1下降为0V或负的电压(在图14(c)所示的例子中为负的电压)，在施加正的栅极电压Vgg1的期间将正的栅极电压Vgg2施加于集电极侧栅电极27的动作的例子的图。即，正的栅极电压Vgg1在半导体装置1导通的时机被施加到发射极侧栅电极17。正的栅极电压Vgg2在栅极电压Vgg1的施加开始后上升，在栅极电压Vgg1下降(截止)以前的时机下降到0V。根据这样的动作，能够在半导体装置1等截止之前抑制空穴向漂移层10的注入。
进而，在图14(c)所示的动作的例子中，如果在半导体装置1等的截止后对发射极侧栅电极17施加负的栅极电压Vgg1，则能够将蓄积在漂移层10中的空穴引出到发射极电极18，在短时间内减少漂移层10中的空穴的量。根据这样的图14(c)所示的动作，能够得到较高的开关损耗降低的效果。另外，在图14(c)所示的动作的例子中，具有：发射极n层12与漂移层之间导通且集电极n层22与漂移层之间非导通的状态；发射极n层12与漂移层之间、集电极n层22与漂移层之间均导通的状态；发射极n层12与漂移层之间、集电极n层22与漂移层之间均为非导通的状态。
图14(d)是表示半导体装置1等的截止时，在栅极电压Vgg1下降到0V或负的电压后，将正的栅极电压Vgg2施加到集电极侧栅电极27上的动作的例子的图。根据这样的动作，在半导体装置1等的导通、截止的环路中产生的回流电流的一部分在截止状态下从发射极电极18流向集电极电极28，能够支持回流动作。
[第二实施方式]
接着，对本发明的第二实施方式进行说明。图15(a)及图15(b)是用于说明第二实施方式的半导体装置6的图。图15(a)是表示从上方观察形成有半导体装置6的半导体芯片60时的上表面结构的概略图，图15(b)是表示从下方观察形成有半导体装置6的半导体芯片60时的下表面结构的概略图。
如图15(a)所示，在根据第二实施方式的半导体装置6中，在半导体芯片60上形成有形成发射极电极18的主区域R1和包围主区域R1周边的周边区域Re。另外，在周边区域Re中，在形成有发射极电极18的一个表面侧，形成有用于缓和横向电场的FLR(FieldLimiting Ring，场限环)结构等。图16是表示图15(a)所示的半导体芯片60的线XV-XV的剖面部分中的、主区域R1和周边区域Re的边界部分的区域R中的侧剖面结构的剖视图。
主区域R1是上述元件区域R0作为重复图案形成的区域，例如，上述第一实施方式所示的发射极侧栅电极17或发射极电极18、集电极侧栅电极27、集电极电极28以规定间隔重复配置。另外，在主区域R1中，设置上述第一实施方式的半导体装置1(图1)、第一变形例的半导体装置2(图8)、第二变形例的半导体装置3(图10)或第三变形例的半导体装置4中的任一个元件区域R0。
另外，图16表示例如集电极侧栅电极27的形成位置与第一实施方式的半导体装置1的元件区域R0(图1)不同，但设置了该第一实施方式的半导体装置1的元件区域R0的例子，在此为了避免重复说明，以下省略其说明。
如图15(a)所示，在半导体装置6的周边区域Re中，例如以包围发射极电极18的方式设置有发射极侧栅极配线18a。发射极侧栅极配线18a通过发射极侧栅极垫18b与内部的各发射极侧栅电极17电连接，将该栅极电压施加于发射极侧栅电极17。周边区域Re是在主区域R1中，设置于基板5的第一表面fa上的发射极电极18和形成于基板5内的发射极侧栅电极17等没有形成在上表面侧的区域。
在半导体芯片60的下表面，如图15(b)所示，在主区域R1上设置有集电极电极28，并且该主区域R1的集电极电极28延伸设置于周边区域Re。即，设置在半导体芯片60的下表面侧的集电极电极28的形成区域形成得比设置在半导体芯片60的上表面侧的发射极电极18的形成区域大。在图15(b)所示的集电极电极28中，用双点划线表示图15(a)所示的主区域R1。
在半导体芯片60的下表面的周边区域Re上，例如以包围集电极电极28的方式设置有集电极侧栅极配线28a。集电极侧栅极配线28a通过集电极侧栅极垫28b与内部的各集电极侧栅电极27电连接，将栅极电压施加到集电极侧栅电极27。另外，也可以在设置有集电极电极28的另一表面侧的集电极侧栅极配线28a的外侧，进一步设置与集电极电极28同电位的电极。
在此，图15(a)和图15(b)所示的直线e1表示在半导体芯片60的下表面设置的、从下面看为大致正方形的集电极电极28中相对的一边和另一边的位置。另一方面，图15(a)所示的直线e2表示在半导体芯片60的上表面设置的、从上面看为大致正方形的发射极电极18中相对的一边和另一边的位置，即主区域R1的一边和另一边的位置。
沿着集电极电极28的一边和另一边的直线e1均位于比沿着发射极电极18的一边和另一边的直线e2更靠外侧的位置，形成于主区域R1的集电极电极28延伸设置到周边区域Re，使得集电极电极28形成得比发射极电极18大。
在第二实施方式中，例如，集电极电极28形成为比发射极电极18大Y1的量，其中Y1为沿着集电极电极28的一边的直线e1和沿着发射极电极18的一边的直线e2的差值。在此，构成集电极电极28的四边的各边比构成发射极电极18的四边的各边离开差值Y1的量，使集电极电极28整体上形成得比发射极电极18大。
另外，在第二实施方式中，集电极电极28整体形成为比发射极电极18大，但本发明不限于此，也可以使集电极电极28的四边中的至少一条边从发射极电极18的边离开差值Y1的量，使集电极电极28大于发射极电极18。
接下来，将对根据第二实施方式的半导体装置6的周边区域Re的剖面结构进行说明。如图16所示，在周边区域Re设置有设置在主区域R1的基板5，延伸设置有基板5的漂移层10。另外，在周边区域Re的基板5的第一表面fa上延伸设置有形成于主区域R1的发射极p－层11，在漂移层10上设置有发射极p－层11。
在周边区域Re中，与主区域R1不同，在基板5的第一表面fa上不设置发射极侧栅电极17，而设置与漂移层10的极性不同的p型杂质层131。在形成有发射极p－层11和p型杂质层131的基板5的第一表面fa上形成有绝缘膜132。在形成于p型杂质层131上的绝缘膜132的规定位置上，配置有发射极侧栅极配线18a。
另一方面，周边区域Re的基板5的第二表面fb具有与主区域R1中的基板5的第二表面fb同样的结构，设置有缓冲层29、集电极p层23、集电极p－层23a、集电极n层22以及集电极侧栅电极27等。在第二实施方式中，在周边区域Re设置有多个集电极侧栅电极27，但集电极侧栅电极27及其周围的结构都具有相同的结构。
在这种情况下，周边区域Re中的基板5的第二表面fb具有与上述第一实施方式的半导体装置1的基板的第二表面fb同样的结构。具体而言，在周边区域Re上延伸设置有设置在主区域R1上的缓冲层29和集电极p层23，在集电极p层23上形成有集电极n层22和集电极p－层23a。
在基板的第二表面fb上缓冲层29局部露出，在缓冲层29的两侧形成有集电极p－层23a。另外，在基板的第二表面fb上，在集电极p－层23a和集电极p层23的边界上形成有集电极n层22，在这些基板的第二表面fb上露出的缓冲层29和集电极p－层23a的下方，隔着栅极绝缘膜25设置有集电极侧栅电极27。在集电极侧栅电极27的周围设置有层间绝缘层26。
在基板的第二表面fb上，在露出于该第二表面fb的集电极n层22的下方，配置有层间绝缘层26和集电极电极28。与主区域R1的集电极电极28同样地，周边区域Re的集电极电极28以覆盖基板的第二表面fb和层间绝缘层26的方式设置在第二表面fb上。
在以上的结构中，在第二实施方式的半导体装置6中，设置有具有元件区域R0的主区域R1和与主区域R1邻接的周边区域Re。在周边区域Re中，没有形成在主区域R1中形成的发射极侧栅电极17，而形成有设置于主区域R1的缓冲层29、集电极p层23、集电极p－层23a、集电极n层22、集电极侧栅电极27和集电极电极28。
由此，在根据第二实施方式的半导体装置6中，在导通动作时，不仅在主区域R1中，而且在周边区域Re中，也能够利用正电压在集电极p层23和缓冲层29之间施加正向的偏压，使空穴注入到漂移层10内。此时，在半导体装置6中，不仅从主区域R1，而且从周边区域Re也能够使空穴注入到漂移层10内，因此与仅从主区域R1向漂移层10内注入空穴的结构相比，能够向漂移层10内注入更多的空穴。
另外，集电极电极28的边与发射极电极18的边的差值Y1优选为基板5的大致厚度以上。其理由是，由集电极电极27形成的电导率调制区域从发射极电极18的端部向基板表面的方向扩展基板5的厚度左右，因此，为了防止导通损耗的增大，优选在电导率调制区域扩展的范围的第二表面fb上设置集电极电极27。
另外，根据第二实施方式，在半导体装置6截止时，能够有效地停止从周边区域Re向主区域R1的漂移层注入空穴，减少开关损耗。
另外，在上述实施方式中，将p型设为第一导电型，将n型设为第二导电型，但本发明不限于此，也可以将p型设为第二导电型，将n型设为第一导电型。
另外，在上述实施方式中，作为杂质层，叙述了另外设置杂质浓度比集电极p层23低的集电极p－层23a的情况，但本发明不限于此，例如，也可以在集电极p层23和集电极p－层23a中不改变杂质浓度，而仅将集电极p层23的局部作为集电极p－层23a(杂质层)。
附图标记说明
1、2、3、4、6:半导体装置(半导体装置)；
5:基板；
10:漂移层(漂移层)；
11:发射极p－层(发射层)；
12:发射极n层(第一高浓度杂质层)；
13:发射极p层；
14、14a、14b:沟槽孔；
15:栅极绝缘膜(发射极侧栅极绝缘膜)；
17:发射极侧栅电极；
18:发射极电极(发射极电极)；
22:集电极n层(第二高浓度杂质层)；
23:集电极p层(集电层)；
23a:集电极p－层(杂质层)；
25:栅极绝缘膜(集电极侧栅极绝缘膜)；
27:集电极侧栅电极；
28:集电极电极(集电极电极)；
29:缓冲层；
Ja:发射极侧对向区域(第一对向区域)；
Jb:集电极侧对向区域(第二对向区域)；
R0:元件区域；
R1:主区域。

Claims (7)

1.一种半导体装置，其中，包括：
第一导电型的发射层；
第一导电型的集电层；
第二导电型的漂移层，设置在所述发射层与所述集电层之间；
发射极电极，与所述发射层电连接；
集电极电极，与所述集电层电连接；
一个或多个发射极侧栅电极，其隔着发射极侧栅极绝缘膜与所述发射层相对配置；
第二导电型的第一高浓度杂质层，设置在所述发射极电极与所述发射层之间，其杂质浓度比所述发射层的杂质浓度高；
第一导电型的杂质层，设置在所述漂移层与所述集电极电极之间；
一个或多个集电极侧栅电极，其隔着集电极侧栅极绝缘膜与所述杂质层相对配置；以及
第二导电型的第二高浓度杂质层，设置在所述集电极电极与所述杂质层之间，其杂质浓度比所述杂质层的杂质浓度高，
隔着所述发射极侧栅极绝缘膜与所述发射层对置的、所述发射极侧栅电极在第一对向区域中的栅极宽度方向上的长度的合计，大于隔着所述集电极侧栅极绝缘膜与所述杂质层对置的、所述集电极侧栅电极在第二对向区域中的栅极宽度方向上的长度的合计。
2.根据权利要求1所述的半导体装置，其中，具有：
导通状态，所述第一高浓度杂质层与所述漂移层之间导通，且所述第二高浓度杂质层与所述漂移层之间非导通；以及
至少所述第二高浓度杂质层与所述漂移层导通的状态。
3.根据权利要求1或2所述的半导体装置，其中，
所述第一对向区域在栅极宽度方向上的长度的合计为所述第二对向区域在栅极宽度方向上的长度的合计的两倍以上。
4.根据权利要求1或2所述的半导体装置，其中，
所述第一对向区域在栅极宽度方向上的长度的合计为所述第二对向区域在栅极宽度方向上的长度的合计的4倍以上。
5.根据权利要求1～4中任一项所述的半导体装置，其中，
所述发射极侧栅电极是隔着绝缘膜配置在所述发射层的表面上的平面型的发射极侧栅电极、或者形成于所述发射层的沟槽孔内的沟槽型的发射极侧栅电极中的任一种，
所述集电极侧栅电极是配置在所述杂质层表面上的平面型的集电极侧栅电极、或者形成于所述杂质层的沟槽孔内的沟槽型的集电极侧栅电极中的任一种。
6.根据权利要求1～5中任一项所述的半导体装置，其中，
将所述发射极侧栅电极和所述集电极侧栅电极朝向规定方向以规定间隔配置的元件区域的结构作为一个图案，所述元件区域的结构作为重复图案在规定方向上以规定周期形成，
在一个所述元件区域中，所述第一对向区域在栅极宽度方向上的长度的合计大于所述第二对向区域在栅极宽度方向上的长度的合计。
7.根据权利要求6所述的半导体装置，其中，
设置有具有所述元件区域的主区域和与所述主区域邻接的周边区域，
在所述周边区域不形成在所述主区域所形成的所述发射极侧栅电极，而形成有所述集电层、所述集电极电极、所述杂质层和所述集电极侧栅电极。
CN202180081310.9A 2020-12-04 2021-11-16 半导体装置 Pending CN116670814A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-202329 2020-12-04
JP2020202329A JP2022089710A (ja) 2020-12-04 2020-12-04 半導体装置
PCT/JP2021/042046 WO2022118650A1 (ja) 2020-12-04 2021-11-16 半導体装置

Publications (1)

Publication Number Publication Date
CN116670814A true CN116670814A (zh) 2023-08-29

Family

ID=81853627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180081310.9A Pending CN116670814A (zh) 2020-12-04 2021-11-16 半导体装置

Country Status (5)

Country Link
US (1) US20240097013A1 (zh)
JP (1) JP2022089710A (zh)
CN (1) CN116670814A (zh)
DE (1) DE112021006305T5 (zh)
WO (1) WO2022118650A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4479052B2 (ja) * 2000-05-09 2010-06-09 富士電機システムズ株式会社 半導体装置
JP5417811B2 (ja) * 2008-11-18 2014-02-19 株式会社デンソー 半導体装置
JP7027287B2 (ja) 2018-09-19 2022-03-01 株式会社東芝 半導体装置
JP7002431B2 (ja) * 2018-10-09 2022-01-20 三菱電機株式会社 半導体装置
JP7246983B2 (ja) * 2019-03-20 2023-03-28 株式会社東芝 半導体装置
JP7297709B2 (ja) * 2020-03-19 2023-06-26 株式会社東芝 半導体装置及び半導体回路

Also Published As

Publication number Publication date
WO2022118650A1 (ja) 2022-06-09
DE112021006305T5 (de) 2023-11-16
JP2022089710A (ja) 2022-06-16
US20240097013A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
US8698195B2 (en) Semiconductor device
JP4212288B2 (ja) 半導体装置およびその製造方法
EP2342753B1 (en) Insulated gate bipolar transistor
US9263572B2 (en) Semiconductor device with bottom gate wirings
US8912632B2 (en) Semiconductor device
US9000479B2 (en) Semiconductor device
JPH0821713B2 (ja) 導電変調型ｍｏｓｆｅｔ
US20050116284A1 (en) Semiconductor devices
US11393901B2 (en) Cell layouts for MOS-gated devices for improved forward voltage
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
US20220157809A1 (en) Semiconductor device
JP2024015431A (ja) 半導体装置
JP2001313393A (ja) 電力用半導体装置及びその駆動方法
WO1999056323A1 (fr) Dispositif semi-conducteur et son procede de fabrication
JP2009512207A (ja) パワー半導体デバイス
WO2015107614A1 (ja) 電力用半導体装置
JP2005354008A (ja) 絶縁ゲート型半導体素子、及びその製造方法
JP2012028719A (ja) 絶縁ゲート型半導体装置
CN116670814A (zh) 半导体装置
JP3415441B2 (ja) 半導体装置
JPH06275818A (ja) 電力用半導体素子
CN112825328B (zh) 半导体装置
JP6995722B2 (ja) 半導体装置
WO2023112547A1 (ja) 半導体装置
KR100218261B1 (ko) 모스 제어형 사이리스터 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination