CN116633328B - 一种首级积分器电压钳位电路 - Google Patents

一种首级积分器电压钳位电路 Download PDF

Info

Publication number
CN116633328B
CN116633328B CN202310917804.7A CN202310917804A CN116633328B CN 116633328 B CN116633328 B CN 116633328B CN 202310917804 A CN202310917804 A CN 202310917804A CN 116633328 B CN116633328 B CN 116633328B
Authority
CN
China
Prior art keywords
mos transistor
type mos
input
pull
amplitude detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310917804.7A
Other languages
English (en)
Other versions
CN116633328A (zh
Inventor
李大刚
李泽宏
李威
何弢
杨绍澎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202310917804.7A priority Critical patent/CN116633328B/zh
Publication of CN116633328A publication Critical patent/CN116633328A/zh
Application granted granted Critical
Publication of CN116633328B publication Critical patent/CN116633328B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/02—Amplitude modulation, i.e. PAM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation

Abstract

本发明提出了一种首级积分器电压钳位电路，属于模拟集成电路设计领域，模拟调制器电路是高精度过采样电路的主要模块，高精度过采样ADC最终的性能表现取决于优秀的模拟调制器设计，传统的四阶过采样调制器，由于其输入电压的幅值不稳定，会导致采样调制器输出幅值的不稳定，最终导致得到错误的ADC转换结果，本发明通过钳位第一级的输出幅值，以此来达到整体输出稳定的目的。

Description

一种首级积分器电压钳位电路
技术领域
本发明属于模拟集成电路设计领域，具体涉及一种首级积分器电压钳位电路。
背景技术
现在高精度过采样模数转换器(ADC)芯片主要由模拟调制器电路和数字滤波器电路实现，模拟调制器电路是高精度过采样电路的主要模块，高精度过采样ADC最终的性能表现取决于优秀的模拟调制器设计。
模拟调制器设计主要由开关电容电路组成的积分器实现，积分器可以用多种方式实现。对于流水线式Δ-Σ ADC，如果采用低阶调制器，需要更高的过采样率，从而需要更多的流水线级，所以会显著增加功耗和面积。如果采用更高阶的调制器设计会导致不可预见的系统稳定性问题。所以四阶调制器设计是现在最流行的高阶过采样调制器设计。
四阶过采样调制器的基本结构如图1所示，INN和INP是采样完成后的差分信号输入，输入信号进入调制器以后，会连续进入4个不同的调制器1，2，3，4。每一个调制器有不同的参数，形成高阶积分的形式，组成高精度ADC必要的基本结构条件。量化器1,2是BIT1量化器，主要由时钟控制的比较器实现。这里不同的是，量化器1是处理2级积分的结果。量化器2是处理4阶积分的结果。最后这个BIT2数据进入数字滤波器进行下一步的处理。
在四阶过采样调制器的基本结构中，由于采样完成的差分信号中存在很多干扰信号，经过后级调制器后会加大这种干扰，对后续处理产生很大的负面影响。
发明内容
在ADC处理信号数据过程中，当模拟信号幅值过大时调制器会超过自己信号的处理范围，信号在波峰和波谷的时候，会出现严重的信号失真，在调制器结构内部，至少要确保调制器2不能有严重的幅值过大问题，如果调制器2出现幅值过大的问题，会直接影响量化器1的输出，为了解决传统高阶过采样调制器由于输入信号不稳定，导致输出出现幅值不稳定的问题，本发明的设计思想就是在调制器1的输出上加入钳位电路，为首级的输出端提供一个限幅的稳定信号，以此达到整体输出幅值稳定的目的。
本发明设计的钳位电路如图2所示，电路的主要组成部分包括放大器A1，输入幅值检测器C1和输入幅值检测器C2，上拉控制P型MOS晶体管P1和P型MOS晶体管P2，下拉控制N型MOS晶体管N1和N型MOS晶体管N2，上拉电阻R1和上拉电阻R2，下拉电阻R3和下拉电阻R4，两个反相器。
其中，输入幅值检测器C1的输入端和放大器A1的输入端相连，输入端输入信号INN，输入幅值检测器C2的输入端和放大器A1的另一个输入端相连，输入端输入信号INP；输入幅值检测器C1的输出端连接P型MOS晶体管P1的栅端，同时通过一个反相器与N型MOS晶体管N2的栅端相连，输入幅值检测器C2的输出端连接N型MOS晶体管N1的栅端，同时通过另一个反相器与P型MOS晶体管P2的栅端相连；P型MOS晶体管P1和P型MOS晶体管P2的源端连接VDD， N型MOS晶体管N1和N型MOS晶体管N2的源端连接地电位；上拉电阻R1的一端连接P型MOS晶体管P1的漏端，另一端连接放大器A1的输出端OUTN，上拉电阻R2的一端连接P型MOS晶体管P2的漏端，另一端连接放大器A1的输出端OUTP；下拉电阻R3的一端连接N型MOS晶体管N1的漏端，另一端连接放大器A1的输出端OUTN，下拉电阻R4的一端连接N型MOS晶体管N2的漏端，另一端连接放大器A1的输出端OUTP；
其中幅值检测电路是由比较器构成，当输入信号INN的电压小于阈值电压时输入幅值检测器C1输出高电平，当输入信号INN的电压大于阈值电压时输入幅值检测器C1输出低电平；当输入信号INP的电压小于阈值电压时输入幅值检测器C2输出低电平，当输入信号INP的电压大于阈值电压时输入幅值检测器C2输出高电平。
本发明的主要内容就是在ADC调制器的第一级放入一个钳位电路，来保证超出ADC正常输入范围的信号可以得到波形的调制，保证第二级调制器绝对不会超出调制器的输入范围，保证ADC正常的调制功能，让后级的量化器不会量化错误的溢出信号。一般来说模拟放大器在最大输入输出范围附近有比较差的性能体现，模拟放大器在共模点附近有最佳的性能，所以保证调制器电压的输入输出范围，是高精度ADC设计的关键因素。
本发明的有益效果如下：在首级积分器中加入钳位电路，保证信号幅值在限制范围内，保证整个ADC系统的稳定性。
附图说明
图1为高阶量化器的基本结构；
图2为放大器钳位电路的原理图；
图3为未加入钳位电路时的过幅值输出波形对比图；
图4为加入钳位电路时的过幅值输出波形对比图。
具体实施方式
下面将结合附图对实施方式进行具体说明。
根据图1所示，以高阶量化器的基本结构为基础，本发明在第一级积分放大器电路中加入额外的钳位电路来保证后级积分器的稳定。
调制器1是可以被允许幅值过大的，因为调制器1的结果不会直接被量化器所采集。当调制器1的信号过大的时候，ADC最优的性能会受到一定程度的影响，但是不会导致功能的失效。在高阶积分器运行过程中，信号会随着每一级积分器的调制逐渐衰减。所以信号幅值的溢出一般只会出现第一级积分调制器。所以加入输出钳位电路只有在积分器的第一级有意义。
本发明设计的钳位电路如图2所示，电路的主要组成部分包括放大器A1，输入幅值检测器C1和输入幅值检测器C2，上拉控制P型MOS晶体管P1和P型MOS晶体管P2，下拉控制N型MOS晶体管N1和N型MOS晶体管N2，上拉电阻R1和上拉电阻R2，下拉电阻R3和下拉电阻R4，两个反相器。
其中，输入幅值检测器C1的输入端和放大器A1的输入端相连，输入端输入信号INN，输入幅值检测器C2的输入端和放大器A1的另一个输入端相连，输入端输入信号INP；输入幅值检测器C1的输出端连接P型MOS晶体管P1的栅端，同时通过一个反相器与N型MOS晶体管N2的栅端相连，输入幅值检测器 C2的输出端连接N型MOS晶体管N1的栅端，同时通过另一个反相器与P型MOS晶体管P2的栅端相连；P型MOS晶体管P1和P型MOS晶体管P2的源端连接VDD， N型MOS晶体管N1和N型MOS晶体管N2的源端连接地电位；上拉电阻R1的一端连接P型MOS晶体管P1的漏端，另一端连接放大器A1的输出端OUTN，上拉电阻R2的一端连接P型MOS晶体管P2的漏端，另一端连接放大器A1的输出端OUTP；下拉电阻R3的一端连接N型MOS晶体管N1的漏端，另一端连接放大器A1的输出端OUTN，下拉电阻R4的一端连接N型MOS晶体管N2的漏端，另一端连接放大器A1的输出端OUTP。
当输入信号从INN和INP进来以后放大器A1进行正常的运算放大，实现积分器的功能。
输入信号除了进入放大器A1也会进入输入幅值检测器C1和输入幅值检测器C2幅值检测电路，幅值检测电路是由比较器构成，Vx为阈值电压，当输入信号INN的电压小于Vx时输入幅值检测器C1输出高电平，当输入信号INN的电压大于Vx时输入幅值检测器C1输出低电平；当输入信号INP的电压小于Vx时输入幅值检测器C2输出低电平，当输入信号INP的电压大于Vx时输入幅值检测器C2输出高电平。
输入幅值检测器C1和输入幅值检测器C2检测电路的输出会控制上拉P型MOS晶体管P1，P型MOS晶体管P2和下拉N型MOS晶体管N1，N型MOS晶体管N2。当INN和INP的值都小于Vx时，输入幅值检测器C1输出高电平，输入幅值检测器C2输出低电平，P型MOS晶体管P1、P型MOS晶体管P2和N型MOS晶体管N1、N型MOS晶体管N2都处于截止状态，输出端OUTP和输出端OUTN的输出值和没有钳位电路一样。当INN超过Vx时，由于INN和INP为差分输入，INP小于Vx，此时输入幅值检测器C1输出低电平，输入幅值检测器C2输出低电平，P型MOS晶体管P1和N型MOS晶体管N2导通，P型MOS晶体管P2和N型MOS晶体管N1截止。输出端OUTN被上拉电阻R1钳位在某一特定值，输出端OUTP被下拉电阻R4钳位在某一特定值；相似的情况，INN小于Vx，INP大于Vx时，P型MOS晶体管P1和N型MOS晶体管N2截止，P型MOS晶体管P2和N型MOS晶体管N1导通，输出端OUTP被上拉电阻R2钳位在某一特定值，输出端OUTN被下拉电阻R3钳位在某一特定值。
特别的，输入幅值检测器C1和输入幅值检测器C2会独立监控差分输入信号INN和输入信号INP，并独立控制输出端OUTP和输出端OUTN的输出电压大小。一般的，输入信号INN和输入信号INP来自ADC前级的采样保证电路或者抗混叠滤波器。INN和INP一般会以差分的形式出来，单端信号出现可能性比较低。当需要接入单端输入信号时，将输入信号INN或输入信号INP其中一端接入共模电平Vcom，以达到与双端输入同样的电压钳位效果。
在过采样ADC中，当首级积分器中没有加钳位电路时，过幅值输出波形如图3所示，因为在ADC多级积分调制系统中，输出幅值在不停的加减。这种额外的加减制造出的波形会严重影响后级调制器的工作，最终导致得到错误的ADC转换结果。
当钳位电路加入到首级积分器当中，过幅值输出波形图就会以图4的方式实现。输出波形在高于幅值要求的范围内会被削波，虽然这会导致一定的信号信息丢失，但是在过采样ADC算法和功能上可以得到一定的补偿。
在首级积分器中加入钳位电路，保证了信号最大值在限制的范围内。虽然信号在波峰和波谷附近的质量受到了影响但是保证了ADC整个系统的稳定。

Claims (3)

1.一种首级积分器电压钳位电路，其特征在于，在高阶过采样调制器的第一级放入一个钳位电路，所述钳位电路包括放大器A1，输入幅值检测器C1、输入幅值检测器C2，上拉控制P型MOS晶体管P1、P型MOS晶体管P2，下拉控制N型MOS晶体管N1、N型MOS晶体管N2，上拉电阻R1、上拉电阻R2，下拉电阻R3、下拉电阻R4，两个反相器；
其中，输入幅值检测器C1的输入端和放大器A1的输入端相连，输入端输入信号INN，输入幅值检测器C2的输入端和放大器A1的另一个输入端相连，输入端输入信号INP；输入幅值检测器C1的输出端连接P型MOS晶体管P1的栅端，同时通过一个反相器与N型MOS晶体管N2的栅端相连，输入幅值检测器C2的输出端连接N型MOS晶体管N1的栅端，同时通过另一个反相器与P型MOS晶体管P2的栅端相连；P型MOS晶体管P1和P型MOS晶体管P2的源端连接VDD， N型MOS晶体管N1和N型MOS晶体管N2的源端连接地电位；上拉电阻R1的一端连接P型MOS晶体管P1的漏端，另一端连接放大器A1的输出端OUTN，上拉电阻R2的一端连接P型MOS晶体管P2的漏端，另一端连接放大器A1的输出端OUTP；下拉电阻R3的一端连接N型MOS晶体管N1的漏端，另一端连接放大器A1的输出端OUTN，下拉电阻R4的一端连接N型MOS晶体管N2的漏端，另一端连接放大器A1的输出端OUTP；
其中幅值检测电路是由比较器构成，当输入信号INN的电压小于阈值电压时输入幅值检测器C1输出高电平，当输入信号INN的电压大于阈值电压时输入幅值检测器C1输出低电平；当输入信号INP的电压小于阈值电压时输入幅值检测器C2输出低电平，当输入信号INP的电压大于阈值电压时输入幅值检测器C2输出高电平。
2.根据权利要求1所述的首级积分器电压钳位电路，其特征在于，输入幅值检测器C1和输入幅值检测器C2会独立监控差分输入信号INN和输入信号INP，并独立控制输出端OUTP和输出端OUTN的输出电压大小。
3.根据权利要求2所述的首级积分器电压钳位电路，其特征在于，当需要接入单端输入信号时，将输入信号INN或输入信号INP其中一端接入共模电平Vcom，以达到与双端输入同样的电压钳位效果。
CN202310917804.7A 2023-07-25 2023-07-25 一种首级积分器电压钳位电路 Active CN116633328B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310917804.7A CN116633328B (zh) 2023-07-25 2023-07-25 一种首级积分器电压钳位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310917804.7A CN116633328B (zh) 2023-07-25 2023-07-25 一种首级积分器电压钳位电路

Publications (2)

Publication Number Publication Date
CN116633328A CN116633328A (zh) 2023-08-22
CN116633328B true CN116633328B (zh) 2023-09-19

Family

ID=87610271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310917804.7A Active CN116633328B (zh) 2023-07-25 2023-07-25 一种首级积分器电压钳位电路

Country Status (1)

Country Link
CN (1) CN116633328B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007133099A (ja) * 2005-11-09 2007-05-31 Canon Inc カートリッジ有無検知装置および制御方法
CN101552841A (zh) * 2008-03-31 2009-10-07 恩益禧电子股份有限公司 输出放大电路及使用该电路的显示装置的数据驱动器
JP2009295253A (ja) * 2008-06-06 2009-12-17 Sony Corp オフセット補正回路、オフセット補正方法及び記録再生装置
CN103165176A (zh) * 2011-12-08 2013-06-19 爱思开海力士有限公司 半导体器件及其操作方法
CN110380721A (zh) * 2019-08-15 2019-10-25 珠海智融科技有限公司 一种USB Type-C的CC引脚电路
CN111800141A (zh) * 2019-04-05 2020-10-20 英飞凌科技股份有限公司 使用模数转换器的输入进行模式控制的系统和方法
CN114400039A (zh) * 2022-01-14 2022-04-26 成都博尔微晶科技有限公司 一种具有迟滞特性的电压监测电路
CN115951770A (zh) * 2023-02-24 2023-04-11 北京鸿智电通科技有限公司 Type C唤醒电路、快充装置、主机和电源适配器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4141865B2 (ja) * 2003-03-11 2008-08-27 株式会社ルネサステクノロジ モジュレータ
US8868893B2 (en) * 2011-12-13 2014-10-21 Active-Semi, Inc. Multi-mode power manager for power management integrated circuit
US20230110804A1 (en) * 2021-09-29 2023-04-13 Skyworks Solutions, Inc. Low voltage system for audio amplifiers

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007133099A (ja) * 2005-11-09 2007-05-31 Canon Inc カートリッジ有無検知装置および制御方法
CN101552841A (zh) * 2008-03-31 2009-10-07 恩益禧电子股份有限公司 输出放大电路及使用该电路的显示装置的数据驱动器
JP2009295253A (ja) * 2008-06-06 2009-12-17 Sony Corp オフセット補正回路、オフセット補正方法及び記録再生装置
CN103165176A (zh) * 2011-12-08 2013-06-19 爱思开海力士有限公司 半导体器件及其操作方法
CN111800141A (zh) * 2019-04-05 2020-10-20 英飞凌科技股份有限公司 使用模数转换器的输入进行模式控制的系统和方法
CN110380721A (zh) * 2019-08-15 2019-10-25 珠海智融科技有限公司 一种USB Type-C的CC引脚电路
CN114400039A (zh) * 2022-01-14 2022-04-26 成都博尔微晶科技有限公司 一种具有迟滞特性的电压监测电路
CN115951770A (zh) * 2023-02-24 2023-04-11 北京鸿智电通科技有限公司 Type C唤醒电路、快充装置、主机和电源适配器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A CMOS Peak Detect and Hold Circuit With Auto-Adjust Charging Current for NS-Scale Pulse ToF Lidar Application;Hao Zheng等;IEEE Transactions on Circuits and Systems I: Regular Papers;第67卷(第12期);4409 - 4419 *
一款16位模数转换器的设计;李大刚;中国优秀硕士学位论文全文数据库 信息科技辑(第3期);I135-311 *
可穿戴式多功能生理信号采集系统设计与开发;谢宏;王延娇;姚楠;王光明;;电子设计工程(第24期);65-167 *

Also Published As

Publication number Publication date
CN116633328A (zh) 2023-08-22

Similar Documents

Publication Publication Date Title
US7612700B2 (en) Pipeline type A/D converter apparatus provided with precharge circuit for precharging sampling capacitor
US7564391B2 (en) Sigma delta modulator summing input, reference voltage, and feedback
CN109120243B (zh) 时钟驱动电路
CN111262586B (zh) 一种二阶噪声整形逐次逼近模数转换器
US20180343013A1 (en) Sigma delta modulator, integrated circuit and method therefor
CN102045044B (zh) 一种比较器和模数转换器
CN109412593B (zh) 一种部分分裂流水线逐次逼近型adc数字电路
CN111446966A (zh) 一种应用于sar adc的单相时钟高速低功耗动态比较器
CN115333515A (zh) 一种低回踢噪声的动态比较器
Hu et al. A 2.87 μW 1kHz-BW 94.0 dB-SNDR 2-0 MASH ADC using FIA with dynamic-body-biasing assisted CLS technique
CN113949368A (zh) 电压比较器电路
US9013344B2 (en) High speed dynamic comparator
CN116633328B (zh) 一种首级积分器电压钳位电路
US11716091B2 (en) Multi-bit resolution sub-pipeline structure for measuring jump magnitude of transmission curve
CN209134390U (zh) 一种动态比较器电路
TWI660592B (zh) 類比數位轉換器
CN113067557B (zh) 一种带电平转换的高速全差分比较器电路
Runge et al. A 0.9 V 45MS/s CT ΔΣ Modulator with 94dB SFDR and 25.6 fJ/conv. enabled by a Digital Static and ISI Calibration in 22 FDSOI CMOS
CN111711452A (zh) 一种有源-无源噪声整形逐次逼近adc
US20230163777A1 (en) Comparator and analog to digital converter
CN108199700B (zh) 一种高精度的比较器电路
CN218335985U (zh) 低失调电压预放大锁存比较器及σ-δadc
CN110311683B (zh) 一种基于VCO量化器的Sigma-Delta调制器
US11967967B2 (en) Signal shaping for compensation of metastable errors
CN112398475A (zh) 具有CDS功能的Cyclic ADC结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant