CN116568045A - 一种三维双向自选通存储器件及其制备方法 - Google Patents
一种三维双向自选通存储器件及其制备方法 Download PDFInfo
- Publication number
- CN116568045A CN116568045A CN202310454090.0A CN202310454090A CN116568045A CN 116568045 A CN116568045 A CN 116568045A CN 202310454090 A CN202310454090 A CN 202310454090A CN 116568045 A CN116568045 A CN 116568045A
- Authority
- CN
- China
- Prior art keywords
- shaped
- layer
- strip
- bidirectional
- gating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 111
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 230000015654 memory Effects 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 238000009413 insulation Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 48
- 238000003860 storage Methods 0.000 claims description 25
- 239000004020 conductor Substances 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 6
- 239000012782 phase change material Substances 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 239000010439 graphite Substances 0.000 claims description 3
- 229910002804 graphite Inorganic materials 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000011232 storage material Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910001092 metal group alloy Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910005872 GeSb Inorganic materials 0.000 description 2
- 229910000618 GeSbTe Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- -1 al 2 O 3 Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005485 electric heating Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/10—Phase change RAM [PCRAM, PRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种三维双向自选通存储器件及其制备方法。该存储器件包括：基板、条状第一堆叠结构、条状第二堆叠结构、环形双向选通单元层、电绝缘层和柱状电极；所述条状第一堆叠结构包括交替叠置的第一绝缘层和第一平面电极层，所述条状第二堆叠结构包括交替叠置的第二绝缘层和第二平面电极层，所述环形双向选通单元层位于所述条状第一堆叠结构与所述条状第二堆叠结构之间；所述电绝缘层填充于所述条状第一堆叠结构、所述条状第二堆叠结构以及所述环形双向选通单元层之间；所述柱状电极位于所述环形双向选通单元层内侧。本发明相比于传统垂直型的三维存储器结构，条状平面电极与柱状电极相交，存储密度翻倍，制造成本低。
Description
技术领域
本发明属于微电子器件及存储器技术领域，特别涉及一种三维双向自选通存储器件及其制备方法。
背景技术
传统的存储器的性能随着技术节点的缩小而不断恶化，无法适应未来数据快速发展的需求，而三维堆叠的存储器结构能够有效地提高存储密度，是未来存储技术发展的主要方向。同时，业界致力于研发可以替代DRAM和Flash的新型非易失存储器。三维相变存储器具有非易失性、高稳定性、易微缩及工艺兼容等特点，有望成为下一代主流存储器之一。传统三维相变存储器由一个选通管和一个电阻(1S1R)组成，制造成本高(Kau D C,Tang S,Karpov I V,et al.A stackable cross point phase change memory[C].2009IEEEInternational Electron Devices Meeting(IEDM).IEEE,2009:1-4.)。双向自选通存储器仅需要一个选通管通过施加双向操作实现数据的存储，制造成本低。传统的垂直阵列结构，每个平面电极(字线)和每条垂直电极(位线)仅有一次欧姆接触，形成了一个存储单元，存储密度为4F2/n(Chen P Y,Li Z,Yu S.Design tradeoffs of vertical RRAM-based 3-Dcross-point array[J].IEEE Transactions on Very Large Scale Integration(VLSI)Systems,2016,24(12):3460-3467.)。
发明内容
本发明所要解决的技术问题是提供一种三维双向自选通存储器件及其制备方法，以填补现有技术的空白。
本发明提供一种三维双向自选通存储器件，包括基板、条状第一堆叠结构、条状第二堆叠结构、环形双向选通单元层、电绝缘层和柱状电极；
所述条状第一堆叠结构包括交替叠置的第一绝缘层和第一平面电极层，所述第一平面电极层设在所述第一绝缘层上方，所述第一绝缘层位于所述基板表面；
所述条状第二堆叠结构包括交替叠置的第二绝缘层和第二平面电极层，所述第二平面电极层设在所述第二绝缘层上方，所述第二绝缘层位于所述基板表面，所述条状第二堆叠结构与所述条状第一堆叠结构平行间隔排布；
所述环形双向选通单元层位于所述条状第一堆叠结构与所述条状第二堆叠结构之间，所述环形双向选通单元层与所述第一平面电极层、所述第二平面电极层相接触；
所述电绝缘层填充于所述条状第一堆叠结构、所述条状第二堆叠结构以及所述环形双向选通单元层之间，用于实现水平方向的电热隔离；
所述柱状电极位于所述环形双向选通单元层内侧，所述柱状电极与所述环形双向选通层部分分别形成双向选通存储单元；所述双向选通存储单元通过正反两个方向的写操作实现存储，存储比特数≥2。
优选地，所述基板可以是本领域中已知的任何半导体基板，诸如单晶硅基板、四四族化合物基板、三五族化合物基板、二六族化合物基板等；也可以是在上述的基板表面的外延层；还可以是任何其它半导体材料或非半导体材料构成的基板，诸如氧化硅基板、玻璃基板、塑料基板、金属基板或陶瓷基板。
优选地，所述第一平面电极层和第二平面电极层可以由金属(如钨、铜、铂、铝等)、金属合金、金属硅化物、或高掺杂的半导体(如多晶硅)等的任何合适的导电材料制成，且所述第一平面电极层和所述第二平面电极层的材料可以相同也可以不同。
优选地，所述第一绝缘层和第二绝缘层可以由包括氧化物(例如，氧化硅、Al2O3、HfO2等)、氮化硅及氮氧化硅等在内的任何合适的绝缘材料制成，且所述第一绝缘层和所述第二绝缘层的材料可以相同也可以不同。
优选地，所述条状第一堆叠结构个数为至少一个；所述条状第二堆叠结构个数为至少一个；环形双向选通单元层个数为至少一个；所述条状第一堆叠结构和所述条状第二堆叠结构于垂直基板方向上的结构相同。
优选地，所述条状第一堆叠结构和所述条状第二堆叠结构均为两个或多个，且所述条状第二堆叠结构与所述条状第一堆叠结构呈平行等间距交替排布。
优选地，所述环形双向选通单元层为两个或多个，且所述环形双向选通单元层沿所述条状第一堆叠结构和所述条状第二堆叠结构长度方向呈间距排布。
优选地，所述条状第一堆叠结构的每一层的所述第一绝缘层和所述第一平面电极层形成第一存储层，条状第二堆叠结构的每一层的所述第二绝缘层和所述第二平面电极层形成第二存储层，所述第一存储层和所述第二存储层的层数都为n，其中，n≥2的正整数。
优选地，相邻的所述条状第一堆叠结构与所述条状第二堆叠结构之间的距离、所述第一平面电极层的宽度、所述第二平面电极层的宽度及沿所述条状第一堆叠结构与所述条状第二堆叠结构长度方向上相邻所述环形双向选通单元层的间距相同，记为F。
优选地，所述环形双向选通单元层的横截面形状为圆形环，其中，所述圆形环的直径大于F且小于1.5F；存储密度为2F2/n，其中，n为所述存储层层数。
优选地，所述条状第一堆叠结构和所述条状第二堆叠结构中所述存储层数相同的所述平面电极层位于同一水平面上，即所述条状第一堆叠结构和所述条状第二堆叠结构于垂直基板方向上的结构相同，并且水平相邻的所述双向选通存储单元距离为F。
优选地，相邻的所述第一平面电极层和所述第二平面电极层位于不同水平面上。
优选地，同一条状堆叠结构中沿垂直于所述基板方向上相邻的所述平面电极层的垂直距离记为T，沿垂直于所述基板方向上相邻的所述第一平面电极层与所述第二平面电极层的间距为T/2，并且水平相邻的所述双向选通存储单元距离为其中，tm为所述平面电极层厚度。
优选地，所述环形双向选通单元层包括：环形底电极层、环形顶电极层以及所述环形底电极层和所述环形顶电极层之间的环形存储单元层。
优选地，所述环形底电极层和环形顶电极层可以由金属(如钨、铜、铂、铝等)、金属合金、金属硅化物、或高掺杂的半导体(如多晶硅)等的任何合适的导电材料制成。
优选地，所述环形存储单元层为双向选通材料、双向选通材料和存储材料组成的1S1R存储单元结构中的一种。
优选地，所述双向选通材料为进行双向操作的选通材料。
优选地，所述存储材料为多晶硅材料、金属氧化物材料、石墨开关电阻材料、相变材料、阻变材料、磁变材料中的一种或几种。
更优选地，所述双向选通材料为硫系材料(例如，Te、As-Se-Ge-Si、InTex、GeTex、GaTex、AsTex、SnTex、SbTex)；所述存储材料为相变材料(例如，(Ge1Sb2Te4)1-x、(Sn1Bi2Te4)x、SeSbTe、GeTeBi、GeSb(CuAg)、KSb5S8、GeTeAs、C-GeSbTe、AsSbTe、InTex、GeTex、GaTex、AsTex、SnTex、SbTex)。
本发明还提供一种三维双向自选通存储器件的制备方法，包括以下步骤：
(S1)于所述基板表面先形成绝缘层，然后在所述绝缘层上形成平面电极层，重复步骤形成绝缘层和平面电极层交替堆叠的条状堆叠结构；
(S2)于所述条状堆叠结构之间填充绝缘材料形成电绝缘层，用于实现水平方向上的电热隔离；
(S3)于所述条状堆叠结构之间形成环形双向选通单元层，且所述环形双向选通单元层与所述平面电极层相接触；
(S4)于所述环形双向选通单元层内侧区域填充满导电材料以形成柱状电极，所述柱状电极与所述平面电极层之间的所述环形双向选通层部分形成双向自选通存储单元。
优选地，所述步骤(S1)中在所述绝缘层上形成平面电极层为：在所述绝缘层上沉积一层导电材料作为平面电极层。
优选地，所述步骤(S1)中重复步骤形成绝缘层和平面电极层交替堆叠的条状堆叠结构为：重复制备绝缘层和沉积电极材料的操作，得到所述绝缘层和所述平面电极层交替堆叠的所述三维堆叠结构，刻蚀得到的三维堆叠结构，形成贯穿所述绝缘层和所述平面电极层的沟槽结构以及若干个等间距的所述条状堆叠结构。
优选地，所述步骤(S3)中于所述条状堆叠结构之间形成环形双向选通单元层为：通过光刻和刻蚀工艺形成若干个等间距均匀分布的、贯穿绝缘材料的深孔，深孔暴露了所述绝缘层和所述平面电极层；通过沉积，由外向内依次在深孔侧壁形成环形底电极层、环形存储单元层以及环形顶电极层，从而形成环形双向选通单元层。
有益效果
双向自选通存储器仅需要一个选通管通过施加双向操作实现数据的存储，制造成本低。本发明提出了一种新型的阵列结构，每个平面电极(字线)和每条垂直电极(位线)有两次欧姆接触，形成了两个存储单元，存储密度为2F2/n。本发明进一步结合了双向自选通存储器和新型的阵列结构，存储密度是传统技术的两倍，且制造成本低。
附图说明
图1为本发明实施例中第一堆叠结构与第二堆叠结构位于同一水平面的三维双向自选通存储器件结构图。
图2为本发明实施例中三维双向自选通存储器件阵列结构俯视图。
图3为本发明实施例中所述第一堆叠结构与所述第二堆叠结构位于不同一水平面的三维双向自选通存储器件第二阵列结构图。
图4为本发明实施例中三维双向自选通存储器件制备流程图。
图5为本发明实施例中在衬底上依次沉积电极层和绝缘层后的示意图。
图6为本发明实施例中刻蚀得到的条状堆叠结构示意图。
图7为本发明实施例中在沟槽中填充绝缘材料后的示意图。
图8为本发明实施例中在刻蚀的深孔侧壁上依次形成环形底电极层、环形双向自选通存储层以及环形顶电极层的示意图。
图9为本发明实施例中填充电极材料以形成柱状电极的示意图。
上述图片中数字标记说明如下：
10 基板，
11 第一堆叠结构，
1121、1122、1123、1124 第一绝缘层，
1111、1112、1113 第一平面电极层，
12 第二堆叠结构，
1221、1222、1223、1224 第二绝缘层，
1211、1212、1213 第二平面电极层，
13 环形双向选通单元层，
1311 环形底电极层，
1312 环形存储单元层，
1313 环形顶电极层，
14 电绝缘层，
15 柱状电极，
16 双向选通存储单元，
1711、1712、1713、1714 绝缘层，
1721、1722、1723 平面电极层，
18 沟槽，
19 三维堆叠结构，
20 条状三维堆叠结构。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明的实施例涉及三维双向自选通存储器及其制备方法，本发明未尽事宜为公知技术。
实施例1
如图1所示，本实施例提供一种三维双向自选通存储器件，包括：
基板10；
至少一个条状第一堆叠结构11，该条状第一堆叠结构11包括交替叠置的第一绝缘层1121、1122、1123、1124和第一平面电极层1111、1112、1113，第一平面电极层设在第一绝缘层上方，第一绝缘层1121位于板10表面；
至少一个条状第二堆叠结构12，该条状第二堆叠结构12包括交替叠置的第二绝缘层1221、1222、1223、1224和第二平面电极层1211、1212、1213，第二平面电极层设在第二绝缘层上方，第二绝缘层1221位于基板10表面，其中，条状第二堆叠结构12与所述条状第一堆叠结构11平行间隔排布；
至少一个环形双向选通单元层13，位于条状第一堆叠结构11与条状第二堆叠结构12之间，环形双向选通单元层13与第一平面电极层1111、1112、1113、第二平面电极层1211、1212、1213相接触；
电绝缘层14，填充于条状第一堆叠结构11、条状第二堆叠结构12以及环形双向选通单元层13之间，用于实现水平方向的电热隔离。
柱状电极15，位于环形双向选通单元层13内侧，柱状电极15与各第一平面电极层1111、1112、1113、各第二平面电极层1211、1212、1213之间的环形双向选通层13部分分别形成双向选通存储单元16。
双向选通存储单元16，通过正反两个方向的写操作实现存储，存储比特数≥2。
具体的，所述基板10可以是本领域中已知的任何半导体基板，诸如单晶硅基板、四四族化合物基板、三五族化合物基板、二六族化合物基板等；也可以是在上述的基板表面的外延层；还可以是任何其它半导体材料或非半导体材料构成的基板，诸如氧化硅基板、玻璃基板、塑料基板、金属基板或陶瓷基板。
作为示例，一层第一绝缘层1121、1122、1123、1124和一层第一平面电极层1111、1112、1113形成一层第一存储层111、112、113；一层第二绝缘层1221、1222、1223、1224和一层第二平面电极层1211、1212、1213形成一层第二存储层121、122、123，且第一存储层111、112、113和第二存储层121、122、123的层数都为n，其中，n≥2的正整数。
具体的，第一平面电极层1111、1112、1113和第二平面电极层1211、1212、1213可以由金属(如钨、铜、铂、铝等)、金属合金、金属硅化物、或高掺杂的半导体(如多晶硅)等的任何合适的导电材料制成，且一平面电极层1111、1112、1113和所述第二平面电极层1211、1212、1213的材料可以相同也可以不同。
具体的，第一绝缘层和第二绝缘层可以由包括氧化物(例如，氧化硅、Al2O3、HfO2等)、氮化硅及氮氧化硅等在内的任何合适的绝缘材料制成，且所述第一绝缘层1121、1122、1123、1124和所述第二绝缘层1221、1222、1223、1224的材料可以相同也可以不同。
需要说明的是，在本实施例中，第一堆叠结构11包含三层第一平面电极层1111、1112、1113以及四层第一绝缘层1121、1122、1123、1124；第二堆叠结构12包含三层第二平面电极层1211、1212、1213以及四层第二绝缘层1221、1222、1223、1224，第一、第二绝缘层和平面电极层的层数根据实际需求设置，不以此实施例为限。
作为示例，同一堆叠结构中沿垂直于基板10方向上相邻的所述平面电极层的间距为T。
具体的，在本实施例中，条状第一堆叠结构11中相邻的的第一平面电极层1111、1112、1113的间距为T；条状第二堆叠结构12中相邻的的所述第二平面电极层1211、1212、1213的间距为T。
作为示例，条状第一堆叠结构11和条状第二堆叠结构12均为两个或多个，且条状第二堆叠结构12与条状第一堆叠结构11呈等间距交替排布；环形双向选通单元层13为两个或多个，且环形双向选通单元层13沿所述条状堆叠结构长度方向呈间距排布。
需要说明的是，在本实施例中，条状第一堆叠结构11和条状第二堆叠结构12都为两个，条状第一堆叠结构11和条状第二堆叠结构12的数量不以此实施例为限，可以根据实际需求设置。
具体的，在本实施例中，若干个环形双向选通单元层13呈均匀间隔排布，且环形双向选通单元层13呈对称分布于第一堆叠结构11和所述第二堆叠结构12之间，其中，环形双向选通单元层13与第一堆叠结构11和第二堆叠结构12均有交叉，并延伸位于基板10表面。
作为示例，相邻的条状第一堆叠结构11与条状第二堆叠结构12之间的距离、第一平面电极层1111、1112、1113的宽度、第二平面电极层1211、1212、1213的宽度及沿条状堆叠结构11、12长度方向上相邻环形双向选通单元层13的间距均为F，其中，F为特征尺寸，如图2所示。
具体的，在本实施例中，特征尺寸优选为50纳米，该特征尺寸可为10至200纳米，具体大小不以此为限，可以根据实际需求设置。
作为示例，环形双向选通单元层13的横截面形状为圆形环，其中，所述圆形环的直径大于F且小于1.5F。
具体的，在其他实施例中，环形非易失材料层13的横截面形状也可以为多边形环、椭圆形环或者不规则结构，在此不做具体限制。
作为示例，环形双向选通单元层13包括：环形底电极层1311、环形存储单元层1312以及环形顶电极层1313。
具体的，环形底电极层1311和环形顶电极层1313可以由金属(如钨、铜、铂、铝等)、金属合金、金属硅化物、或高掺杂的半导体(如多晶硅)等的任何合适的导电材料制成。
作为示例，环形存储单元层1312为双向选通材料13121或双向选通材料和存储材料组成的1S1R存储单元结构13122中的一种。
作为示例，双向选通材料为可以进行双向操作的选通材料。
作为示例，存储材料13122为多晶硅材料、金属氧化物材料、石墨开关电阻材料、相变材料、阻变材料或磁变材料中的至少一种。
具体的，所述双向选通材料13121为硫系材料(例如，Te、As-Se-Ge-Si、InTex、GeTex、GaTex、AsTex、SnTex、SbTex)；所述存储材料为相变材料(例如，(Ge1Sb2Te4)1-x、(Sn1Bi2Te4)x、SeSbTe、GeTeBi、GeSb(CuAg)、KSb5S8、GeTeAs、C-GeSbTe、AsSbTe、InTex、GeTex、GaTex、AsTex、SnTex、SbTex)。
作为示例，所述三维双向自选通存储器件的存储密度为2F2/n，其中，n为所述存储层层数(n优选为64-1024层，进一步优选为128-512层)，F为所述特征尺寸。
作为示例，环形双向选通单元16通过双向操作实现存储。
具体的，在本实施例操作过程中，电流从所述柱状电极15经由环形双向选通单元层13流向第一平面电极层1111、1112、1113或第二平面电极层1211、1212、1213的方向为正操作方向，电流从第一平面电极层1111、1112、1113或第二平面电极层1211、1212、1213经由环形双向选通单元层13流向柱状电极15的方向为负操作方向；或电流从柱状电极15经由环形双向选通单元层13流向第一平面电极层1111、1112、1113或第二平面电极层1211、1212、1213的方向为负操作方向，电流从所述第一平面电极层1111、1112、1113或第二平面电极层1211、1212、1213经由所述环形双向选通单元层13流向所述柱状电极15的方向为正操作方向，形双向选通单元16通过不同操作方向实现存储数据0和1的存储。
作为示例，条状第一堆叠结构11和条状第二堆叠结构12中存储层数相同的平面电极层位于同一水平面上，即条状第一堆叠结构11和条状第二堆叠结构12于垂直基板10方向上的结构相同；并且水平相邻的所述双向选通存储单元16距离为F。
具体的，在本实施例中，条状第一堆叠结构11包含所述第一存储层111、112、113，第一存储层111、112、113中包含第一平面电极层1111、1112、1113，条状第二堆叠结构12包含所述第二存储层121、122、123，第二存储层121、122、123中包含所述第二平面电极层1211、1212、1213，其中，存储层数相同的所述第一平面电极层如1111与所述第一平面电极层如1211位于同一水平面上。
作为示例，还包括相邻的所述第一平面电极层1111、1112、1113和所述第二平面电极层1211、1212、1213位于不同水平面上，如图3所示。
具体的，所述第一平面电极层例如1111与所述第二平面电极层1211或1212位于不同水平面上。
作为示例，沿垂直于所述基板10方向上相邻的所述第一平面电极层1111、1112、1113与所述第二平面电极层1211、1212、1213的间距为T/2，其中，T为同一所述条状堆叠结构中相邻的所述平面电极层之间的垂直距离；并且水平相邻的所述双向选通存储单元16距离为其中，tm为所述平面电极层厚度。
本实施例还提供一种三维双向自选通存储器件的其制备方法，包括以下步骤，如图4所示：
(S1)于所述基板10表面形成绝缘层1711、1712、1713、1714和平面电极层1721、1722、1723交替堆叠的条状堆叠结构20，如图6所示。
(S2)于所述条状堆叠结构20之间填充绝缘材料形成电绝缘层14，用于实现水平方向上的电热隔离，如图7所示。
(S3)于条状堆叠结构20之间形成至少一个环形双向选通单元层13，如图8所示，且所述环形双向选通单元层13与所述平面电极层1111、1112、1113或1211、1212、1213相接触。
(S4)于环形双向选通单元层13内侧区域填充满导电材料以形成柱状电极15，如图9所示，所述柱状电极15与所述平面电极层之间的所述环形双向选通层13部分形成双向选通存储单元16。
作为示例，步骤S1中形成的条状堆叠结构20包括条状第一堆叠结构11和条状第二堆叠结构12，条状第一堆叠结构11和条状第二堆叠结构12于垂直基板10方向上的结构相同。
作为示例，步骤S1中形成的所述条状堆叠结构20为两个或多个，且各个所述条状堆叠结构20呈平行等间距排布。
作为示例，形成若干个等间距排布的所述条状堆叠结构20的方法包括以下步骤：
(S1-1)于所述基板表面制备一整层所述绝缘层1711，然后在所述绝缘层1711上沉积一整层导电材料1721作为所述平面电极层。
(S1-2)重复S1-1中制备绝缘层和沉积电极材料的操作，得到所述绝缘层1711、1712、1713、1714和所述平面电极层1721、1722、1723交替堆叠的所述三维堆叠结构19，如图5所示。
(S1-3)刻蚀步骤S1-2得到的所述三维堆叠结构19，形成贯穿所述绝缘层1711、1712、1713、1714和所述平面电极层1721、1722、1723的沟槽结构18以及若干个等间距的所述条状堆叠结构20，如图6所示。
具体的，于所述基板10表面形成所述绝缘层1711、1712、1713、1714和平面电极层1721、1722、1723的方法包括但不限于电镀、化学气相沉积、物理气相沉积或原子层沉积等沉积工艺。
具体的，在本实施例中，通过光刻和刻蚀的工艺形成沟槽结构18，其中，沟槽结构18暴露出了所述绝缘层1711、1712、1713、1714及平面电极层1721、1722、1723的垂直于基板10的侧面。
作为示例，形成若干个所述环形双向选通单元层13的方法包括以下步骤：
(S3-1)通过光刻和刻蚀工艺形成若干个等间距均匀分布的、贯穿绝缘材料的深孔，深孔暴露了绝缘层1711、1712、1713、1714和平面电极层1721、1722、1723。
(S3-2)通过沉积，由外向内依次在深孔侧壁形成所述环形底电极层1311、所述环形存储单元层1312以及所述环形顶电极层1313。
具体的，于深孔侧壁形成环形底电极层1311、环形存储单元层1312及环形顶电极层1313的方法包括但不限于电镀、化学气相沉积、物理气相沉积或原子层沉积等沉积工艺。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种三维双向自选通存储器件，其特征在于，包括基板、条状第一堆叠结构、条状第二堆叠结构、环形双向选通单元层、电绝缘层和柱状电极；
所述条状第一堆叠结构包括交替叠置的第一绝缘层和第一平面电极层，所述第一平面电极层设在所述第一绝缘层上方，所述第一绝缘层位于所述基板表面；
所述条状第二堆叠结构包括交替叠置的第二绝缘层和第二平面电极层，所述第二平面电极层设在所述第二绝缘层上方，所述第二绝缘层位于所述基板表面，所述条状第二堆叠结构与所述条状第一堆叠结构平行间隔排布；
所述环形双向选通单元层位于所述条状第一堆叠结构与所述条状第二堆叠结构之间，所述环形双向选通单元层与所述第一平面电极层、所述第二平面电极层相接触；
所述电绝缘层填充于所述条状第一堆叠结构、所述条状第二堆叠结构以及所述环形双向选通单元层之间；
所述柱状电极位于所述环形双向选通单元层内侧，所述柱状电极与所述环形双向选通层部分分别形成双向选通存储单元；所述双向选通存储单元通过正反两个方向的写操作实现存储，存储比特数≥2。
2.根据权利要求1所述的三维双向自选通存储器件，其特征在于，所述条状第一堆叠结构个数为至少一个；所述条状第二堆叠结构个数为至少一个；环形双向选通单元层个数为至少一个；所述条状第一堆叠结构和所述条状第二堆叠结构于垂直基板方向上的结构相同。
3.根据权利要求2所述的三维双向自选通存储器件，其特征在于，所述条状第一堆叠结构和所述条状第二堆叠结构均为两个或多个，且所述条状第二堆叠结构与所述条状第一堆叠结构呈平行等间距交替排布；所述环形双向选通单元层为两个或多个，且所述环形双向选通单元层沿所述条状第一堆叠结构和所述条状第二堆叠结构长度方向呈间距排布。
4.根据权利要求1所述的三维双向自选通存储器件，其特征在于，所述条状第一堆叠结构的每一层的所述第一绝缘层和所述第一平面电极层形成第一存储层，条状第二堆叠结构的每一层的所述第二绝缘层和所述第二平面电极层形成第二存储层，所述第一存储层和所述第二存储层的层数都为n，其中，n≥2的正整数。
5.根据权利要求1所述的三维双向自选通存储器件，其特征在于，相邻的所述条状第一堆叠结构与所述条状第二堆叠结构之间的距离、所述第一平面电极层的宽度、所述第二平面电极层的宽度及沿所述条状第一堆叠结构与所述条状第二堆叠结构长度方向上相邻所述环形双向选通单元层的间距相同，记为F，F为10至200纳米。
6.根据权利要求5所述的三维双向自选通存储器件，其特征在于，所述环形双向选通单元层的横截面形状为圆形环，其中，所述圆形环的直径大于F且小于1.5F；存储密度为2F2/n，其中，n为所述存储层层数；所述条状第一堆叠结构和所述条状第二堆叠结构中所述存储层数相同的所述平面电极层位于同一水平面上，即所述条状第一堆叠结构和所述条状第二堆叠结构于垂直基板方向上的结构相同，并且水平相邻的所述双向选通存储单元距离为F。
7.根据权利要求1所述的三维双向自选通存储器件，其特征在于，所述环形双向选通单元层包括：环形底电极层、环形顶电极层以及所述环形底电极层和所述环形顶电极层之间的环形存储单元层。
8.根据权利要求7所述的三维双向自选通存储器件，其特征在于，所述环形存储单元层为双向选通材料、双向选通材料和存储材料组成的1S1R存储单元结构中的一种；所述双向选通材料为进行双向操作的选通材料；所述存储材料为多晶硅材料、金属氧化物材料、石墨开关电阻材料、相变材料、阻变材料、磁变材料中的一种或几种。
9.根据权利要求1所述的三维双向自选通存储器件，其特征在于，相邻的所述第一平面电极层和所述第二平面电极层位于不同水平面上。
10.一种如权利要求1-9任一项所述的三维双向自选通存储器件的制备方法，包括以下步骤：(S1)于所述基板表面先形成绝缘层，然后在所述绝缘层上形成平面电极层，重复步骤形成绝缘层和平面电极层交替堆叠的条状堆叠结构；
(S2)于所述条状堆叠结构之间填充绝缘材料形成电绝缘层；
(S3)于所述条状堆叠结构之间形成环形双向选通单元层，且所述环形双向选通单元层与所述平面电极层相接触；
(S4)于所述环形双向选通单元层内侧区域填充满导电材料以形成柱状电极，所述柱状电极与所述平面电极层之间的所述环形双向选通层部分形成双向自选通存储单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310454090.0A CN116568045A (zh) | 2023-04-25 | 2023-04-25 | 一种三维双向自选通存储器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310454090.0A CN116568045A (zh) | 2023-04-25 | 2023-04-25 | 一种三维双向自选通存储器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116568045A true CN116568045A (zh) | 2023-08-08 |
Family
ID=87490885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310454090.0A Pending CN116568045A (zh) | 2023-04-25 | 2023-04-25 | 一种三维双向自选通存储器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116568045A (zh) |
-
2023
- 2023-04-25 CN CN202310454090.0A patent/CN116568045A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113196491B (zh) | 三维存储器阵列及其处理方法 | |
| US9659997B2 (en) | Replacement materials processes for forming cross point memory | |
| TWI520272B (zh) | 三維記憶體陣列架構 | |
| CN110707209B (zh) | 一种三维堆叠相变存储器及其制备方法 | |
| CN100530595C (zh) | 包括作为存储节点的电阻变化层的存储器件的制造方法 | |
| US9837472B2 (en) | Method for forming PCM and RRAM 3-D memory cells | |
| CN108028223A (zh) | 包含垂直共享位线的多层级三维存储器器件 | |
| CN106910743B (zh) | 三维非易失性存储器件及其制造方法 | |
| US11043537B2 (en) | Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same | |
| CN111146339B (zh) | 一种相变存储器单元及其制备方法 | |
| CN108807667B (zh) | 一种三维堆叠存储器及其制备方法 | |
| CN111029362B (zh) | 一种高密度的相变存储器三维集成电路结构的制备方法 | |
| KR102532156B1 (ko) | 제한된 전류 경로들을 포함하는 3차원 메모리 디바이스 및 그 제조 방법들 | |
| CN112768491A (zh) | 一种三维存储器及三维存储器的形成方法 | |
| US20200075850A1 (en) | Variable resistance memory devices and methods of manufacturing variable resistance memory devices | |
| JP2022553435A (ja) | 垂直３ｄメモリデバイス及びそれを製造するための方法 | |
| CN116568045A (zh) | 一种三维双向自选通存储器件及其制备方法 | |
| KR101331859B1 (ko) | 3차원 비휘발성 메모리 장치 및 이의 제조 방법 | |
| CN113594201A (zh) | 相变存储器及其制作方法 | |
| CN114864811A (zh) | 相变存储单元、相变存储器及其制备方法、电子设备 | |
| CN115516654A (zh) | 用于制造存储器装置的方法及经由所述方法所制造的存储器装置 | |
| US20230363299A1 (en) | Phase change memory unit and preparation method therefor | |
| CN112786783B (zh) | 三维存储器件 | |
| KR101297088B1 (ko) | 3차원 비휘발성 메모리 장치 및 이의 제조 방법 | |
| KR101735146B1 (ko) | 3차원 비휘발성 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |