CN116528589B - 3d nand闪存器件及其制作方法 - Google Patents
3d nand闪存器件及其制作方法 Download PDFInfo
- Publication number
- CN116528589B CN116528589B CN202310637072.6A CN202310637072A CN116528589B CN 116528589 B CN116528589 B CN 116528589B CN 202310637072 A CN202310637072 A CN 202310637072A CN 116528589 B CN116528589 B CN 116528589B
- Authority
- CN
- China
- Prior art keywords
- layer
- space
- dielectric
- dielectric layer
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000002955 isolation Methods 0.000 claims abstract description 87
- 238000005530 etching Methods 0.000 claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000010893 electron trap Methods 0.000 claims abstract description 31
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000000605 extraction Methods 0.000 claims description 36
- 238000003860 storage Methods 0.000 claims description 25
- 239000002131 composite material Substances 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 230000005641 tunneling Effects 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 239000007788 liquid Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 230000014759 maintenance of location Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 12
- 239000010408 film Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本申请涉及半导体存储器件技术领域，具体涉及3D NAND闪存器件及其制作方法。其中，所述制作方法包括：先提供半导体衬底层，在半导体衬底层上形成单元隔离结构、沟道结构和源极引出空间，单元隔离结构为堆叠结构包括单元隔离层、存储单元占据空间。再依次沉积第一介质层和第二介质层，第一介质层至少覆盖在单元隔离结构外露的表面。再刻蚀第二介质层，去除位于侧面上全部的第二介质层，去除位于第二表面上至少部分的第二介质层，保留位于第一表面上全部的第二介质层,剩余的第二介质层形成存储单元结构的电子捕获层，最后制作闪存器件的存储单元结构和电极结构。所述闪存器件的电子捕获层结构减少了向源极位置延伸的部分，能够提高数据保持能力。
Description
技术领域
本申请涉及半导体存储器件技术领域，具体涉及一种3D NAND闪存器件及其制作方法。
背景技术
数据在NAND 闪存器件中是以电荷形式存储，即存储电荷的数量状态表示NAND 闪存器件中的数据，通常NAND 闪存器件一个存储单元中的电荷数量状态为多子状态时，表示该存储单元中存储的数据为“1”，电荷数量状态为少子状态时，表示该存储单元中存储的数据为“0”。而存储的电荷的多少，取决于栅极所施加的电压。
在对存储单元进行编程操作时，利用隧道效应，电荷从衬底中流入存储单元的电子捕获层中，使得电子捕获层的电荷数量状态为多子状态。但是经过一段时间，例如温度变化等外部影响，电荷在电子捕获层中发生一定距离的移动。
图1示出了相关技术中的存储单元刚完成编程操作时电子捕获层中的电荷状态示意图，从图1中可以看出，在刚完成编程操作时，电子捕获层1中的电荷分布较为集中。图2示出了相关技术中的存储单元完成编程操作一段时间后电子捕获层中的电荷状态示意图，从图2中可以看出，在完成编程操作一段时间后，电子捕获层1中的电荷发生扩散。
由于电子捕获层中电荷的分布影响到存储单元的阈值电压，当由图1的电荷集中状态变为图2所示的电荷扩散状态时，编程后存储单元的阈值电压变低，从而导致该存储单元的数据保持能力变差，即数据保持寿命变短。
发明内容
本申请提供了一种3D NAND闪存器件及其制作方法，可以解决相关技术在完成编程操作一段时间后电荷在电子捕获层中发生扩散，导致存储单元阈值电压降低，数据保持能力变差的问题。
为了解决背景技术中所述的技术问题，本申请的第一方面提供一种3D NAND闪存器件的制作方法，所述3D NAND闪存器件的制作方法包括以下依次进行的步骤：
提供半导体衬底层，在所述半导体衬底层上形成多个在水平方向相间隔的单元隔离结构，和在垂直方向上贯穿所述单元隔离结构的沟道结构，单元隔离结构两侧的间隔空间为源极引出空间；每个所述单元隔离结构包括多层在垂直方向相间隔的单元隔离层，单元隔离结构内部的间隔空间为存储单元占据空间，在所述存储单元占据空间位置处所述沟道结构的侧壁外露；
依次沉积第一介质层和第二介质层，所述第二介质层覆盖在所述第一介质层上，所述第一介质层至少覆盖在所述单元隔离结构外露的表面；所述单元隔离结构外露的表面包括：各个所述存储单元占据空间的表面和各层所述单元隔离层靠近源极引出空间的侧面；所述存储单元占据空间的表面包括：所述沟道结构从所述存储单元占据空间中外露的第一表面，和所述单元隔离层位于所述存储单元占据空间中的第二表面；
刻蚀所述第二介质层，去除位于所述侧面上全部的第二介质层，去除位于所述第二表面上至少部分的第二介质层，保留位于所述第一表面上全部的第二介质层, 剩余的第二介质层形成存储单元结构的电子捕获层；
制作所述闪存器件的所述存储单元结构和电极结构。
可选地，所述刻蚀所述第二介质层，去除位于所述侧面上全部的第二介质层，去除位于所述第二表面上至少部分的第二介质层，保留位于所述第一表面上全部的第二介质层的步骤，包括：
涂覆感光层，所述感光层填充满所述存储单元占据空间和所述源极引出空间；
去除位于所述源极引出空间中的感光层，保留位于所述存储单元占据空间中的感光层；
以剩余的感光层作为刻蚀阻挡，使用刻蚀液刻蚀所述第二介质层，去除位于所述侧面上全部的第二介质层，去除位于所述第二表面上至少部分的第二介质层，保留位于所述第一表面上全部的第二介质层；
去除剩余的感光层。
可选地，所述以剩余的感光层作为阻挡，使用刻蚀液刻蚀所述第二介质层，保留位于所述沟道结构从存储单元占据空间中外露表面上的第二介质层以形成电子捕获层结构的步骤包括：
以剩余的感光层作为刻蚀阻挡，使用刻蚀液刻蚀所述第二介质层,去除位于所述侧面上全部的第二介质层，去除位于所述第二表面上全部的第二介质层，保留位于所述第一表面上全部的第二介质层；
剩余的第二介质层形成所述存储单元结构的电子捕获层。
可选地，所述以剩余的感光层作为阻挡，使用刻蚀液刻蚀所述第二介质层，保留位于所述沟道结构从存储单元占据空间中外露表面上的第二介质层以形成电子捕获层结构的步骤包括：
以剩余的感光层作为刻蚀阻挡，使用刻蚀液刻蚀所述第二介质层，去除位于所述侧面上全部的第二介质层，去除位于所述第二表面上部分的第二介质层，保留位于所述第一表面上全部的第二介质层；
剩余的第二介质层形成所述存储单元结构的电子捕获层，位于所述第二表面上剩余的第二介质层形成所述电子捕获层的延伸部分，位于所述第一表面上剩余的第二介质层形成所述电子捕获层的主体部分。
可选地，所述沟道结构包括沟道孔，和填充满所述沟道孔的沟道多晶硅层和沟道介质层；
所述沟道孔延伸至所述半导体衬底层中，所述沟道多晶硅层覆盖在所述沟道孔的内壁上，且所述沟道多晶硅层包围在所述沟道介质层的外周；
所述延伸部分从所述主体部分的两端沿着所述第二表面延伸第一长度，。
可选地，所述去除位于所述源极引出空间中的感光层，保留位于所述存储单元占据空间中的感光层的步骤包括：
使用紫外线通过掩模版照射到填充在所述源极引出空间中的感光层上；
使用显影液去除填充在所述源极引出空间中的感光层，保留位于所述存储单元占据空间中的感光层。
可选地，所述制作所述闪存器件的存储单元结构和电极结构的步骤中制作所述闪存器件的存储单元结构的步骤包括：
刻蚀所述第一介质层，去除覆盖在所述侧面的第一介质层，保留覆盖在所述存储单元占据空间表面的第一介质层，剩余所述第一介质层形成所述存储单元结构的电子隧穿层；
制作所述存储单元结构的氧化隔离层和高介电薄膜层；
所述氧化隔离层位于所述存储单元占据空间中，覆盖在所述电子隧穿层的外露表面和所述电子捕获层的外露表面；
所述高介电薄膜层位于所述存储单元占据空间中，覆盖在所述氧化隔离层的外露表面；
所述高介电薄膜层包围形成栅极占据空间，所述栅极占据空间用于形成栅电极。
可选地，所述提供半导体衬底层，在所述半导体衬底层上形成多个在水平方向相间隔的单元隔离结构，和在垂直方向上贯穿所述单元隔离结构的沟道结构，单元隔离结构两侧的间隔空间为源极引出空间的步骤中，各个所述单元隔离结构的最底层为所述存储单元占据空间，各个所述单元隔离结构的最顶层为所述单元隔离结构。
可选地，所述提供半导体衬底层，在所述半导体衬底层上形成多个在水平方向相间隔的单元隔离结构，和在垂直方向上贯穿所述单元隔离结构的沟道结构，单元隔离结构两侧的间隔空间为源极引出空间的步骤包括：
提供半导体衬底层，在所述半导体衬底层上形成符复合层结构，所述复合层结构包括依次交替层叠的多层牺牲介质层和多层单元隔离介质层；
在所述复合层结构中形成沟道结构，所述沟道结构在垂直方向上贯穿所述复合层结构并延伸至所述半导体衬底层中；
在所述复合层结构中间隔形成源极引出空间，所述源极引出空间中露出所述牺牲介质层的端部和所述半导体衬底层的上表面；
刻蚀去除牺牲介质层形成所述存储单元占据空间，剩余的单元隔离介质层形成单元隔离层。
为了解决背景技术中所述的技术问题，本申请的第二方面提供一种3D NAND闪存器件，所述3D NAND闪存器件是通过本申请第一方面所述的3D NAND闪存器件制作而成。
本申请技术方案，至少包括如下优点：本申请通过将各个存储单元结构中用于存储电子的电子捕获层结构位于靠近沟道结构位置处，从而使得在编程操作一段时间后，避免电子捕获层中的电荷发生扩散的问题，从而避免存储单元阈值电压降低，提高数据保持能力。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了相关技术中的存储单元刚完成编程操作时电子捕获层中的电荷状态示意图；
图2示出了相关技术中的存储单元完成编程操作一段时间后电子捕获层中的电荷状态示意图；
图3示出了本申请一实施例提供3D NAND闪存器件制作方法步骤S1完成后的器件部分剖视结构示意图；
图4示出了步骤S1中提供的半导体衬底层剖视结构示意图；
图5示出了图4所示半导体衬底层形成复合层结构和沟道结构后的器件剖视结构示意图；
图6示出了在图5中所示的所述复合层结构中间隔形成源极引出空间后的器件剖视结构示意图；
图7示出了本申请一实施例提供3D NAND闪存器件制作方法步骤S2完成后的器件部分剖视结构示意图；
图8示出了感光层填充满图7所示结构中的存储单元占据空间和所述源极引出空间后的器件剖视结构示意图；
图9示出了在图8的基础上位于源极引出空间中的感光层被去除，剩余的感光层填充在存储单元占据空间中的器件剖视结构示意图；
图10示出了在图9的基础上基于剩余的感光层，第二介质层被部分刻蚀去除后的器件剖视结构示意图；
图11示出了在进行以剩余的感光层作为刻蚀阻挡，使用刻蚀液刻蚀第二介质层的步骤完成后形成的一种结构；
图12示出了在进行以剩余的感光层作为刻蚀阻挡，使用刻蚀液刻蚀第二介质层的步骤完成后形成的另一种结构；
图13示出了本申请一实施例提供的3D NAND闪存器件剖视结构示意图；
图14示出了图13中的A部分放大结构示意图；
图15示出了本申请一实施例提供的3D NAND闪存器件制作方法的制作流程图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
图15示出了本申请一实施例提供的3D NAND闪存器件制作方法的流程图，从图15中可以看出，该3D NAND闪存器件的制作方法包括以下依次执行的步骤S1至步骤S4。
步骤S1：提供半导体衬底层。在所述半导体衬底层上形成多个在水平方向相间隔的单元隔离结构，和在垂直方向上贯穿所述单元隔离结构的沟道结构，所述单元隔离结构两侧的间隔空间为用于形成源极引出结构的源极引出空间；每个所述单元隔离结构包括多层在垂直方向相间隔的单元隔离层，每个所述单元隔离结构内部的间隔空间为用于形成存储单元的存储单元占据空间，在所述存储单元占据空间位置处所述沟道结构的侧壁外露。
参照图3，其示出了本申请在步骤S1完成后的器件部分剖视结构示意图，从图3中可以看出，步骤S1在半导体衬底层100上形成多个单元隔离结构210，每个单元隔离结构210中形成沟道结构220，沟道结构220在垂直方向上贯穿对应的单元隔离结构210，且所有沟道结构220的底端延伸伸入半导体衬底层100中。
另外，相邻两个单元隔离结构210在水平方向上相间隔形成间隔空间，位于各个单元隔离结构210两侧的间隔空间为用于在后续步骤中形成源极引出结构的源极引出空间230。
各个单元隔离结构210均包括多层在垂直方向相间隔的单元隔离层211，其中，位于各个所述单元隔离结构210内部的间隔空间为在后续步骤中用于形成存储单元的存储单元占据空间212。在所述存储单元占据空间212位置处，所述沟道结构220的侧壁外露。
示例性地，各个单元隔离结构210的最底层为存储单元占据空间212，即半导体衬底层100与相邻的单元隔离层211之间为存储单元占据空间212，此外，各个单元隔离结构210的最顶层为单元隔离结构211。
该单元隔离层211的材质可以为二氧化硅。该沟道结构220包括沟道孔和填充满该沟道孔的沟道多晶硅层221和沟道介质层222。该沟道孔延伸至半导体衬底层100中，该沟道多晶硅层221覆盖在该沟道孔的内壁上，且该沟道多晶硅层221包围在该沟道介质层222的外周。
图4至图6示出了步骤S1的一种实施方式在其各步骤完成后形成的器件剖视结构示意图，下面结合图4至图6介绍步骤S1的一种可实现实施方式：
参照图4，提供图4所示的半导体衬底层100，在所述半导体衬底层100上形成符复合层结构200，所述复合层结构200包括依次交替层叠的多层牺牲介质层110和多层单元隔离介质层120。
参照图5, 在所述复合层结构200中形成沟道结构220，所述沟道结构220在垂直方向上贯穿所述复合层结构200并延伸至所述半导体衬底层100中。
制作沟道结构220的步骤包括：先刻蚀形成沟道孔，所述沟道孔延伸至所述半导体衬底层100中；然后在所述沟道孔中制作形成沟道多晶硅层221和沟道介质层222，所述沟道多晶硅层221覆盖在所述沟道孔的内壁上，且所述沟道多晶硅层221包围在所述沟道介质层222的外周。
参照图6，在所述复合层结构200中间隔形成源极引出空间230，所述源极引出空间230中露出所述牺牲介质层110的端部和所述半导体衬底层100的上表面。
然后基于图6所示结构，刻蚀去除牺牲介质层110形成图3所示的所述存储单元占据空间212，剩余的单元隔离介质层120形成图3所示的单元隔离层211。
步骤S2：依次沉积第一介质层和第二介质层，所述第二介质层覆盖在所述第一介质层上，所述第一介质层至少覆盖在单元隔离结构外露的表面。
参照图7，其示出了步骤S2完成后的器件部分剖视结构示意图，从图7中可以看出，所沉积的第二介质层320覆盖在第一介质层310上，第一介质层310覆盖在单元隔离结构210外露的表面。其中，单元隔离结构210外露的表面包括图3所示的：各个存储单元占据空间212的表面和各层单元隔离层211靠近源极引出空间230的侧面30c；存储单元占据空间212的表面包括图3所示的：所述沟道结构220从存储单元占据空间212中外露的第一表面30a，和所述单元隔离层211位于所述存储单元占据空间212中的第二表面30b。本实施例中，第一介质层310和第二介质层320也覆盖在半导体衬底层100的上表面。
该第一介质层310在后续步骤中用于形成电子隧穿层，其材质可以为二氧化硅。第二介质层320在后续步骤中用于形成电子捕获层，其材质可以为氮化硅。
步骤S3：刻蚀所述第二介质层，去除位于所述侧面上全部的第二介质层，去除位于所述第二表面上至少部分的第二介质层，保留位于所述第一表面上全部的第二介质层, 剩余的第二介质层形成存储单元结构的电子捕获层。
图8至图10示出了步骤S3的一种实施方式在其各步骤完成后形成的器件剖视结构示意图，下面结合图7至图10介绍步骤S3的一种可实现实施方式：
先涂覆感光层，所述感光层填充满所述存储单元占据空间和所述源极引出空间。
参照图8，所涂覆的感光层400填充满图7所示结构中的存储单元占据空间212和所述源极引出空间230。
然后去除位于所述源极引出空间中的感光层，保留位于所述存储单元占据空间中的感光层。
参照图9，位于源极引出空间230中的感光层400被去除，剩余的感光层400填充在存储单元占据空间212中。
示例性地，该感光层可以为一种在紫外线照射下发生化学反应的有机聚合物。可以使用紫外线通过掩模版照射到填充在源极引出空间230中的感光层400上，然后使用显影液去除填充在源极引出空间230中的感光层400。填充在存储单元占据空间212中的感光层400由于未被紫外线照射到，从而不溶于显影液得以保留下来。
继续参照图9，在源极引出空间230中的感光层400被去除后，位于所述侧面30c（如图3所示）上的第二介质层320外露，位于所述第二表面30b（如图3所示）与所述侧面30c连接位置处的第二介质层320外露。
再以剩余的感光层作为刻蚀阻挡，使用刻蚀液刻蚀所述第二介质层，去除位于所述侧面上全部的第二介质层，去除位于所述第二表面上至少部分的第二介质层，保留位于所述第一表面上全部的第二介质层。
参照图10，剩余的感光层400填充在存储单元占据空间212中，由于感光层400的刻蚀阻挡作用，使得在进行步骤S5时，位于图3所示第一表面30a上的第二介质层320未被刻蚀而得以保留，即所述沟道结构220从存储单元占据空间212中外露的第一表面30a上的第二介质层320未被刻蚀而得以保留，保留的第二介质层320作为存储单元中的电子捕获层结构600。位于侧面30c上的第二介质层320由于外露而被全部刻蚀去除。由于第二表面30b与所述侧面30c连接位置处的第二介质层320也外露，因此刻蚀液可以从该连接位置处开始，逐渐刻蚀去除位于第二表面30b上的全部第二介质层320或部分第二介质层320。
最后再去除剩余的感光层。
图11示出了在进行以剩余的感光层作为刻蚀阻挡，使用刻蚀液刻蚀所述第二介质层的步骤完成后形成的一种结构。图12示出了在进行以剩余的感光层作为刻蚀阻挡，使用刻蚀液刻蚀所述第二介质层的步骤完成后形成的另一种结构。下面结合图11和图12介绍，进行以剩余的感光层作为刻蚀阻挡，使用刻蚀液刻蚀所述第二介质层的步骤。
请参照图11，可以以剩余的感光层400作为刻蚀阻挡，使用刻蚀液刻蚀所述第二介质层320,去除位于所述侧面30c上全部的第二介质层320，去除位于所述第二表面上30b全部的第二介质层320，保留位于所述第一表面30a上全部的第二介质层320；剩余的第二介质层320形成所述存储单元结构的电子捕获层600。
请参照图12，还可以剩余的感光层400作为阻挡，使用刻蚀液刻蚀所述第二介质层320,去除位于所述侧面30c上全部的第二介质层320，去除位于所述第二表面30b上部分的第二介质层320，保留位于所述第一表面30a上全部的第二介质层320。
剩余的第二介质层320形成所述存储单元结构的电子捕获层600，位于所述第二表面30b上剩余的第二介质层320形成所述电子捕获层600的延伸部分620，位于所述第一表面30a上剩余的第二介质层320形成所述电子捕获层600的主体部分610，所述延伸部分620从所述主体部分610的两端沿着所述第二表面30b延伸第一长度L，所述第一长度L小于或等于所述存储单元占据空间的长度的一半。
示例性地，该第二介质层320的材质可以为氮化硅，该刻蚀液中包括磷酸。
步骤S4：制作所述闪存器件的存储单元结构和电极结构。
其中，所述制作所述闪存器件的存储单元结构和电极结构的步骤中制作所述闪存器件的存储单元结构的步骤包括：
先刻蚀所述第一介质层，去除覆盖在所述侧面的第一介质层，保留覆盖在所述存储单元占据空间表面的第一介质层，剩余所述第一介质层形成所述存储单元结构的电子隧穿层。
再制作所述存储单元结构的氧化隔离层和高介电薄膜层。
所述氧化隔离层位于所述存储单元占据空间中，覆盖在所述电子隧穿层的外露表面和所述电子捕获层的外露表面。所述高介电薄膜层位于所述存储单元占据空间中，覆盖在所述氧化隔离层的外露表面。所述高介电薄膜层包围形成栅极占据空间，所述栅极占据空间用于形成栅电极。
本申请还提供一种3D NAND闪存器件，该3D NAND闪存器件基于图15所示的3DNAND闪存器件制作方法制作而成。图13为图15所示3D NAND闪存器件制作方法完成后形成的3D NAND闪存器件剖视结构示意图，下面结合图13介绍本实施例中的3D NAND闪存器件结构。
参照图13，该3D NAND闪存器件包括半导体衬底层100形成多个堆叠结构700，该堆叠结构700为图3所示的单元隔离结构210经过图15所示步骤S2至步骤S4后形成的结构。
每个堆叠结构700中至少有一个沟道结构220，所述沟道结构220在垂直方向上贯穿所述堆叠结构700，且所述沟道结构220的底端延伸伸入半导体衬底层100中。示例性地，所述沟道结构220包括沟道孔和填充满所述沟道孔的沟道多晶硅层221和沟道介质层222。该沟道孔延伸至半导体衬底层100中，该沟道多晶硅层221覆盖在该沟道孔的内壁上，且该沟道多晶硅层221包围在该沟道介质层222的外周。
相邻两个堆叠结构700之间形成源极引出结构710。位于所述源极引出结构710底端的半导体衬底层100中形成源极掺杂区720，所述源极引出结构710与所述源极掺杂区720相连，用于将所述源极掺杂区720引出。所述源极引出结构710包括源极电极711和位于所述源极电极711两侧的源极绝缘层712，所述源极绝缘层712将所述源极电极711与相邻的堆叠结构700隔离。所述源极电极711的顶端连接所述闪存器件的位线。
每个所述堆叠结构700均包括在垂直方向交替层叠的存储单元结构730和单元隔离层211。示例性地，所述堆叠结构700的最底层为存储单元结构730，所述堆叠结构700的最顶层为单元隔离层211。其中，该存储单元结构730为图3所示的存储单元占据空间212经过图15所示步骤S2至步骤S4后形成的结构。
图14示出了图13中的A部分放大结构示意图，结合图13和图14可以看出存储单元结构730包括由外至内依次层叠的电子隧穿层731、电子捕获层600、氧化隔离层732、高介电薄膜层733和栅电极734。其中，电子隧穿层731为图7所示的第一介质层310经过步骤S3至步骤S4后形成的结构，电子捕获层600为图7所示的第二介质层320经过步骤S3至步骤S4后形成的结构。
所述电子隧穿层731覆盖在邻接的沟道结构220的部分表面，即图3所示的第一表面30a上。所述电子隧穿层731还覆盖在邻接的单元隔离层211的表面，即图3所示的第二表面30b上。
所述电子捕获层600覆盖在第一表面30a处的电子隧穿层731上。可选地，该电子捕获层600包括主体部分610和延伸部分620，所述主体部分610覆盖在第一表面30a处的电子隧穿层731上，所述延伸部分620从所述主体部分610的两端沿着所述第二表面30b延伸第一长度L小于或等于存储单元占据空间长度的一半。
本实施例通过以上步骤制作形成的闪存器件，其包括在竖直方向堆叠的存储单元结构，各个存储单元结构中用于存储电子的电子捕获层结构位于靠近沟道结构位置处，从而使得在编程操作一段时间后，避免电子捕获层中的电荷发生扩散的问题，从而避免存储单元阈值电压降低，提高数据保持能力。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (9)
1.一种3D NAND闪存器件的制作方法，其特征在于，所述3D NAND闪存器件的制作方法包括以下依次进行的步骤：
提供半导体衬底层，在所述半导体衬底层上形成多个在水平方向相间隔的单元隔离结构，和在垂直方向上贯穿所述单元隔离结构的沟道结构，单元隔离结构两侧的间隔空间为源极引出空间；每个所述单元隔离结构包括多层在垂直方向相间隔的单元隔离层，单元隔离结构内部的间隔空间为存储单元占据空间，在所述存储单元占据空间位置处所述沟道结构的侧壁外露；
依次沉积第一介质层和第二介质层，所述第二介质层覆盖在所述第一介质层上，所述第一介质层至少覆盖在所述单元隔离结构外露的表面；所述单元隔离结构外露的表面包括：各个所述存储单元占据空间的表面和各层所述单元隔离层靠近源极引出空间的侧面；所述存储单元占据空间的表面包括：所述沟道结构从所述存储单元占据空间中外露的第一表面，和所述单元隔离层位于所述存储单元占据空间中的第二表面；
涂覆感光层，所述感光层填充满所述存储单元占据空间和所述源极引出空间；
去除位于所述源极引出空间中的感光层，保留位于所述存储单元占据空间中的感光层；
以剩余的感光层作为刻蚀阻挡，使用刻蚀液刻蚀所述第二介质层，去除位于所述侧面上全部的第二介质层，去除位于所述第二表面上至少部分的第二介质层，保留位于所述第一表面上全部的第二介质层；剩余的第二介质层形成存储单元结构的电子捕获层；
去除剩余的感光层；
制作所述闪存器件的所述存储单元结构和电极结构。
2.如权利要求1所述的3D NAND闪存器件的制作方法，其特征在于，所述以剩余的感光层作为阻挡，使用刻蚀液刻蚀所述第二介质层，保留位于所述沟道结构从存储单元占据空间中外露表面上的第二介质层以形成电子捕获层结构的步骤包括：
以剩余的感光层作为刻蚀阻挡，使用刻蚀液刻蚀所述第二介质层,去除位于所述侧面上全部的第二介质层，去除位于所述第二表面上全部的第二介质层，保留位于所述第一表面上全部的第二介质层；
剩余的第二介质层形成所述存储单元结构的电子捕获层。
3.如权利要求1所述的3D NAND闪存器件的制作方法，其特征在于，所述以剩余的感光层作为阻挡，使用刻蚀液刻蚀所述第二介质层，保留位于所述沟道结构从存储单元占据空间中外露表面上的第二介质层以形成电子捕获层结构的步骤包括：
以剩余的感光层作为刻蚀阻挡，使用刻蚀液刻蚀所述第二介质层，去除位于所述侧面上全部的第二介质层，去除位于所述第二表面上部分的第二介质层，保留位于所述第一表面上全部的第二介质层；
剩余的第二介质层形成所述存储单元结构的电子捕获层，位于所述第二表面上剩余的第二介质层形成所述电子捕获层的延伸部分，位于所述第一表面上剩余的第二介质层形成所述电子捕获层的主体部分。
4.如权利要求3所述的3D NAND闪存器件的制作方法，其特征在于，所述沟道结构包括沟道孔，和填充满所述沟道孔的沟道多晶硅层和沟道介质层；
所述沟道孔延伸至所述半导体衬底层中，所述沟道多晶硅层覆盖在所述沟道孔的内壁上，且所述沟道多晶硅层包围在所述沟道介质层的外周；
所述延伸部分从所述主体部分的两端沿着所述第二表面延伸第一长度。
5.如权利要求1所述的3D NAND闪存器件的制作方法，其特征在于，所述去除位于所述源极引出空间中的感光层，保留位于所述存储单元占据空间中的感光层的步骤包括：
使用紫外线通过掩模版照射到填充在所述源极引出空间中的感光层上；
使用显影液去除填充在所述源极引出空间中的感光层，保留位于所述存储单元占据空间中的感光层。
6.如权利要求1所述的3D NAND闪存器件的制作方法，其特征在于，所述制作所述闪存器件的存储单元结构和电极结构的步骤中制作所述闪存器件的存储单元结构的步骤包括：
刻蚀所述第一介质层，去除覆盖在所述侧面的第一介质层，保留覆盖在所述存储单元占据空间表面的第一介质层，剩余所述第一介质层形成所述存储单元结构的电子隧穿层；
制作所述存储单元结构的氧化隔离层和高介电薄膜层；
所述氧化隔离层位于所述存储单元占据空间中，覆盖在所述电子隧穿层的外露表面和所述电子捕获层的外露表面；
所述高介电薄膜层位于所述存储单元占据空间中，覆盖在所述氧化隔离层的外露表面；
所述高介电薄膜层包围形成栅极占据空间，所述栅极占据空间用于形成栅电极。
7.如权利要求1所述的3D NAND闪存器件的制作方法，其特征在于，所述提供半导体衬底层，在所述半导体衬底层上形成多个在水平方向相间隔的单元隔离结构，和在垂直方向上贯穿所述单元隔离结构的沟道结构，单元隔离结构两侧的间隔空间为源极引出空间的步骤中，各个所述单元隔离结构的最底层为所述存储单元占据空间，各个所述单元隔离结构的最顶层为所述单元隔离结构。
8.如权利要求1所述的3D NAND闪存器件的制作方法，其特征在于，所述提供半导体衬底层，在所述半导体衬底层上形成多个在水平方向相间隔的单元隔离结构，和在垂直方向上贯穿所述单元隔离结构的沟道结构，单元隔离结构两侧的间隔空间为源极引出空间的步骤包括：
提供半导体衬底层，在所述半导体衬底层上形成符复合层结构，所述复合层结构包括依次交替层叠的多层牺牲介质层和多层单元隔离介质层；
在所述复合层结构中形成沟道结构，所述沟道结构在垂直方向上贯穿所述复合层结构并延伸至所述半导体衬底层中；
在所述复合层结构中间隔形成源极引出空间，所述源极引出空间中露出所述牺牲介质层的端部和所述半导体衬底层的上表面；
刻蚀去除牺牲介质层形成所述存储单元占据空间，剩余的单元隔离介质层形成单元隔离层。
9.一种3D NAND闪存器件，其特征在于，所述3D NAND闪存器件是通过如权利要求1至8中任意一项权利要求所述的3D NAND闪存器件制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310637072.6A CN116528589B (zh) | 2023-06-01 | 2023-06-01 | 3d nand闪存器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310637072.6A CN116528589B (zh) | 2023-06-01 | 2023-06-01 | 3d nand闪存器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116528589A CN116528589A (zh) | 2023-08-01 |
| CN116528589B true CN116528589B (zh) | 2023-11-03 |
Family
ID=87406412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310637072.6A Active CN116528589B (zh) | 2023-06-01 | 2023-06-01 | 3d nand闪存器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116528589B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113745233A (zh) * | 2021-09-06 | 2021-12-03 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
| CN113924646A (zh) * | 2020-10-19 | 2022-01-11 | 长江存储科技有限责任公司 | 三维存储器器件以及用于形成所述三维存储器器件的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9397093B2 (en) * | 2013-02-08 | 2016-07-19 | Sandisk Technologies Inc. | Three dimensional NAND device with semiconductor, metal or silicide floating gates and method of making thereof |
-
2023
- 2023-06-01 CN CN202310637072.6A patent/CN116528589B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113924646A (zh) * | 2020-10-19 | 2022-01-11 | 长江存储科技有限责任公司 | 三维存储器器件以及用于形成所述三维存储器器件的方法 |
| CN113745233A (zh) * | 2021-09-06 | 2021-12-03 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116528589A (zh) | 2023-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8193571B2 (en) | Stacked type nonvolatile semiconductor memory device and method of manufacturing same | |
| US6808979B1 (en) | Method for forming vertical transistor and trench capacitor | |
| KR20130072911A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| US11751395B2 (en) | Vertical semiconductor device and method for fabricating the vertical semiconductor device | |
| US20060286749A1 (en) | Method of fabricating non-volatile memory | |
| JP2013065693A (ja) | 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 | |
| CN107039446B (zh) | 半导体结构及其形成方法 | |
| CN110610940A (zh) | 存储晶体管、存储晶体管的字线结构及字线制备方法 | |
| CN110797342B (zh) | 存储器件的制造方法及该存储器件 | |
| KR20200062353A (ko) | 다중레벨 드레인 선택 게이트 격리를 포함하는 3차원 메모리 디바이스 및 그 제조 방법 | |
| CN101364571B (zh) | 半导体器件及其制造方法 | |
| US8692311B2 (en) | Method for manufacturing semiconductor device | |
| CN116528589B (zh) | 3d nand闪存器件及其制作方法 | |
| TWI233666B (en) | Method of manufacturing non-volatile memory cell | |
| US8334182B2 (en) | Method for manufacturing non-volatile memory | |
| CN111524810A (zh) | 闪存器件的制造方法及闪存器件 | |
| CN111653482B (zh) | 半导体器件的制造方法 | |
| EP1898460A1 (en) | Semiconductor device and fabrication method thereof | |
| CN112420730A (zh) | 半导体工艺和半导体结构 | |
| CN114420697A (zh) | 半导体存储器及其制作方法 | |
| US20020025629A1 (en) | Method of fabricating a capacitor structure | |
| US20160071763A1 (en) | Method of manufacturing semiconductor device | |
| US20060205163A1 (en) | Method of fabricating a non-volatile memory | |
| CN113161363A (zh) | 3d存储器件及其制造方法 | |
| CN217361582U (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |