CN116507129A - 存储装置及其制造方法、驱动方法 - Google Patents

Abstract

本申请涉及半导体制造技术领域，尤其涉及一种存储装置及其制造方法、驱动方法。所述存储装置包括：衬底；堆叠结构，所述堆叠结构包括第一栅极层、第二栅极层以及层间隔离层，所述层间隔离层位于所述第一栅极层与所述第二栅极层之间、以及所述第一栅极层与所述衬底之间；存储结构，包括贯穿所述堆叠结构的通孔、以及填充于所述通孔内的沟道结构。本申请使得所述存储装置可以作为不同存储模式的非易失性存储器使用，从而实现了所述存储装置的多功能性。

Description

存储装置及其制造方法、驱动方法

技术领域

本申请涉及半导体制造技术领域，尤其涉及一种存储装置及其制造方法、驱动方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。

但是，随着半导体行业的飞速发展，不仅半导体企业追求利益的最大化，消费者也期望实现半导体产品的多功能化，然而，现有的存储装置由于其结构的限制，功能都较为单一。

因此，如何实现存储装置的功能，从而扩展存储装置的应用领域，是当前亟待解决的技术问题。

发明内容

本申请一些实施例提供的存储装置及其制造方法、驱动方法，用于解决当前存储装置功能单一的问题。

根据一些实施例，本申请提供了一种存储装置，包括：

衬底；

堆叠结构，所述堆叠结构包括第一栅极层、第二栅极层以及层间隔离层，所述层间隔离层位于所述第一栅极层与所述第二栅极层之间、以及所述第一栅极层与所述衬底之间；

存储结构，包括贯穿所述堆叠结构的通孔、以及填充于所述通孔内的沟道结构。

在一些实施例中，所述沟道结构包括覆盖于所述通孔内壁的隧穿层、覆盖于所述隧穿层表面的电荷捕获层、覆盖于所述电荷捕获层表面的铁电层、覆盖于所述铁电层表面的缓冲层、以及覆盖于所述缓冲层表面的沟道层。

在一些实施例中，所述沟道层贯穿所述通孔底部的所述隧穿层、所述电荷捕获层、所述铁电层和所述缓冲层，且所述沟道层的底面与所述衬底接触；所述存储装置还包括：

漏极，所述漏极与所述沟道层的顶面接触连接。

在一些实施例中，所述沟道结构还覆盖所述堆叠结构的顶面；

所述漏极贯穿位于所述堆叠结构顶面的所述沟道结构。

在一些实施例中，所述存储结构的数量为多个，且多个所述存储结构沿第一方向和第二方向呈阵列排布。

在一些实施例中，所述第一栅极层包括沿第二方向平行间隔排布的多个第一栅极结构，所述第二栅极层包括沿第二方向平行间隔排布的多个第二栅极结构，所述第二栅极结构位于所述第一栅极结构上方，沿所述第一方向平行排布的多个所述存储结构共用所述第一栅极结构和所述第二栅极结构。

在一些实施例中，还包括：

分隔结构，所述分隔结构沿垂直于所述衬底的顶面的方向贯穿所述堆叠结构，且位于相邻的两个所述第一栅极结构、以及相邻的两个所述第二栅极结构之间。

在一些实施例中，所述第一栅极结构的材料为金属材料，所述第二栅极结构的材料为多晶硅材料。

根据另一些实施例，本申请还提供了一种存储装置的制造方法，包括如下步骤：

提供衬底；

形成堆叠层，所述堆叠层包括依次堆叠于所述衬底上的第一层间隔离层、牺牲层、第二层间隔离层、以及第二栅极层；

刻蚀所述堆叠层，形成贯穿所述堆叠层的通孔；

于所述通孔内形成沟道结构；

去除所述牺牲层，采用导电材料替代所述牺牲层，形成第一栅极层。

在一些实施例中，形成贯穿所述堆叠层的通孔的具体步骤包括：

刻蚀所述堆叠层，形成多个贯穿所述堆叠层的通孔，且多个所述通孔沿第一方向和第二方向呈阵列排布，所述第一方向和所述第二方向均与所述衬底的顶面平行，且所述第一方向与所述第二方向相交。

在一些实施例中，于所述通孔内形成沟道结构的具体步骤包括：

于所述通孔的内壁和所述堆叠层的顶面形成隧穿层；

于所述隧穿层表面形成电荷捕获层；

于所述电荷捕获层表面形成铁电层；

于所述铁电层表面形成缓冲层；

于所述缓冲层表面形成沟道层。

在一些实施例中，于所述缓冲层表面形成沟道层的具体步骤包括：

刻蚀所述通孔底部的所述缓冲层、所述铁电层、所述电荷捕获层和所述隧穿层，形成暴露所述衬底的贯穿孔；

形成填充满所述贯穿孔并覆盖所述缓冲层表面的所述沟道层。

在一些实施例中，所述方法还包括：

至少刻蚀位于所述堆叠层顶面的部分所述沟道结构，形成暴露所述通孔内的所述沟道层的漏极孔；

填充所述漏极孔形成漏极。

在一些实施例中，形成所述第一栅极层的具体步骤包括：

刻蚀所述堆叠层，形成多个沿所述第二方向平行排布、且贯穿至所述第一层间隔离层顶面的分隔槽，每个所述分隔槽位于沿所述第二方向平行排布且相邻的两个所述通孔之间，以将所述第二栅极层分隔为沿所述第二方向平行排布的多个第二栅极结构；

沿所述分隔槽去除所述牺牲层，形成空隙区域；

沿所述分隔槽填充导电材料至所述空隙区域，形成所述第一栅极层。

在一些实施例中，还包括：

去除位于所述分隔槽内的所有所述导电材料；

填充绝缘材料于所述分隔槽内形成分隔结构，所述分隔结构将所述第一栅极层分隔为沿所述第二方向平行排布的多个第一栅极结构。

在一些实施例中，所述第一栅极层的材料为金属材料，所述第二栅极层的材料为多晶硅材料。

根据另一些实施例，本申请还提供了一种如上述一项所述的存储装置的驱动方法，包括如下步骤：

于第一存储模式下，施加第一开启电压于所述第二栅极层、并施加第一存储电压于所述第一栅极层，写入信息至所述铁电层；

于第二存储模式下，施加第二开启电压于所述第二栅极层、并施加第二存储电压于所述第一栅极层，写入信息至所述电荷捕获层。

在一些实施例中，还包括如下步骤：

于第一存储模式下，施加第一读取电压于所述第一栅极层，读取所述铁电层中存储的信息；

于第二存储模式下，施加第二读取电压于所述第一栅极层，读取所述电荷捕获层中的信息。

在一些实施例中，还包括如下步骤：

于第一存储模式下，施加第一擦除电压于所述第一栅极层，擦除所述铁电层中存储的信息；

于第二存储模式下，施加第二擦除电压于所述第一栅极层，擦除所述电荷捕获层中存储的信息。

本申请一些实施例提供的存储装置及其制造方法、驱动方法，通过设置包括第一栅极层、第二栅极层、以及位于第一栅极层与第二栅极层之间和第一栅极层和衬底之间的堆叠结构，且在堆叠结构中设置贯穿所述堆叠结构的通孔、以及填充于所述通孔内的沟道结构的存储结构，使得所述存储装置可以作为不同存储模式的非易失性存储器使用，从而实现了所述存储装置的多功能性，扩展了所述存储装置的应用领域。

附图说明

附图1A是本申请具体实施方式中存储装置的截面示意图；

附图1B是本申请具体实施方式中沟道结构的截面示意图；

附图2是本申请具体实施方式中的存储装置作为铁电存储器使用时的原理示意图；

附图3是本申请具体实施方式中的存储装置作为闪存存储器使用时的原理示意图；

附图4是本申请具体实施方式中的存储装置的立体结构示意图；

附图5是本申请具体实施方式中的存储装置的制造方法流程图；

附图6A-6P是本申请具体实施方式在制造存储装置的过程中主要的工艺步骤沿第一方向的截面示意图；

附图7A-7P是本申请具体实施方式在制造存储装置的过程中主要的工艺步骤沿第二方向的截面示意图；

附图8是本申请具体实施方式中存储装置的驱动方法流程图。

具体实施方式

下面结合附图对本申请提供的存储装置及其制造方法、驱动方法的具体实施方式做详细说明。

本具体实施方式提供了一种存储装置，附图1A是本申请具体实施方式中存储装置的截面示意图，附图1B是本申请具体实施方式中沟道结构的截面示意图，附图2是本申请具体实施方式中的存储装置作为铁电存储器使用时的原理示意图，附图3是本申请具体实施方式中的存储装置作为闪存存储器使用时的原理示意图，附图4是本申请具体实施方式中的存储装置的立体结构示意图。如图1A、图1B、图2-图4所示，所述存储装置包括：

衬底10；

堆叠结构11，所述堆叠结构11包括第一栅极层112、第二栅极层114以及层间隔离层，所述层间隔离层位于所述第一栅极层112与所述第二栅极层114之间、以及所述第一栅极层112与所述衬底10之间；

存储结构12，包括贯穿所述堆叠结构11的通孔、以及填充于所述通孔内的沟道结构。

具体来说，所述衬底10可以是但不限于硅衬底，本具体实施方式以所述衬底为硅衬底为例进行说明。在其他实施例中，所述衬底10还可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。所述层间隔离层包括位于所述第一栅极层112与所述衬底10之间的第一层间隔离层111、以及位于所述第一栅极层112与所述第二栅极层114之间的第二层间隔离层113。所述通孔的顶面与所述堆叠结构11的顶面(即所述堆叠结构11中所述第二栅极层114的顶面)平齐。在采用所述存储装置进行信息的存储时，通过向所述第二栅极层114施加开启电压，可以开启与所述第一栅极层112连接的所述沟道结构；之后，通过向所述第一栅极层112施加存储电压，实现信息的写入。通过调整施加在所述第一栅极层112上的存储电压，使得信息能够存储于所述沟道结构的不同区域，从而使得所述存储装置既可以作为铁电存储器(例如FeRAM)使用，也可以作为闪存存储器(例如NAND)使用，即所述存储装置可以工作于两种不同的存储模式，从而实现了所述存储装置的多功能性，扩展了所述存储装置的应用领域。

在一些实施例中，所述沟道结构包括覆盖于所述通孔内壁的隧穿层121、覆盖于所述隧穿层121表面的电荷捕获层122、覆盖于所述电荷捕获层122表面的铁电层123、覆盖于所述铁电层123表面的缓冲层124、以及覆盖于所述缓冲层124表面的沟道层125。

具体来说，所述隧穿层121、所述电荷捕获层122、所述铁电层123、所述缓冲层124和所述沟道层125沿所述通孔的内壁指向所述通孔的中心的方向依次叠置。所述隧穿层121的材料可以为氧化物材料，例如二氧化硅。所述电荷捕获层122的材料可以为氮氧化硅材料、氮化硅材料、氧化硅复合材料、高K介质复合材料，在一实施例中，所述电荷捕获层122的材料为锌硅氧(ZSO)材料。所述铁电层123的材料可以为氧化铪材料、氧化锆材料、锆钛酸铅材料、或者铪锆氧化物(HZO)材料，在一实施例中，所述铁电层123的材料为铪锆氧化物材料。所述缓冲124的材料可以氧化物材料，例如二氧化硅。所述沟道层125的材料可以为多晶硅材料、锗硅(SiGe)材料、铟镓锌氧化物(IGZO)材料，在一实施例中，所述沟道层125的材料为多晶硅材料。

如图2所示，当本具体实施方式提供的所述存储装置作为非易失性存储器FeRAM使用时：在进行写入操作时，在所述第二栅极层114上施加第一开启电压之后，向所述第一栅极层112上施加第一存储电压，使得所述铁电层123发生极化，极化后，在所述铁电层123表面产生电荷，从而实现信息的写入。在进行读取操作时，对于发生极化的所述铁电层123所在的所述沟道结构，其开启电压下降，此时，通过向所述第一栅极层112施加第一读取电压，所述沟道结构对应的S/D电路开启，读取数字1；对于未发生极化的所述铁电层123所在的所述沟道结构，通过向所述第一栅极层112施加第一读取电压，所述沟道结构对应的S/D电路关闭，读取数字0。在进行擦除操作时，通过向所述第一栅极层112施加第一擦除电压，使用所述铁电层123的实测电滞回线进行去极化，从而实现所述存储装置中存储信息的擦除。图2中的所述衬底10内还包括源极区101和漏极区102。

如图3所示，当本具体实施方式提供的所述存储装置作为非易失性存储器NAND使用时：在进行写入操作时，在所述第二栅极层114上施加第二开启电压之后，向所述第一栅极层112上施加第二存储电压，且所述第二存储电压大于所述第一存储电压，电子或空穴穿过所述隧穿层121进入所述电荷捕获层122，并存储于所述电荷捕获层122。所述电荷捕获层122中存储的电子使得所述铁电层123的极化可以长期保存，从而实现所述存储装置的非易失性存储功能。在进行读取操作时，对于发生极化的所述铁电层123所在的所述沟道结构，其开启电压下降，此时，通过向所述第一栅极层112施加第二读取电压，所述沟道结构对应的S/D电路开启，读取数字1；对于未发生极化的所述铁电层123所在的所述沟道结构，通过向所述第一栅极层112施加第二读取电压，所述沟道结构对应的S/D电路关闭，读取数字0。在进行擦除操作时，通过向所述第一栅极层112施加第二擦除电压，使用所述铁电层123的实测电滞回线进行去极化，从而实现所述存储装置中存储信息的擦除。图2中的所述衬底10内还包括源极区101和漏极区102。

在一些实施例中，所述沟道层125贯穿所述通孔底部的所述隧穿层121、所述电荷捕获层122、所述铁电层123和所述缓冲层124，且所述沟道层125的底面与所述衬底10接触；所述存储装置还包括：

漏极14，所述漏极14与所述沟道层125的顶面接触连接。

在一些实施例中，所述沟道结构还覆盖所述堆叠结构11的顶面；

所述漏极14贯穿位于所述堆叠结构11顶面的所述沟道结构。

具体来说，所述沟道层125的底面与所述衬底10内部的源极区接触连接，所述沟道层125的顶面与所述漏极14接触连接。所述存储装置还包括覆盖于所述堆叠结构11顶面的所述沟道结构之上的第一覆盖层13，以避免后续工艺对所述沟道结构、尤其是所述沟道结构中的所述沟道层125造成损伤。所述漏极14沿垂直于所述衬底10的顶面的方向(例如图1A中的Z轴方向)贯穿所述第一覆盖层13和位于所述堆叠结构11顶面的所述沟道结构，以便于后续引出所述漏极14的触点。所述存储装置中还包括覆盖所述第一覆盖层13和所述漏极14的第二覆盖层15。所述第一覆盖层13的材料可以为氧化物材料(例如二氧化硅)，所述第二覆盖层15的材料可以为氮化物材料，例如氮化硅。

在一些实施例中，为了提高所述存储装置的存储密度，所述存储结构12的数量为多个，且多个所述存储结构12沿第一方向和第二方向呈阵列排布。

在一些实施例中，所述第一栅极层112包括沿第二方向平行间隔排布的多个第一栅极结构40，所述第二栅极层114包括沿第二方向平行间隔排布的多个第二栅极结构41，所述第二栅极结构41位于所述第一栅极结构40上方，沿所述第一方向平行排布的多个所述存储结构12共用所述第一栅极结构40和所述第二栅极结构41。

在一些实施例中，所述存储装置还包括：

分隔结构16，所述分隔结构16沿垂直于所述衬底10的顶面的方向贯穿所述堆叠结构11，且位于相邻的两个所述第一栅极结构40、以及相邻的两个所述第二栅极结构41之间。

以下以图4中的X轴方向为第一方向、Y轴方向为第二方向为例进行说明，且X轴方向垂直于Y轴方向，Z轴方向垂直于X轴方向和Y轴方向。举例来说，如图1A和图4所示，所述存储装置中包括沿X轴方向和Y轴方向呈二维阵列排布的多个所述存储区结构12。所述分隔结构16沿Z轴方向贯穿所述堆叠结构11，每个所述分隔结构16均沿X轴方向延伸，且多个所述分隔结构16沿Y轴方向平行排布，从而将所述第一栅极层112分隔为沿Y轴方向平行且间隔排布的多个所述第一栅极结构40、并将所述第二栅极层114分隔为沿Y轴方向平行且间隔排布的多个所述第二栅极结构41，每个所述第一栅极结构40和每个所述第二栅极结构41均沿X轴方向延伸。所述分隔结构16的材料为绝缘材料，例如二氧化硅，以电性隔离相邻的所述第一栅极结构40、以及相邻的所述第二栅极结构41。

在一些实施例中，所述第一栅极结构40的材料为金属材料，所述第二栅极结构41的材料为多晶硅材料。

举例来说，所述第一栅极结构40的材料可以是但不限于金属钨。一个所述第二栅极结构41用于开启沿第一方向排布的所有所述存储结构12。由于相对于所述第一栅极结构40，所述第二栅极结构41更加靠近所述存储装置中的顶部金属层，受顶部金属层电场的影响，所述第二栅极结构41的开启电压与所述第一栅极结构40存在较大的差异。因此，将所述第一栅极结构40和所述第二栅结构41的材料设置为不同，以便于向所述第一栅极结构40和所述第二栅极结构41施加不同的电压。所述顶部金属层是用于自外界向所述存储结构12传输控制信号的金属层。

根据另一些实施例，本具体实施方式还提供了一种存储装置的制造方法。附图5是本申请具体实施方式中的存储装置的制造方法流程图，附图6A-6P是本申请具体实施方式在制造存储装置的过程中主要的工艺步骤沿第一方向的截面示意图，附图7A-7P是本申请具体实施方式在制造存储装置的过程中主要的工艺步骤沿第二方向的截面示意图。本具体实施方式制造的存储装置的结构示意图可以参见图1A、图1B、图2-图4。如图4、图5、图6A-图6P和图7A-图7P所示，所述存储装置的制造方法，包括如下步骤：

步骤S51，提供衬底10，如图6A和图7A所示。

步骤S52，形成堆叠层，所述堆叠层包括依次堆叠于所述衬底10上的第一层间隔离层111、牺牲层60、第二层间隔离层113、以及第二栅极层114，如图6B和图7B所示。

其中，所述衬底10可以是但不限于硅衬底，本具体实施方式以所述衬底为硅衬底为例进行说明。在其他实施例中，所述衬底10还可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。所述牺牲层60与所述第一层间隔离层111、所述第二层间隔离层113之间应该具有较大的刻蚀选择比，以便于后续选择性去除所述牺牲层60。在一示例中，所述牺牲层60与所述第一层间隔离层111、所述牺牲层60与所述第二层间隔离层113之间的刻蚀选择比均大于3。在一实施例中，所述第一层间隔离层111和所述第二层间隔离层113的材料可以均为氧化物材料(例如二氧化硅)，所述牺牲层60的材料可以为氮化物材料(例如氮化硅)。所述第二栅极层114的材料可以为多晶硅材料。

步骤S53，刻蚀所述堆叠层，形成贯穿所述堆叠层的通孔61，如图6C和图7C所示。

在一些实施例中，形成贯穿所述堆叠层的通孔61的具体步骤包括：

刻蚀所述堆叠层，形成多个贯穿所述堆叠层的通孔61，且多个所述通孔61沿第一方向和第二方向呈阵列排布，所述第一方向和所述第二方向均与所述衬底10的顶面平行，且所述第一方向与所述第二方向相交。

具体来说，可以采用干法刻蚀工艺沿垂直于所述衬底10的顶面的方向刻蚀所述堆叠层，形成沿所述第一方向和所述第二方向呈二维阵列排布的多个所述通孔61，每个所述通孔61均沿垂直于所述衬底10的顶面的方向贯穿所述堆叠层。所述第一方向与所述第二方向相交可以是垂直相交，也可以是倾斜相交，本具体实施方式以所述第一方向和所述第二方向垂直相交为例进行说明。

步骤S54，于所述通孔61内形成沟道结构，如图6I和图7I所示。

在一些实施例中，所述沟道结构可以包括括覆盖于所述通孔内壁的隧穿层121、覆盖于所述隧穿层121表面的电荷捕获层122、覆盖于所述电荷捕获层122表面的铁电层123、覆盖于所述铁电层123表面的缓冲层124、以及覆盖于所述缓冲层124表面的沟道层125。

在一些实施例中，于所述通孔61内形成沟道结构的具体步骤包括：：

于所述通孔61的内壁和所述堆叠层的顶面形成隧穿层121，如图6D和图7D所示；

于所述隧穿层121表面形成电荷捕获层122；

于所述电荷捕获层122表面形成铁电层123，如图6E和图7E；

于所述铁电层123表面形成缓冲层124，如图6F和图7F所示；

于所述缓冲层124表面形成沟道层125，如图6I和图7I所示。

在一些实施例中，于所述缓冲层124表面形成沟道层125的具体步骤包括：

刻蚀所述通孔61底部的所述缓冲层124、所述铁电层123、所述电荷捕获层122和所述隧穿层121，形成暴露所述衬底10的贯穿孔，如图6H和图7H所示；

形成填充满所述贯穿孔并覆盖所述缓冲层124表面的所述沟道层125，如图6I和图7I所示。

具体来说，在形成所述通孔61之后，依次沉积所述隧穿层121、所述电荷捕获层122、所述铁电层123和所述缓冲层124于所述通孔61的内壁，形成如图6F和图7F所示的结构。接着，形成图案化的第一掩模层62于所述堆叠层顶面的所述缓冲层124之上，所述第一掩模层62中具有暴露所述通孔61的第一刻蚀孔621，如图6G和图7G所示。然后，沿所述第一刻蚀孔621刻蚀所述通孔61底部的所述缓冲层124、所述铁电层123、所述电荷捕获层122和所述隧穿层121，形成暴露所述衬底10的贯穿孔，如图6H和图7H所示。去除所述第一掩模层62，并形成填充满所述贯穿孔并覆盖所述缓冲层124表面的所述沟道层125、以及覆盖所述堆叠层顶面的所述沟道层125的第一覆盖层13之后，得到如图6I和图7I所示的结构。其中，所述隧穿层121的材料可以为氧化物材料，例如二氧化硅。所述电荷捕获层122的材料可以为氮氧化硅材料、氮化硅材料、氧化硅复合材料、高K介质复合材料，在一实施例中，所述电荷捕获层122的材料为锌硅氧(ZSO)材料。所述铁电层123的材料可以为氧化铪材料、氧化锆材料、锆钛酸铅材料、或者铪锆氧化物(HZO)材料，在一实施例中，所述铁电层123的材料为铪锆氧化物材料。所述缓冲124的材料可以氧化物材料，例如二氧化硅。所述沟道层125的材料可以为多晶硅材料、锗硅(SiGe)材料、铟镓锌氧化物(IGZO)材料，在一实施例中，所述沟道层125的材料为多晶硅材料。所述第一覆盖层13的材料为绝缘材料，例如二氧化硅。

在一些实施例中，所述方法还包括：

至少刻蚀位于所述堆叠层顶面的部分所述沟道结构，形成暴露所述通孔61内的所述沟道层125的漏极孔63，如图6J和图7J所示；

填充所述漏极孔63形成漏极14，如图6K和图7K所示。

具体来说，可以采用干法刻蚀工艺刻蚀所述第一覆盖层13和部分所述沟道结构，形成暴露所述通孔61内的所述沟道层125的所述漏极孔63，如图6J和图7J所示。之后，沉积钨金属等导电材料于所述漏极孔63内，形成所述漏极14，如图6K和图7K所示。

步骤S55，去除所述牺牲层60，采用导电材料替代所述牺牲层60，形成第一栅极层112，如图6N和图7N所示。

在一些实施例中，形成所述第一栅极层112的具体步骤包括：

刻蚀所述堆叠层，形成多个沿所述第二方向平行排布、且贯穿至所述第一层间隔离层111顶面的分隔槽66，每个所述分隔槽66位于沿所述第二方向平行排布且相邻的两个所述通孔61之间，以将所述第二栅极层114分隔为沿所述第二方向平行排布的多个第二栅极结构41，如图7L和图4所示；

沿所述分隔槽66去除所述牺牲层60，形成空隙区域65，如图6M和图7M所示；

沿所述分隔槽66填充导电材料至所述空隙区域65，形成所述第一栅极层112，如图6N和图7N所示。

在一些实施例中，所述存储装置的制造方法还包括：

去除位于所述分隔槽66内的所有所述导电材料，如图7O所示；

填充绝缘材料于所述分隔槽66内形成分隔结构16，所述分隔结构16将所述第一栅极层112分隔为沿所述第二方向平行排布的多个第一栅极结构40。

具体来说，在形成所述漏极14之后，形成覆盖所述第一覆盖层13和所述漏极14的第二覆盖层15、以及位于所述第二覆盖层15之上的图案化的第二掩模层64，所述第二掩模层64中具有第二刻蚀孔。沿所述第二刻蚀孔刻蚀位于所述第一覆盖层13、位于所述堆叠层上的沟道结构、以及部分位于所述通孔61内的所述沟道结构，形成多个沿所述第二方向平行排布、且贯穿至所述第一层间隔离层111顶面的分隔槽66，每个所述分隔槽66位于沿所述第二方向平行排布且相邻的两个所述通孔61之间，以将所述第二栅极层114分隔为沿所述第二方向平行排布的多个第二栅极结构41，如图6L、图7L和图4所示。接着，采用湿法刻蚀工艺沿所述分隔槽66去除所述牺牲层60，形成空隙区域65，如图6M和图7M所示。之后，沿所述分隔槽66填充导电材料至所述空隙区域65，形成填充满所述空隙区域65的所述第一栅极层112和填充满所述分隔槽66的填充结构67，如图6N和图7N所示。回刻蚀所述分隔槽66中的所述填充结构67，完全去除所述填充结构67，从而通过所述分隔槽66将所述第一栅极层112分隔为沿所述第二方向平行排布的多个第一栅极结构40，如图6O、图7O和图4所示。最后，填充绝缘材料于所述分隔槽66内形成分隔结构16，如图6P和图7P所示。

在一些实施例中，所述第一栅极层112的材料为金属材料，所述第二栅极层114的材料为多晶硅材料。

根据另一些实施例，本具体实施方式还提供了一种如上述一项所述的存储装置的驱动方法。附图8是本申请具体实施方式中存储装置的驱动方法流程图，本具体实施方式驱动的所述存储装置的结构示意图可以参见图1A、图1B、图2-图4，本具体实施方式的驱动方法驱动的存储装置可以采用如图5、图6A-图6P和图7A-图7P所示的存储装置的形成方法形成。如图1A-图1B、图4和图8所示，所述存储装置的驱动方法，包括如下步骤：

步骤S91，于第一存储模式下，施加第一开启电压于所述第二栅极层114、并施加第一存储电压于所述第一栅极层112，写入信息至所述铁电层123；

步骤S92，于第二存储模式下，施加第二开启电压于所述第二栅极层114、并施加第二存储电压于所述第一栅极层112，写入信息至所述电荷捕获层122。

举例来说，在第一存储模式下，所述存储装置作为非易失性存储器FeRAM使用，此时，在进行写入操作时，在所述第二栅极层114上施加第一开启电压之后，向所述第一栅极层112上施加第一存储电压，使得所述铁电层123发生极化，极化后，在所述铁电层123表面产生电荷，从而实现信息的写入。在第二存储模式下，所述存储装置作为非易失性存储器NAND使用，此时，在进行写入操作时，在所述第二栅极层114上施加第二开启电压之后，向所述第一栅极层112上施加第二存储电压，且所述第二存储电压大于所述第一存储电压，电子或空穴穿过所述隧穿层121进入所述电荷捕获层122，并存储于所述电荷捕获层122。所述电荷捕获层122中存储的电子使得所述铁电层123的极化可以长期保存，从而实现所述存储装置的非易失性存储功能。其中，所述第二存储电压大于所述第一存储电压。

在一些实施例中，所述存储装置的驱动方法还包括如下步骤：

于第一存储模式下，施加第一读取电压于所述第一栅极层112，读取所述铁电层123中存储的信息；

于第二存储模式下，施加第二读取电压于所述第一栅极层112，读取所述电荷捕获层122中的信息。

举例来说，在第一存储模式下，所述存储装置作为非易失性存储器FeRAM使用，此时，在进行读取操作时，对于发生极化的所述铁电层123所在的所述沟道结构，其开启电压下降，此时，通过向所述第一栅极层112施加第一读取电压，所述沟道结构对应的S/D电路开启，读取数字1；对于未发生极化的所述铁电层123所在的所述沟道结构，通过向所述第一栅极层112施加第一读取电压，所述沟道结构对应的S/D电路关闭，读取数字0。在第二存储模式下，所述存储装置作为非易失性存储器NAND使用，此时，在进行读取操作时，对于发生极化的所述铁电层123所在的所述沟道结构，其开启电压下降，此时，通过向所述第一栅极层112施加第二读取电压，所述沟道结构对应的S/D电路开启，读取数字1；对于未发生极化的所述铁电层123所在的所述沟道结构，通过向所述第一栅极层112施加第二读取电压，所述沟道结构对应的S/D电路关闭，读取数字0。

在一些实施例中，所述存储装置的驱动方法还包括如下步骤：

于第一存储模式下，施加第一擦除电压于所述第一栅极层112，擦除所述铁电层123中存储的信息；

于第二存储模式下，施加第二擦除电压于所述第一栅极层112，擦除所述电荷捕获层122中存储的信息。

举例来说，在第一存储模式下，所述存储装置作为非易失性存储器FeRAM使用，此时，在进行擦除操作时，通过向所述第一栅极层112施加第一擦除电压，使用所述铁电层123的实测电滞回线进行去极化，从而实现所述存储装置中存储信息的擦除。在第二存储模式下，所述存储装置作为非易失性存储器NAND使用，此时，在进行擦除操作时，通过向所述第一栅极层112施加第二擦除电压，使用所述铁电层123的实测电滞回线进行去极化，从而实现所述存储装置中存储信息的擦除。

本具体实施方式一些实施例提供的存储装置及其制造方法、驱动方法，通过设置包括第一栅极层、第二栅极层、以及位于第一栅极层与第二栅极层之间和第一栅极层和衬底之间的堆叠结构，且在堆叠结构中设置贯穿所述堆叠结构的通孔、以及填充于所述通孔内的沟道结构的存储结构，使得所述存储装置可以作为不同存储模式的非易失性存储器使用，从而实现了所述存储装置的多功能性，扩展了所述存储装置的应用领域。

以上所述仅是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (19)

1.一种存储装置，其特征在于，包括：

衬底；

堆叠结构，所述堆叠结构包括第一栅极层、第二栅极层以及层间隔离层，所述层间隔离层位于所述第一栅极层与所述第二栅极层之间、以及所述第一栅极层与所述衬底之间；

存储结构，包括贯穿所述堆叠结构的通孔、以及填充于所述通孔内的沟道结构。

2.根据权利要求1所述的存储装置，其特征在于，所述沟道结构包括覆盖于所述通孔内壁的隧穿层、覆盖于所述隧穿层表面的电荷捕获层、覆盖于所述电荷捕获层表面的铁电层、覆盖于所述铁电层表面的缓冲层、以及覆盖于所述缓冲层表面的沟道层。

3.根据权利要求2所述的存储装置，其特征在于，所述沟道层贯穿所述通孔底部的所述隧穿层、所述电荷捕获层、所述铁电层和所述缓冲层，且所述沟道层的底面与所述衬底接触；所述存储装置还包括：漏极，所述漏极与所述沟道层的顶面接触连接。

4.根据权利要求3所述的存储装置，其特征在于，所述沟道结构还覆盖所述堆叠结构的顶面；

所述漏极贯穿位于所述堆叠结构顶面的所述沟道结构。

5.根据权利要求1所述的存储装置，其特征在于，所述存储结构的数量为多个，且多个所述存储结构沿第一方向和第二方向呈阵列排布。

6.根据权利要求5所述的存储装置，其特征在于，所述第一栅极层包括沿第二方向平行间隔排布的多个第一栅极结构，所述第二栅极层包括沿第二方向平行间隔排布的多个第二栅极结构，所述第二栅极结构位于所述第一栅极结构上方，沿所述第一方向平行排布的多个所述存储结构共用所述第一栅极结构和所述第二栅极结构。

7.根据权利要求6所述的存储装置，其特征在于，还包括：

分隔结构，所述分隔结构沿垂直于所述衬底的顶面的方向贯穿所述堆叠结构，且位于相邻的两个所述第一栅极结构、以及相邻的两个所述第二栅极结构之间。

8.根据权利要求6所述的存储装置，其特征在于，所述第一栅极结构的材料为金属材料，所述第二栅极结构的材料为多晶硅材料。

9.一种存储装置的制造方法，其特征在于，包括如下步骤：

提供衬底；

形成堆叠层，所述堆叠层包括依次堆叠于所述衬底上的第一层间隔离层、牺牲层、第二层间隔离层、以及第二栅极层；

刻蚀所述堆叠层，形成贯穿所述堆叠层的通孔；

于所述通孔内形成沟道结构；

去除所述牺牲层，采用导电材料替代所述牺牲层，形成第一栅极层。

10.根据权利要求9所述的存储装置的制造方法，其特征在于，形成贯穿所述堆叠层的通孔的具体步骤包括：

刻蚀所述堆叠层，形成多个贯穿所述堆叠层的通孔，且多个所述通孔沿第一方向和第二方向呈阵列排布，所述第一方向和所述第二方向均与所述衬底的顶面平行，且所述第一方向与所述第二方向相交。

11.根据权利要求10所述的存储装置的制造方法，其特征在于，于所述通孔内形成沟道结构的具体步骤包括：

于所述通孔的内壁和所述堆叠层的顶面形成隧穿层；

于所述隧穿层表面形成电荷捕获层；

于所述电荷捕获层表面形成铁电层；

于所述铁电层表面形成缓冲层；

于所述缓冲层表面形成沟道层。

12.根据权利要求11所述的存储装置的制造方法，其特征在于，于所述缓冲层表面形成沟道层的具体步骤包括：

刻蚀所述通孔底部的所述缓冲层、所述铁电层、所述电荷捕获层和所述隧穿层，形成暴露所述衬底的贯穿孔；

形成填充满所述贯穿孔并覆盖所述缓冲层表面的所述沟道层。

13.根据权利要求12所述的存储装置的制造方法，其特征在于，所述方法还包括：

至少刻蚀位于所述堆叠层顶面的部分所述沟道结构，形成暴露所述通孔内的所述沟道层的漏极孔；填充所述漏极孔形成漏极。

14.根据权利要求9所述的存储装置的制造方法，其特征在于，形成所述第一栅极层的具体步骤包括：刻蚀所述堆叠层，形成多个沿第二方向平行排布、且贯穿至所述第一层间隔离层顶面的分隔槽，每个所述分隔槽位于沿所述第二方向平行排布且相邻的两个所述通孔之间，以将所述第二栅极层分隔为沿所述第二方向平行排布的多个第二栅极结构；

沿所述分隔槽去除所述牺牲层，形成空隙区域；

沿所述分隔槽填充导电材料至所述空隙区域，形成所述第一栅极层。

15.根据权利要求14所述的存储装置的制造方法，其特征在于，还包括：

去除位于所述分隔槽内的所述导电材料；

填充绝缘材料于所述分隔槽内形成分隔结构，所述分隔结构将所述第一栅极层分隔为沿所述第二方向平行排布的多个第一栅极结构。

16.根据权利要求9所述的存储装置的制造方法，其特征在于，所述第一栅极层的材料为金属材料，所述第二栅极层的材料为多晶硅材料。

17.一种如权利要求1-8中任一项所述的存储装置的驱动方法，其特征在于，包括如下步骤：

于第一存储模式下，施加第一开启电压于所述第二栅极层、并施加第一存储电压于所述第一栅极层，写入信息至铁电层；

于第二存储模式下，施加第二开启电压于所述第二栅极层、并施加第二存储电压于所述第一栅极层，写入信息至电荷捕获层。

18.根据权利要求17所述的存储装置的驱动方法，其特征在于，还包括如下步骤：

于第一存储模式下，施加第一读取电压于所述第一栅极层，读取所述铁电层中存储的信息；

于第二存储模式下，施加第二读取电压于所述第一栅极层，读取所述电荷捕获层中的信息。

19.根据权利要求17或18所述的存储装置的驱动方法，其特征在于，还包括如下步骤：

于第一存储模式下，施加第一擦除电压于所述第一栅极层，擦除所述铁电层中存储的信息；

于第二存储模式下，施加第二擦除电压于所述第一栅极层，擦除所述电荷捕获层中存储的信息。