CN116324950A - 显示基板及显示装置 - Google Patents
显示基板及显示装置 Download PDFInfo
- Publication number
- CN116324950A CN116324950A CN202280003530.4A CN202280003530A CN116324950A CN 116324950 A CN116324950 A CN 116324950A CN 202280003530 A CN202280003530 A CN 202280003530A CN 116324950 A CN116324950 A CN 116324950A
- Authority
- CN
- China
- Prior art keywords
- signal line
- sub
- display
- display area
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 163
- 239000003990 capacitor Substances 0.000 claims description 38
- 238000003860 storage Methods 0.000 claims description 34
- 239000004020 conductor Substances 0.000 claims description 9
- 239000007769 metal material Substances 0.000 claims description 7
- 238000002834 transmittance Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 295
- 230000036961 partial effect Effects 0.000 description 52
- 229910052751 metal Inorganic materials 0.000 description 38
- 239000002184 metal Substances 0.000 description 38
- 239000010408 film Substances 0.000 description 35
- 238000000034 method Methods 0.000 description 32
- 230000008569 process Effects 0.000 description 32
- 238000000059 patterning Methods 0.000 description 21
- 239000004065 semiconductor Substances 0.000 description 19
- 239000010409 thin film Substances 0.000 description 17
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 13
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 238000005538 encapsulation Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 11
- 229910010272 inorganic material Inorganic materials 0.000 description 10
- 239000011147 inorganic material Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 230000002829 reductive effect Effects 0.000 description 9
- 238000012546 transfer Methods 0.000 description 9
- 239000000470 constituent Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000011368 organic material Substances 0.000 description 7
- -1 polyethylene terephthalate Polymers 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 5
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 5
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 5
- 229920000139 polyethylene terephthalate Polymers 0.000 description 5
- 239000005020 polyethylene terephthalate Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000002096 quantum dot Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- LLLVZDVNHNWSDS-UHFFFAOYSA-N 4-methylidene-3,5-dioxabicyclo[5.2.2]undeca-1(9),7,10-triene-2,6-dione Chemical compound C1(C2=CC=C(C(=O)OC(=C)O1)C=C2)=O LLLVZDVNHNWSDS-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910001257 Nb alloy Inorganic materials 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000004753 textile Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
一种显示基板，包括：衬底基板(100)、多个第一像素电路(11)、多个第一发光元件(12)以及至少一条第一信号线(L1)。多个第一像素电路(11)和多个第一发光元件(12)位于第一显示区(A1)。至少一个第一像素电路(11)与至少一个第一发光元件(12)电连接，配置为驱动所述至少一个第一发光元件(12)发光。至少一条第一信号线(L1)配置为在第一方向(X)上给多个第一像素电路(11)提供第一信号。至少一条第一信号线(L1)包括并联且电连接的第一子信号线(L11)和第二子信号线(L12)，第一子信号线(L11)位于第一显示区(A1)，第二子信号线(L12)位于第二显示区(A2)。
Description
本申请要求于2021年10月20日提交中国专利局、申请号为202111221399.2、发明名称为“显示基板及显示装置”的中国专利申请的优先权，其内容应理解为通过引用的方式并入本申请中。
本文涉及但不限于显示技术领域，尤指一种显示基板及显示装置。
有机发光二极管(OLED，Organic Light Emitting Diode)和量子点发光二极管(QLED，Quantum-dot Light Emitting Diode)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，显示设备上通常会安装摄像头来满足拍摄需求。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开实施例提供一种显示基板及显示装置。
一方面，本公开实施例提供一种显示基板，包括：衬底基板、多个第一像素电路、多个第一发光元件、以及至少一条第一信号线。衬底基板，包括第一显示区和位于所述第一显示区至少一侧的第二显示区。多个第一像素电路和多个第一发光元件位于所述第一显示区。所述多个第一像素电路中的至少一个第一像素电路与所述多个第一发光元件中的至少一个第一发光元件电连接，配置为驱动所述至少一个第一发光元件发光。至少一条第一信号线，配置为在第一方向上给多个第一像素电路提供第一信号。至少一条第一信号线包括并联且电连接的第一子信号线和第二子信号线，所述第一子信号线位 于所述第一显示区，所述第二子信号线位于所述第二显示区。
在一些示例性实施方式中，所述第一子信号线采用透明导电材料，所述第二子信号线采用金属材料。
在一些示例性实施方式中，所述第二子信号线位于所述第一子信号线远离所述衬底基板的一侧。
在一些示例性实施方式中，所述至少一条第一信号线还包括：位于所述第二显示区的第三子信号线和第四子信号线，所述第三子信号线和所述第四子信号线位于所述第一显示区沿所述第一方向的相对两侧的第二显示区内。所述第一子信号线的两端分别与所述第三子信号线和所述第四子信号线电连接，所述第二子信号线的两端分别与所述第三子信号线和所述第四子信号线电连接。
在一些示例性实施方式中，所述第一子信号线的至少一端通过至少一个第一像素电路的晶体管的栅极与第三子信号线或第四子信号线电连接。
在一些示例性实施方式中，所述显示基板包括多条第一信号线，所述多条第一信号线被分为两组，第一组第一信号线的第二子信号线位于所述第一显示区沿第二方向一侧的第二显示区内，第二组第一信号线的第二子信号线位于所述第一显示区沿所述第二方向另一侧的第二显示区内，所述第二方向与所述第一方向交叉。
在一些示例性实施方式中，所述显示基板还包括：位于所述第二显示区的多个第二像素电路和多个第二发光元件，所述多个第二像素电路中的至少一个第二像素电路与所述多个第二发光元件中的至少一个第二发光元件电连接，配置为驱动所述至少一个第二发光元件发光。所述至少一条第一信号线的第二子信号线在所述衬底基板的正投影与所述第二发光元件的阳极在所述衬底基板的正投影没有交叠。
在一些示例性实施方式中，所述第二像素电路至少包括：驱动晶体管、阈值补偿晶体管和存储电容。所述驱动晶体管的栅极与所述存储电容的第一极板和所述阈值补偿晶体管的第一极电连接。所述至少一条第一信号线的第二子信号线在所述衬底基板的正投影与所述第二像素电路的驱动晶体管的栅极、所述阈值补偿晶体管的第一极和所述存储电容的第一极板的连接位置在 所述衬底基板的正投影没有交叠。
在一些示例性实施方式中，所述第二子信号线包括：第一连接段、第二连接段、第三连接段和第四连接段。所述第二连接段为沿所述第一方向延伸的直线段，所述第二连接段与所述第一连接段电连接，所述第一连接段配置为至少部分包围一个第二发光元件的阳极。所述第三连接段为沿第二方向延伸的折线，所述第四连接段与所述第三连接段连接，所述第四连接段为沿所述第一方向延伸的直线段。所述第二方向与所述第一方向交叉。
在一些示例性实施方式中，所述第二显示区还设置有与所述第二子信号线同层设置的多条辅助走线，所述多条辅助走线在所述衬底基板的正投影与所述第二发光元件的阳极、以及所述第二像素电路的所述驱动晶体管的栅极、所述阈值补偿晶体管的第一极和所述存储电容的第一极板的连接位置在所述衬底基板的正投影没有交叠。
在一些示例性实施方式中，所述辅助走线被配置为与第一电源线电连接。
在一些示例性实施方式中，所述多条辅助走线中的至少一条包括：相互连接的第一辅助段和第二辅助段，所述第一辅助段为沿所述第一方向延伸的直线段，所述第二辅助段为沿第二方向延伸的折线，所述第二方向与所述第一方向交叉。
在一些示例性实施方式中，所述至少一条第一信号线包括以下至少之一：扫描线、第一复位控制线、发光控制线。
在一些示例性实施方式中，所述显示基板还包括：至少一条第二信号线，配置为在第二方向上给多个第一像素电路提供第二信号。所述至少一条第二信号线包括并联且电连接的第五子信号线和第六子信号线，所述第五子信号线位于所述第一显示区，所述第六子信号线位于所述第二显示区；所述第一方向与第二方向交叉。
在一些示例性实施方式中，所述第一方向垂直于所述第二方向。
在一些示例性实施方式中，所述至少一条第二信号线还包括：位于所述第二显示区的第七子信号线和第八子信号线，所述第七子信号线和所述第八子信号线位于所述第一显示区沿所述第二方向的相对两侧的第二显示区内。 所述第五子信号线的两端分别与所述第七子信号线和所述第八子信号线电连接，所述第六子信号线的两端分别与所述第七子信号线和所述第八子信号线电连接。
在一些示例性实施方式中，所述第五子信号线与所述第一子信号线同层设置，所述第六子信号线与所述第二子信号线位于不同膜层。
在一些示例性实施方式中，所述第一显示区的像素密度小于或等于所述第二显示区的像素密度。
在一些示例性实施方式中，所述第一显示区的光透过率大于所述第二显示区的光透过率。
另一方面，本公开实施例提供一种显示装置，包括如上所述的显示基板。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中一个或多个部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
图1为本公开至少一实施例的显示基板的示意图；
图2为本公开至少一实施例的像素电路的等效电路图；
图3为图2提供的像素电路的工作时序图；
图4为本公开至少一实施例的显示基板的第一信号线的局部示意图；
图5和图6为本公开至少一实施例的显示基板的局部走线示意图；
图7为本公开至少一实施例的显示区域的局部平面示意图；
图8为图7中区域A11的局部平面示意图；
图9为图8中沿Q-Q’方向的局部剖面示意图；
图10为图7中区域A12的局部平面示意图；
图11为图7中区域A13的局部平面示意图；
图12A为图8中形成半导体层后的第一显示区的局部示意图；
图12B为图10中形成半导体层后的第二显示区的局部示意图；
图12C为图11中形成半导体层后的显示区域的局部示意图；
图13A为图8中形成第一导电层后的第一显示区的局部示意图；
图13B为图10中形成第一导电层后的第二显示区的局部示意图；
图13C为图11中形成第一导电层后的显示区域的局部示意图；
图14A为图8中形成第二导电层后的第一显示区的局部示意图；
图14B为图10中形成第二导电层后的第二显示区的局部示意图；
图14C为图11中形成第二导电层后的显示区域的局部示意图；
图15A为图8中形成第三绝缘层后的第一显示区的局部示意图；
图15B为图10中形成第三绝缘层后的第二显示区的局部示意图；
图15C为图11中形成第三绝缘层后的显示区域的局部示意图；
图16A为图8中形成第三导电层后的第一显示区的局部示意图；
图16B为图10中形成第三导电层后的第二显示区的局部示意图；
图16C为图11中形成第三导电层后的显示区域的局部示意图；
图17A为图8中形成第四绝缘层后的第一显示区的局部示意图；
图17B为图11中形成第四绝缘层后的显示区域的局部示意图；
图18A为图8中形成透明导电层后的第一显示区的局部示意图；
图18B为图11中形成透明导电层后的显示区域的局部示意图；
图19A为图8中形成第五绝缘层后的第一显示区的局部示意图；
图19B为图10中形成第五绝缘层后的第二显示区的局部示意图；
图19C为图11中形成第五绝缘层后的显示区域的局部示意图；
图20A为图8中形成第四导电层后的第一显示区的局部示意图；
图20B为图10中形成第四导电层后的第二显示区的局部示意图；
图21为图10中阳极层和第四导电层的示意图；
图22为本公开至少一实施例的第一显示区和第二显示区的交界处的走线示意图；
图23为本公开至少一实施例的显示基板的第二信号线的局部示意图；
图24为本公开至少一实施例的显示基板的第一信号线和第二信号线的局部示意图；
图25为本公开至少一实施例的显示装置的示意图。
下面将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为其他形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中一个或多个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”表示两个及以上的数量。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述的构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有多种功能的元件等。
在本说明书中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏电极端子、漏区域或漏电极)与源极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏极、第二极可以为源极，或者第一极可以为源极、第二极可以为漏极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
本公开中的“光透过率”指的是光线透过介质的能力，是透过透明或半透明体的光通量与其入射光通量的百分率。
本公开中的“约”、“大致”，是指不严格限定界限，允许工艺和测量误差范围内的情况。在本公开中，“大致相同”是指数值相差10％以内的情况。
在本说明书中，A沿着B方向延伸是指，A可以包括主体部分和与主体部分连接的次要部分，主体部分是线、线段或条形状体，主体部分沿着B方向伸展，且主体部分沿着B方向伸展的长度大于次要部分沿着其它方向伸展 的长度。本说明书中所说的“A沿着B方向延伸”均是指“A的主体部分沿着B方向延伸”。
本公开实施例提供一种显示基板，包括：衬底基板、多个第一像素电路、多个第一发光元件以及至少一条第一信号线。衬底基板包括第一显示区和位于第一显示区至少一侧的第二显示区。多个第一像素电路和多个第一发光元件位于第一显示区。至少一个第一像素电路与至少一个第一发光元件电连接，配置为驱动至少一个第一发光元件发光。至少一条第一信号线配置为在第一方向上给多个第一像素电路提供第一信号。至少一条第一信号线包括并联且电连接的第一子信号线和第二子信号线。第一子信号线的至少部分位于第一显示区，第二子信号线位于第二显示区。
在本实施例中，并联是指将至少两个同类或不同类的元件并列连接在电路的两点之间的一种连接方式。在本示例中，第一子信号线可以具有第一端和第二端，第二子信号线可以具有第一端和第二端，第一子信号线和第二子信号线并联是指第一子信号线的第一端和第二子信号线的第一端电连接，第一子信号线的第二端和第二子信号线的第二端电连接，第一子信号线和第二子信号线并列接入第一信号的传输电路中。
本实施例提供的显示基板，通过设置第一信号线采用并联走线方式向第一显示区传输第一信号，可以改善第一信号线的阻抗对第一显示区的影响，从而可以提升显示基板的刷新率和均一化显示效果。
在一些示例性实施方式中，第一子信号线可以采用透明导电材料，例如氧化铟锡(ITO)等，第二子信号线可以采用金属材料。第一子信号线采用透明导电材料，可以确保第一显示区的光透过率。由于透明导电材料的电阻大于金属材料的电阻，本示例采用金属材料的第二子信号线与采用透明导电材料的第一子信号线进行并联且电连接，可以改善由于第一子信号线的电阻过大在第一显示区周边的第二显示区产生的显示不良，从而可以提升显示基板的刷新率和均一化显示效果。
在一些示例性实施方式中，第二子信号线可以位于第一子信号线远离衬底基板的一侧。然而，本实施例对此并不限定。在另一些示例中，第二子信号线可以位于第一子信号线靠近衬底基板的一侧。
在一些示例性实施方式中，显示基板还可以包括：位于第二显示区的多个第二像素电路和多个第二发光元件。多个第二像素电路中的至少一个第二像素电路与多个第二发光元件中的至少一个第二发光元件电连接，配置为驱动所述至少一个第二发光元件发光。至少一条第一信号线的第二子信号线在衬底基板的正投影与第二发光元件的阳极在衬底基板的正投影没有交叠。本示例通过设置第一信号线的第二子信号线绕过第二发光元件的阳极排布，可以保证第二发光元件的平坦性，从而保证第二发光元件的显示效果。
在一些示例性实施方式中，第二像素电路可以至少包括：驱动晶体管、阈值补偿晶体管和存储电容。驱动晶体管的栅极与存储电容的第一极板和阈值补偿晶体管的第一极电连接。至少一条第一信号线的第二子信号线在衬底基板的正投影与第二像素电路的驱动晶体管的栅极、阈值补偿晶体管的第一极和存储电容的第一极板的连接位置在衬底基板的正投影没有交叠。本示例中，第二像素电路的驱动晶体管的栅极、阈值补偿晶体管的第一极和存储电容的第一极板的连接点为第一节点，通过设置第一信号线的第二子信号线避开第一节点，可以降低第一信号线传输的第一信号对第一节点的串扰。
在一些示例性实施方式中，第二显示区还可以包括：与第二子信号线同层设置的多条辅助走线。多条辅助走线在衬底基板的正投影与第二发光元件的阳极在衬底基板的正投影可以没有交叠，还可以与第二像素电路的驱动晶体管的栅极、阈值补偿晶体管的第一极和存储电容的第一极板的连接位置在衬底基板的正投影没有交叠。本示例通过设置与第二子信号线的排布类似的辅助走线，且辅助走线绕过第二发光元件的阳极和第二像素电路的第一节点，可以保证显示区域的走线均一性，而且可以保证第二发光元件的显示效果，并降低对第一节点的串扰。
在一些示例性实施方式中，辅助走线可以被配置为与第一电源线电连接。如此一来，可以改善显示基板的显示均一性。
在一些示例性实施方式中，显示基板还可以包括：至少一条第二信号线，配置为在第二方向上给多个第一像素电路提供第二信号。至少一条第二信号线可以包括并联且电连接的第五子信号线和第六子信号线，第五子信号线可以位于第一显示区，第六子信号线可以位于第二显示区。第一方向与第二方 向交叉。例如，第一方向可以垂直于第二方向。本示例通过设置第二信号线采用并联走线方式向第一显示区传输第二信号，可以改善第二信号线的阻抗对第一显示区的影响，从而可以提升显示基板的刷新率和均一化显示效果。
下面通过一些示例对本实施例的方案进行举例说明。
图1为本公开至少一实施例的显示基板的示意图。在一些示例中，如图1所示，显示基板可以包括：显示区域AA和围绕在显示区域AA外围的周边区域BB。显示基板的显示区域AA可以包括：第一显示区A1和位于第一显示区A1至少一侧的第二显示区A2。例如，第二显示区A2可以围绕在第一显示区A1的四周。第一显示区A1可以位于显示区域AA的顶部正中间位置。然而，本实施例对此并不限定。例如，第一显示区A1可以位于显示区域AA的左上角或者右上角等其他位置。
在一些示例中，如图1所示，显示区域AA可以为矩形，例如圆角矩形。第一显示区A1可以为圆形或椭圆形。然而，本实施例对此并不限定。例如，第一显示区A1可以为矩形、五边形、或六边形等其他形状。
在一些示例中，如图1所示，第一显示区A1可以为透光显示区，还可以称为屏下摄像头(FDC，Full Display With Camera)区域。第二显示区A2可以为非透光显示区，还可以称为正常显示区。第一显示区A1的光透过率可以大于第二显示区A2的光透过率。例如，感光传感器(比如，摄像头、红外传感器)等硬件在显示基板上的正投影可以位于显示基板的第一显示区A1内。在一些示例中，第一显示区A1可以为圆形，感光传感器在显示基板上的正投影的尺寸可以小于或等于第一显示区A1的尺寸。然而，本实施例对此并不限定。在另一些示例中，第一显示区可以为矩形，感光传感器在显示基板上的正投影的尺寸可以小于或等于第一显示区的内切圆的尺寸。
在一些示例中，显示区域AA至少可以包括规则排布的多个像素单元、沿着第一方向X延伸的多条第一信号线(例如包括：扫描线、复位控制线、发光控制线)、沿着第二方向Y延伸的多条第二信号线(例如包括数据线和电源线)。其中，第一方向X和第二方向Y可以位于同一平面内，且第一方向X与第二方向Y交叉，例如，第一方向X可以垂直于第二方向Y。
在一些示例中，显示区域AA的一个像素单元可以包括三个子像素，三 个子像素可以分别为红色子像素、绿色子像素和蓝色子像素。然而，本实施例对此并不限定。在一些示例中，一个像素单元可以包括四个子像素，四个子像素可以分别为红色子像素、绿色子像素、蓝色子像素和白色子像素。
在一些示例中，至少一个子像素可以包括像素电路和发光元件。像素电路可以配置为驱动所连接的发光元件。例如，像素电路可以配置为提供驱动电流以驱动发光元件发光。像素电路可以包括多个晶体管和至少一个电容。例如，像素电路可以为3T1C结构、8T1C结构、7T1C结构或者5T1C结构。其中，上述电路结构中的T指的是薄膜晶体管，C指的是电容，T前面的数字代表电路中薄膜晶体管的数量，C前面的数字代表电路中电容的数量。
在一些示例中，发光元件可以是发光二极管(LED，Light Emitting Diode)、有机发光二极管(OLED，Organic Light Emitting Diode)、量子点发光二极管(QLED，Quantum Dot Light Emitting Diodes)、微LED(包括：mini-LED或micro-LED)等中的任一者。例如，发光元件可以为OLED，发光元件在其对应的像素电路的驱动下可以发出红光、绿光、蓝光、或者白光等。发光元件发光的颜色可以根据需要而定。在一些示例中，发光元件可以包括：阳极、阴极以及位于阳极和阴极之间的有机发光层。发光元件的阳极可以与对应的像素电路电连接。然而，本实施例对此并不限定。
在一些示例中，发光元件的形状可以是矩形、菱形、五边形或六边形。一个像素单元包括三个子像素时，三个子像素的发光元件可以采用水平并列、竖直并列或品字方式排列；一个像素单元包括四个子像素时，四个子像素的发光元件可以采用水平并列、竖直并列或正方形方式排列。然而，本实施例对此并不限定。
图2为本公开至少一实施例的像素电路的等效电路图。本示例的像素电路以7T1C结构为例进行说明。图3为图2提供的像素电路的工作时序图。
在一些示例中，如图2所示，本示例的像素电路可以包括：六个开关晶体管(T1、T2、T4至T7)、一个驱动晶体管T3和一个存储电容Cst。六个开关晶体管分别为数据写入晶体管T4、阈值补偿晶体管T2、第一发光控制晶体管T5、第二发光控制晶体管T6、第一复位晶体管T1、以及第二复位晶体管T7。发光元件EL包括阳极、阴极以及位于阳极和阴极之间的有机发光 层。
在一些示例中，驱动晶体管和六个开关晶体管可以是P型晶体管，或者可以是N型晶体管。像素电路中采用相同类型的晶体管可以简化工艺流程，减少显示基板的工艺难度，提高产品的良率。在一些可能的实现方式中，驱动晶体管和六个开关晶体管可以包括P型晶体管和N型晶体管。
在一些示例中，驱动晶体管和六个开关晶体管可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(LTPS，Low Temperature Poly-Silicon)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(LTPS+Oxide)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。
在一些示例中，如图2所示，像素电路可以与扫描线GL、数据线DL、第一电源线PL1、第二电源线PL2、发光控制线EML、初始信号线INIT、第一复位控制线RST1和第二复位控制线RST2电连接。在一些示例中，第一电源线PL1可以配置为向像素电路提供恒定的第一电压信号VDD，第二电源线PL2可以配置为向像素电路提供恒定的第二电压信号VSS，并且第一电压信号VDD大于第二电压信号VSS。扫描线GL可以配置为向像素电路提供扫描信号SCAN，数据线DL可以配置为向像素电路提供数据信号DATA，发光控制线EML可以配置为向像素电路提供发光控制信号EM，第一复位控制线RST1可以配置为向像素电路提供第一复位控制信号RESET1，第二复位控制线RST2可以配置为向像素电路提供第二复位信号RESET2。
在一些示例中，在一行像素电路中，第二复位控制线RST2可以与扫描线GL相连，以被输入扫描信号SCAN。即，第n行像素电路接收的第二复位信号RESET2(n)为第n行像素电路接收的扫描信号SCAN(n)。其中，n为正整数。然而，本实施例对此并不限定。例如，第二复位控制信号线RST2可以被输入不同于扫描信号SCAN的第二复位控制信号RESET2。在一些示 例中，在第n行像素电路中，第一复位控制线RST1可以与第n-1行像素电路的扫描线GL连接，以被输入扫描信号SCAN(n-1)，即第一复位控制信号RESET1(n)与扫描信号SCAN(n-1)相同。如此，可以减少显示基板的信号线，实现显示基板的窄边框。
在一些示例中，如图2所示，驱动晶体管T3与发光元件EL电连接，并在扫描信号SCAN、数据信号DATA、第一电压信号VDD、第二电压信号VSS等信号的控制下输出驱动电流以驱动发光元件EL发光。数据写入晶体管T4的栅极与扫描线GL电连接，数据写入晶体管T4的第一极与数据线DL电连接，数据写入晶体管T4的第二极与驱动晶体管T3的第一极电连接。阈值补偿晶体管T2的栅极与扫描线GL电连接，阈值补偿晶体管T2的第一极与驱动晶体管T3的栅极电连接，阈值补偿晶体管T2的第二极与驱动晶体管T3的第二极电连接。第一发光控制晶体管T5的栅极与发光控制线EML电连接，第一发光控制晶体管T5的第一极与第一电源线PL1电连接，第一发光控制晶体管T5的第二极与驱动晶体管T3的第一极电连接。第二发光控制晶体管T6的栅极与发光控制线EML电连接，第二发光控制晶体管T6的第一极与驱动晶体管T3的第二极电连接，第二发光控制晶体管T6的第二极与发光元件EL的阳极电连接。第一复位晶体管T1与驱动晶体管T3的栅极电连接，并配置为对驱动晶体管T3的栅极进行复位，第二复位晶体管T7与发光元件EL的阳极电连接，并配置为对发光元件EL的阳极进行复位。第一复位晶体管T1的栅极与第一复位控制线RST1电连接，第一复位晶体管T1的第一极与初始信号线INIT电连接，第一复位晶体管T1的第二极与驱动晶体管T3的栅极电连接。第二复位晶体管T7的栅极与第二复位控制线RST2电连接，第二复位晶体管T7的第一极与初始信号线INIT电连接，第二复位晶体管T7的第二极与发光元件EL的阳极电连接。存储电容Cst的第一极板与驱动晶体管T3的栅极电连接，存储电容Cst的第二极板与第一电源线PL1电连接。
在本示例中，第一节点N1为存储电容Cst、第一复位晶体管T1、驱动晶体管T3和阈值补偿晶体管T2的连接点，第二节点N2为第一发光控制晶体管T5、数据写入晶体管T4和驱动晶体管T3的连接点，第三节点N3为驱 动晶体管T3、阈值补偿晶体管T2和第二发光控制晶体管T6的连接点，第四节点N4为第二发光控制晶体管T6、第二复位晶体管T7和发光元件EL的连接点。
下面参照图3对图2所示的像素电路的工作过程进行说明。其中，以图2所示的像素电路包括的多个晶体管均为P型晶体管为例进行说明。在本示例中，第二复位控制线RST2可以与扫描线GL相连，以被输入扫描信号SCAN。
在一些示例中，如图2和图3所示，在一帧显示时间段，像素电路的工作过程可以包括：第一阶段S1、第二阶段S2和第三阶段S3。
第一阶段S1，称为复位阶段。第一复位控制线RST1提供的第一复位控制信号RESET1为低电平信号，使第一复位晶体管T1导通，初始信号线INIT提供的初始信号Vinit被提供至第一节点N1，对第一节点N1进行初始化，清除存储电容Cst中原有数据电压。扫描线GL提供的扫描信号SCAN为高电平信号，发光控制线EML提供的发光控制信号EM为高电平信号，使数据写入晶体管T4、阈值补偿晶体管T2、第一发光控制晶体管T5、第二发光控制晶体管T6以及第二复位晶体管T7断开。此阶段发光元件EL不发光。
第二阶段S2，称为数据写入阶段或者阈值补偿阶段。扫描线GL提供的扫描信号SCAN为低电平信号，第一复位控制线RST1提供的第一复位控制信号RESET1和发光控制线EML提供的发光控制信号EM均为高电平信号，数据线DL输出数据信号DATA。此阶段由于存储电容Cst的第二电极为低电平，因此，驱动晶体管T3导通。扫描信号SCAN为低电平信号，使阈值补偿晶体管T2、数据写入晶体管T4和第二复位晶体管T7导通。阈值补偿晶体管T2和数据写入晶体管T4导通，使得数据线DL输出的数据电压Vdata经过第二节点N2、导通的驱动晶体管T3、第三节点N3、导通的阈值补偿晶体管T2提供至第一节点N2，并将数据线DL输出的数据电压Vdata与驱动晶体管T3的阈值电压之差充入存储电容Cst，存储电容Cst的第二电极(即第一节点N1)的电压为Vdata-|Vth|，其中，Vdata为数据线DL输出的数据电压，Vth为驱动晶体管T3的阈值电压。第二复位晶体管T7导通，使得初始信号线INIT提供的初始信号Vinit提供至发光元件EL的阳极，对发光元件EL的阳极进行初始化(复位)，清空其内部的预存电压，完成初始化， 确保发光元件EL不发光。第一复位控制线RST1提供的第一复位控制信号RESET1为高电平信号，使第一复位晶体管T1断开。发光控制信号线EML提供的发光控制信号EM为高电平信号，使第一发光控制晶体管T5和第二发光控制晶体管T6断开。
第三阶段S3，称为发光阶段。发光控制信号线EML提供的发光控制信号EM为低电平信号，扫描线GL提供的扫描信号SCAN和第一复位控制线RST1提供的第一复位控制信号RESET1为高电平信号。发光控制信号线EML提供的发光控制信号EM为低电平信号，使第一发光控制晶体管T5和第二发光控制晶体管T6导通，第一电源线PL1输出的第一电压信号VDD通过导通的第一发光控制晶体管T5、驱动晶体管T3和第二发光控制晶体管T6向发光元件EL的阳极提供驱动电压，驱动发光元件EL发光。
在像素电路的驱动过程中，流过驱动晶体管T3的驱动电流由其栅极和第一极之间的电压差决定。由于第一节点N1的电压为Vdata-|Vth|，因而驱动晶体管T3的驱动电流为：
I＝K×(Vgs-Vth)
2＝K×[(VDD-Vdata+|Vth|)-Vth]
2＝K×[(VDD-Vdata)]
2；
其中，I为流过驱动晶体管T3的驱动电流，也就是驱动发光元件EL的驱动电流，K为常数，Vgs为驱动晶体管T3的栅极和第一极之间的电压差，Vth为驱动晶体管T3的阈值电压，Vdata为数据线DL输出的数据电压，VDD为第一电源线PL1输出的第一电压信号。
由上式中可以看到流经发光元件EL的电流与驱动晶体管T3的阈值电压无关。因此，本实施例的像素电路可以较好地补偿驱动晶体管T3的阈值电压。
在一些示例中，如图1所示，显示基板的第一显示区A1可以设置有多个第一发光元件12和多个第一像素电路11。至少一个第一像素电路11与至少一个第一发光元件12电连接，配置为驱动至少一个第一发光元件12发光。第一像素电路11与所电连接的第一发光元件12在衬底基板的正投影可以至少部分交叠。第二显示区A2可以设置有多个第二发光元件14和多个第二像素电路13。至少一个第二像素电路13与至少一个第二发光元件14电连接，配置为驱动至少一个第二发光元件14发光。第二像素电路13与所电连接的 第二发光元件14在衬底基板的正投影可以至少部分交叠。例如，多个第一像素电路11和多个第一发光元件12可以一一对应电连接，多个第二像素电路13和多个第二发光元件14可以一一对应电连接。然而，本实施例对此并不限定。例如，第一像素电路11和第一发光元件12可以为一对多的关系。又如，第二像素电路13和第二发光元件14可以为一对多的关系。
图4为本公开至少一实施例的显示基板的第一信号线的局部示意图。在一些示例中，如图4所示，显示基板包括多条第一信号线L1。第一信号线L1可以在第一方向X上给第一显示区A1内的第一像素电路提供第一信号。例如，第一信号线L1可以包括以下至少之一：扫描线、第一复位控制线、发光控制线。
在一些示例中，如图4所示，第一信号线L1可以包括：第一子信号线L11、第二子信号线L12、第三子信号线L13和第四子信号线L14。第三子信号线L13和第四子信号线L14可以均沿第一方向X延伸，并位于第一显示区A1沿第一方向X相对两侧的第二显示区内。第一子信号线L11可以位于第一显示区A1内，并沿第一方向X延伸。第一子信号线L11的两端可以分别与第三子信号线L13和第四子信号线L14电连接。第二子信号线L12可以位于第二显示区。第二子信号线L12可以绕过第一显示区A1，且第二子信号线L12的两端可以分别与第三子信号线L13和第四子信号线L14电连接。例如，第二子信号线L12可以先沿第二方向Y延伸，再沿第一方向X延伸，再沿第二方向Y延伸。第一信号线L1的第一子信号线L11和第二子信号线L12并联且电连接，并与第三子信号线L13和第四子信号线L14串联连接。
在一些示例中，如图4所示，多条第一信号线L1可以被分为两组。例如，第一组第一信号线和第二组第一信号线可以关于第一显示区A1沿第二方向Y的第一中线O1大致对称。第一组第一信号线内的第一信号线的数目和第二组第一信号线内的第一信号线的数目可以大致相同。第一组第一信号线内的第一信号线L1的第二子信号线L12可以位于第一显示区A1沿第二方向Y一侧的第二显示区内，第二组第一信号线内的第一信号线L1的第二子信号线L12可以位于第一显示区A1沿第二方向Y另一侧的第二显示区内。例如，第一组第一信号线的第二子信号线L12可以从第一显示区A1的上侧 绕过第一显示区A1，第二组第一信号线的第二子信号线L12可以从第一显示区A1的下侧绕过第一显示区A1。如此一来，可以避免走线聚集，影响显示效果。
在一些示例中，如图4所示，在第二方向Y上靠近第一显示区A1边缘的第一信号线L1的第二子信号线L12，可以位于靠近第一显示区A1沿第二方向Y的第一中线O1的第一信号线L1的第二子信号线L12靠近第一显示区A1的一侧。换言之，靠近第一显示区A1沿第二方向Y的第一中线O1的第一信号线L1的第二子信号线L12沿第二方向Y的长度，可以大于靠近第一显示区A1边缘的第一信号线L1的第二子信号线L12沿第二方向Y的长度。如此一来，可以减少走线交叠，有利于合理排布第二子信号线L12。
在一些示例中，如图4所示，第一信号可以通过第一子信号线L11在第一显示区A1内进行传输，还可以通过第二子信号线L12在第二显示区内进行传输。本示例通过设置并联且电连接的第一子信号线L11和第二子信号线L12进行第一信号的传输，可以降低第一显示区A1的第一信号的传输负载，从而改善第一显示区A1左右两侧的第二显示区存在的横向显示不良。
图5和图6为本公开至少一实施例的显示基板的局部走线示意图。图7为本公开至少一实施例的显示区域的局部平面示意图。图5中示意了一条第一信号线的第二子信号线，图6中示意了三条第一信号线的第二子信号线。图7中示意了第一显示区A1的多个第一发光元件12的阳极120、第二显示区A2的多个第二发光元件14的阳极140以及第二显示区A2的部分第二子信号线L12和辅助走线L3。
在一些示例中，如图7所示，第一显示区A1的像素密度(PPI)可以小于第二显示区A2的像素密度。然而，本实施例对此并不限定。在另一些示例中，第一显示区的像素密度可以等于第二显示区的像素密度。
在一些示例中，如图5和图7所示，第一信号线的第二子信号线L12在衬底基板的正投影与第二发光元件14的阳极140在衬底基板的正投影可以没有交叠。第二子信号线L12绕过第二发光元件14的阳极140，以保证第二发光元件14的平坦性，从而确保第二发光元件14的发光效果。
在一些示例中，如图5和图7所示，第一信号线的第二子信号线L12可 以包括：第一连接段L121、第二连接段L122、第三连接段L123和第四连接段L124。第一连接段L121可以为由多个直线段连接形成的非密闭形状，一个第二发光元件14的阳极140可以位于第一连接段L121所围绕的区域内。第一连接段L121可以部分包围一个第二发光元件14的阳极140。第二连接段L122可以为沿第一方向X延伸的直线段。第二连接段L122连接相邻的第一连接段L121。如图5所示，第一连接段L121和第二连接段L122可以间隔连接，使得第二子信号线L12可以沿第一方向X绕过多个第二发光元件14的阳极140。第三连接段L123可以为沿第二方向Y延伸的折线，第四连接段L124可以为沿第一方向X延伸的直线段。多个第四连接段L124可以连接在第三连接段L123的一侧。第四连接段L124仅一端与第三连接段L123连接。第四连接段L124可以位于沿第二方向Y排布的相邻第二发光元件14的阳极140之间。第二子信号线L12通过第三连接段L123可以沿第二方向Y绕过第二发光元件14的阳极140，通过第四连接段L124可以使得第二发光元件14的阳极140四周的走线环境一致。然而，本实施例对此并不限定。在另一些示例中，第一连接段L121可以由曲线段连接形成，第二连接段L122、第三连接段L123和第四连接段L124可以为曲线段。
在一些示例中，如图6所示，多条第一信号线的第二子信号线L12沿第一方向X延伸的部分可以在第二方向Y上相邻排布。多条第一信号线的第二子信号线L12沿第二方向Y延伸的部分可以相邻或者间隔多条辅助走线L3。如图6和图7所示，辅助走线L3可以包括：第一辅助段L31和第二辅助段L32。第一辅助段L31可以为沿第一方向X延伸的直线段。第二辅助段L32可以为沿第二方向Y延伸的折线。第一辅助段L31和第二辅助段L32相互连接。多个第一辅助段L31可以连接在第二辅助段L32的同一侧。辅助走线L3在衬底基板的正投影与第二发光元件14的阳极140在衬底基板的正投影可以没有交叠。辅助走线L3的形状与第二子信号线L12的形状可以类似。本示例通过设置辅助走线L3可以保证显示基板的显示区域的走线均一性排布。
在一些示例中，如图7所示，第二显示区A2内的至少一个第二发光元件14的阳极140可以被第二子信号线L12和辅助走线L3包围或者部分包围。 第二子信号线L12和辅助走线L3均绕过第二发光元件14的阳极140布线，可以保证第二发光元件14的平坦性，且确保第二发光元件14四周的走线环境均一性，避免对第二发光元件14的发光效果产生影响。
下面以扫描线为第一信号线为例进行说明。
图8为图7中区域A11的局部平面示意图。图9为图8中沿Q-Q’方向的局部剖面示意图。图10为图7中区域A12的局部平面示意图。图11为图7中区域A13的局部平面示意图。图8中示意了六个第一像素电路和六个第一发光元件；图10中示意了八个第二像素电路和八个第二发光元件；图11中示意了在第一显示区A1和第二显示区A2的交界处相邻的一个第一像素电路和一个第二像素电路。
在一些示例中，如图8所示，在平行于显示基板的平面内，第一显示区可以包括彼此隔开的多个显示岛区A1a以及位于相邻显示岛区A1a之间的透光区A1b。每个显示岛区A1a可以配置为进行图像显示，每个透光区A1b可以配置为提供光线透射空间。多个显示岛区A1a的形状可以大致相同，显示岛区A1a可以具有光滑边缘，从而降低光线衍射效果，有利于提高拍摄效果。第一显示区内的显示岛区A1a可以相互独立，第一显示区内的透光区A1b可以相互连通，透光区A1b可以围绕在显示岛区A1a的四周。每个显示岛区A1a可以包括一个子像素。第一发光元件与所电连接的第一像素电路在衬底基板的正投影存在交叠。
在一些示例中，如图10所示，在平行于显示基板的平面内，第二显示区内的一个像素单元可以包括：出射第一颜色光的子像素P1、出射第二颜色光的子像素P2、出射第三颜色光的子像素P3和出射第四颜色光的子像素P4。第二发光元件与所电连接的第二像素电路在衬底基板的正投影存在交叠。第二显示区的多个第二像素电路可以阵列排布，多个第二发光元件可以按照Pentile结构排布。例如，出射第一颜色光的第二发光元件和出射第二颜色光的第二发光元件可以沿第一方向X和第二方向Y交替排布，出射第三颜色光的第二发光元件和出射第四颜色光的第二发光元件可以沿第一方向X和第二方向Y交替排布；出射第一颜色光和第二颜色光的第二发光元件所在的行与出射第三颜色光和第四颜色光的第二发光元件所在的行存在错位，出射第一 颜色光和第二颜色光的第二发光元件所在的列与出射第三颜色光和第四颜色光的第二发光元件所在的列存在错位。例如，第一颜色光可以为红光，第二颜色光可以为蓝光，第三颜色光和第四颜色光可以为绿光。关于第一显示区内的第一像素电路和第一发光元件的排布方式可以参照第二发光元件的排布方式，故于此不再赘述。
在一些示例中，如图9所示，在垂直于显示基板的方向上，显示基板可以包括：衬底基板100、设置在衬底基板100上的电路结构层、发光结构层和封装结构层400。电路结构层可以包括：依次设置在衬底基板100上的半导体层201、第一导电层(或称为第一栅金属层)202、第二导电层(或称为第二栅金属层)203、第三导电层(或称为第一源漏金属层)204、透明导电层205、第四导电层(或称为第二源漏金属层)206。半导体层201和第一导电层202之间设置第一绝缘层(或称为第一栅绝缘层)101，第一导电层202和第二导电层203之间设置第二绝缘层(或称为第二栅绝缘层)102，第二导电层203和第三导电层204之间设置第三绝缘层(或称为层间绝缘层)103，第三导电层204和透明导电层205之间设置第四绝缘层104，透明导电层205和第四导电层206之间设置第五绝缘层105。第四导电层206远离衬底基板100的一侧设置第六绝缘层106。在一些示例中，第一绝缘层101至第三绝缘层103可以为无机绝缘层，第四绝缘层104至第六绝缘层106可以为有机绝缘层。然而，本实施例对此并不限定。
在一些示例中，如图9所示，发光结构层可以至少包括：依次设置在电路结构层上的阳极层301、像素定义层304、有机发光层302和阴极层303。阳极层301可以与电路结构层的像素电路(例如第一像素电路或第二像素电路)电连接，有机发光层302可以与阳极层301连接，阴极层303可以与有机发光层302连接，有机发光层302可以在阳极层301和阴极层303的驱动下出射相应颜色的光线。在一些示例中，封装结构层400可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层可以设置在第一封装层和第三封装层之间，形成无机材料/有机材料/无机材料叠层结构，可以保证外界水汽无法进入发光结构层。在一些可能的实现方式中，显示基板还可以 包括其它膜层，如触控结构层、彩色滤光层等，本实施例在此不做限定。
下面通过显示基板的制备过程的示例说明显示基板的结构。本公开实施例所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在衬底基板上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。
本说明书所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，或者A和B靠近衬底一侧的表面与衬底的距离基本相同，或者A和B靠近衬底一侧的表面与同一个膜层直接接触。膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本说明书中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
在一些示例性实施方式中，显示基板的制备过程可以包括如下操作。
(1)、提供衬底基板。在一些示例中，衬底基板可以为刚性基底或者柔性基底。例如，刚性基底可以为但不限于玻璃、石英中的一种或多种；柔性基底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在一些示例中，柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、第二柔性材料层和第二无机材料层，第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一无机材料层和第二无机材料层的材料可以采用硅氮化物(SiNx)或硅氧化物(SiOx)等，用于提高衬底的抗水氧能力。
(2)、形成半导体层。在一些示例中，在衬底基板上沉积半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成设置在衬底基板上的半导体层。在一些示例中，半导体层的材料可以采用非晶硅(a-Si)、多晶硅(p-Si)、六噻吩或聚噻吩等材料。
图12A为图8中形成半导体层后的第一显示区的局部示意图。图12B为图10中形成半导体层后的第二显示区的局部示意图。图12C为图11中形成半导体层后的显示区域的局部示意图。
在一些示例中，如图12A和图12C所示，第一显示区的半导体层可以至少包括：第一像素电路的多个晶体管的有源层(例如包括：第一像素电路的第一复位晶体管的第一有源层210、阈值补偿晶体管的第二有源层220、驱动晶体管的第三有源层230、数据写入晶体管的第四有源层240、第一发光控制晶体管的第五有源层250、第二发光控制晶体管的第六有源层260、第二复位晶体管的第七有源层270)。每个有源层可以包括：沟道区、以及位于沟道区相对两侧的第一区和第二区。每个第一像素电路的七个晶体管的有源层可以为一体结构。不同第一像素电路的晶体管的有源层相互独立。例如，第一像素电路的第四有源层240、第五有源层250、第六有源层260和第七有源层270可以大致为I字型，第一有源层210和第三有源层230可以大致为n字型，第二有源层220可以大致为L字型。
在一些示例中，如图12B和图12C所示，第二显示区的半导体层可以至少包括：第二像素电路的多个晶体管的有源层(例如包括：第二像素电路的第一复位晶体管的第一有源层310、阈值补偿晶体管的第二有源层320、驱动晶体管的第三有源层330、数据写入晶体管的第四有源层340、第一发光控制晶体管的第五有源层350、第二发光控制晶体管的第六有源层360、第二复位晶体管的第七有源层370)。每个第二像素电路的七个晶体管的有源层可以为一体结构，且沿第二方向Y相邻的第二像素电路的晶体管的有源层可以为一体结构。例如，第二像素电路的第四有源层340可以大致为I字型，第一有源层310和第三有源层330可以大致为n字型，第二有源层320、第五有源层350、第六有源层360和第七有源层370可以大致为L字型。
(3)、形成第一导电层。在一些示例中，在形成前述结构的衬底基板上， 依次沉积第一绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成第一绝缘层以及设置在第一绝缘层上的第一导电层。
图13A为图8中形成第一导电层后的第一显示区的局部示意图。图13B为图10中形成第一导电层后的第二显示区的局部示意图。图13C为图11中形成第一导电层后的显示区域的局部示意图。
在一些示例中，如图13A和图13C所示，第一显示区的第一导电层可以至少包括：第一像素电路的多个晶体管的栅极(例如包括：第一像素电路的第一复位晶体管21的栅极211、阈值补偿晶体管22的栅极221、驱动晶体管23的栅极231、数据写入晶体管24的栅极241、第一发光控制晶体管25的栅极251、第二发光控制晶体管26的栅极261、第二复位晶体管27的栅极271)、第一像素电路的存储电容28的第一极板281、以及第一金属连接线283和第二金属连接线284。其中，阈值补偿晶体管22的栅极221、数据写入晶体管24的栅极241以及第二复位晶体管27的栅极271可以为一体结构。驱动晶体管的栅极231和存储电容28的第一极板281可以为一体结构。第一发光控制晶体管25的栅极251和第二发光控制晶体管26的栅极261可以为一体结构。第一像素电路的第一复位晶体管21的栅极211与第一金属连接线283可以为一体结构。在靠近第一显示区和第二显示区的交界处的相邻第一像素电路的第一复位晶体管21的栅极211可以通过第一金属连接线283电连接。第一像素电路的第二发光控制晶体管26的栅极261与第二金属连接线284可以为一体结构。在靠近第一显示区和第二显示区的交界处的相邻第一像素电路的第一发光控制晶体管25的栅极251和第二发光控制晶体管26的栅极261可以通过第二金属连接线284电连接。
在一些示例中，如图13B和图13C所示，第二显示区的第一导电层可以至少包括：第二像素电路的多个晶体管的栅极(例如包括：第二像素电路的第一复位晶体管31的栅极、阈值补偿晶体管32的栅极、驱动晶体管33的栅极、数据写入晶体管34的栅极、第一发光控制晶体管35的栅极、第二发光控制晶体管36的栅极、第二复位晶体管37的栅极)、第二像素电路的存储电容38的第一极板381、多条扫描线(例如GL(n)和GL(n+1))、多条第一复位控制线(例如，RST1(n)和RST1(n+1))、多条发光控制线(例如EML(n) 和EML(n+1))。其中，本行第二像素电路的第一复位晶体管31的栅极、上一行第二像素电路的第二复位晶体管37的栅极以及第一复位控制线RST1(n)可以为一体结构。本行第二像素电路的阈值补偿晶体管32的栅极、数据写入晶体管34的栅极以及扫描线GL(n)可以为一体结构。第二像素电路的驱动晶体管33的栅极和存储电容38的第一极板381可以为一体结构。本行第二像素电路的第一发光控制晶体管35的栅极、第二发光控制晶体管36的栅极以及发光控制线EML(n)可以为一体结构。
在一些示例中，如图13C所示，在第一显示区和第二显示区的交界处，第一复位控制线RST1(n)与第一像素电路的第一复位晶体管21的栅极211电连接，例如可以为一体结构。发光控制线EML(n)与第一像素电路的第一发光控制晶体管25的栅极251电连接，例如可以为一体结构。扫描线GL(n)的第三子信号线L13与第一像素电路的数据写入晶体管24的栅极241电连接，例如可以为一体结构。扫描线GL(n)的第三子信号线L13还可以具有第一转接端501，以便通过第一转接端501与第二子信号线L12电连接。第一转接端501可以位于第一像素电路的存储电容28的第一极板281和第二像素电路的存储电容38的第一极板381之间。
在一些示例中，形成第一导电层后，可以利用第一导电层作为遮挡，对半导体层进行导体化处理，被第一导电层遮挡区域的半导体层形成多个晶体管的沟道区，未被第一导电层遮挡区域的半导体层被导体化，即晶体管的有源层的第一区和第二区均被导体化。
(4)、形成第二导电层。在一些示例中，在形成前述结构的衬底基板上，依次沉积第二绝缘薄膜和第二导电薄膜，通过图案化工艺对第二导电薄膜进行图案化，形成第二绝缘层以及设置在第二绝缘层上的第二导电层。
图14A为图8中形成第二导电层后的第一显示区的局部示意图。图14B为图10中形成第二导电层后的第二显示区的局部示意图。图14C为图11中形成第二导电层后的显示区域的局部示意图。
在一些示例中，如图14A和图14C所示，第一显示区的第二导电层可以至少包括：第一像素电路的存储电容28的第二极板282、第三金属连接线285、第四金属连接线286。存储电容28的第二极板282与第一极板281在衬底基 板的正投影存在交叠。第三金属连接线285配置为在显示岛区(如图8所示的显示岛区A1a)内传输初始信号。第四金属连接线286配置为在显示岛区之间传输初始信号。在靠近第一显示区和第二显示区的交界处的相邻显示岛区内的第三金属连接线285可以通过第四金属连接线286电连接。第三金属连接线285和第四金属连接线286可以为一体结构。
在一些示例中，如图14B和图14C所示，第二显示区的第二导电层可以至少包括：第二像素电路的存储电容38的第二极板382、屏蔽电极383、初始信号线INIT。第二像素电路的存储电容38的第二极板382与第一极板381在衬底基板的正投影可以存在交叠。屏蔽电极383在衬底基板的正投影与第二像素电路的阈值补偿晶体管32的有源层在衬底基板的正投影可以存在交叠。屏蔽电极383配置为保护阈值补偿晶体管，屏蔽其他信号对阈值补偿晶体管的干扰。初始信号线INIT可以沿第一方向X延伸，并延伸至第一显示区与第四金属连接线286在第二方向Y上相邻。
(5)、形成第三绝缘层。在一些示例中，在形成前述图案的衬底基板上沉积第三绝缘薄膜，通过图案化工艺对第三绝缘薄膜进行图案化，形成第三绝缘层。
图15A为图8中形成第三绝缘层后的第一显示区的局部示意图。图15B为图10中形成第三绝缘层后的第二显示区的局部示意图。图15C为图11中形成第三绝缘层后的显示区域的局部示意图。
在一些示例中，如图15A至图15C所示，显示区域的第三绝缘层可以开设有多个过孔，例如可以包括：暴露半导体层表面的第一类型过孔、暴露出第一导电层表面的第二类型过孔以及暴露出第二导电层表面的第三类型过孔。
在一些示例中，如图15A和图15C所示，第一显示区的第一类型过孔可以包括第一过孔V1至第六过孔V6，第二类型过孔可以包括：第七过孔V7至第十三过孔V13，第三类型过孔可以包括：第十四过孔V14至第十七过孔V17。
在一些示例中，如图15B和图15C所示，第二显示区的第一类型过孔可以包括：第二十过孔V20至第二十五过孔V25，第二类型过孔可以包括：第二十六过孔V26和第十八过孔V18，第三类型过孔可以包括：第二十七过孔 V27至第二十九过孔V29。
(6)、形成第三导电层。在一些示例中，在形成前述图案的衬底基板上沉积第三导电薄膜，通过图案化工艺对第三导电薄膜进行图案化，在第三绝缘层上形成第三导电层。
图16A为图8中形成第三导电层后的第一显示区的局部示意图。图16B为图10中形成第三导电层后的第二显示区的局部示意图。图16C为图11中形成第三导电层后的显示区域的局部示意图。
在一些示例中，如图16A和图16C所示，第一显示区的第三导电层可以至少包括：多个像素电极(例如包括第一像素电极291至第五像素电极295)、多个转接电极(例如包括第一转接电极401至第十转接电极410)、第六金属连接线288。
在一些示例中，如图12A至图16C所示，第一像素电极291可以通过第一过孔V1与第一像素电路的第一复位晶体管的第一有源层210的第一区电连接，还可以通过第十五过孔V15与第三金属连接线285电连接。第二像素电极292可以通过第二过孔V2与阈值补偿晶体管的第二有源层220的第一区电连接，还可以通过第十过孔V10与驱动晶体管的栅极231电连接。第三像素电极293可以通过第四过孔V4与第一发光控制晶体管的第五有源层250的第一区电连接，还可以通过第十六过孔V16与存储电容28的第二极板282电连接。第四像素电极294可以通过第五过孔V5与第二发光控制晶体管的第六有源层260的第二区电连接，还可以通过第六过孔V6与第二复位晶体管的第七有源层270的第二区电连接。第五像素电极295可以通过第三过孔V3与数据写入晶体管的第四有源层240的第一区电连接。
在一些示例中，如图12A至图16C所示，第一转接电极401可以通过第十四过孔V14与第三金属连接线285电连接。第二转接电极402可以通过第八过孔V8与第一复位晶体管的栅极211的一端电连接。第三转接电极403可以通过第七过孔V7与第一复位晶体管的栅极211的另一端电连接。第四转接电极404可以通过第九过孔V9与数据写入晶体管的栅极241电连接。第五转接电极405可以通过第十一过孔V11与第二复位晶体管的栅极271电连接。第六转接电极406可以通过第十二过孔V12与第一发光控制晶体管的 栅极251电连接。第七转接电极407可以通过第十三过孔V13与第二发光控制晶体管的栅极261电连接。第九转接电极409可以通过第十七过孔V17与初始信号线INIT1电连接。第十转接电极410可以通过一个第十四过孔V14与靠近第一显示区和第二显示区边界的第三金属连接线285的一端电连接。
在一些示例中，如图12A至图16C所示，第六金属连接线288配置为在显示岛区之间传输扫描信号。第六金属连接线288的一端与第一像素电路的第二复位晶体管27的栅极271电连接。在靠近第一显示区和第二显示区的交界处的相邻显示岛区内的第二复位晶体管的栅极和数据写入晶体管的栅极可以通过第六金属连接线288电连接。
在一些示例中，如图16B和图16C所示，第二显示区的第三导电层可以至少包括：数据线DL、第一电源线PL1、多个像素电极(例如包括第六像素电极296、第七像素电极297和第八像素电极298)、第五金属连接线287。数据线DL和第一电源线PL1可以均沿第二方向Y延伸。与同一列第二像素电路电连接的数据线DL和第一电源线PL1在第一方向X上相邻。
在一些示例中，如图12A至图16C所示，第六像素电极296可以通过第二十一过孔V21与第二像素电路的第一复位晶体管的第一有源层310的第一区电连接，还可以通过第二十七过孔V27与一条初始信号线INIT电连接。第六像素电极296还可以通过第二十过孔V20与第二复位晶体管的第七有源层370的第一区电连接，还可以通过第十九过孔V19与另一条初始信号线INIT电连接。本示例的第六像素电极296可以沿第二方向Y延伸，从而实现初始信号沿第二方向Y的传输。本示例的第六像素电极296和初始信号线INIT可以连接形成传输初始信号的网状结构，从而确保初始信号的均一性。
在一些示例中，如图12A至图16C所示，第七像素电极297可以通过第二十二过孔V22与第二像素电路的阈值补偿晶体管的第二有源层320的第一区电连接，还可以通过第二十六过孔V26与驱动晶体管33的栅极电连接。第八像素电极298可以通过第二十五过孔V25与第二发光控制晶体管36的第六有源层360的第二区电连接。
在一些示例中，如图12A至图16C所示，数据线DL可以通过第二十三过孔V23与数据写入晶体管34的第四有源层340的第一区电连接。第一电 源线PL1可以通过第二十八过孔V28与屏蔽电极383电连接，还可以通过竖排设置的两个第二十九过孔V29与存储电容38的第二极板382电连接，还可以通过第二十四过孔V24与第一发光控制晶体管35的第五有源层350的第一区电连接。
在一些示例中，如图16C所示，第五金属连接线287可以通过第十八过孔V18与扫描线GL(n)的第三子信号线L13的第一转接端501电连接。第五金属连接线287可以沿第二方向Y延伸，并与下一行像素电路电连接的第一复位控制线RST1(n+1)电连接。
(7)、形成第四绝缘层。在一些示例中，在形成前述图案的衬底基板上涂覆第四绝缘薄膜，通过图案化工艺对第四绝缘薄膜进行图案化，形成第四绝缘层。
图17A为图8中形成第四绝缘层后的第一显示区的局部示意图。图17B为图11中形成第四绝缘层后的显示区域的局部示意图。
在一些示例中，如图17A和图17B所示，显示区域的第四绝缘层可以在第一显示区开设有多个过孔，例如可以包括暴露第三导电层表面的第四类型过孔。第一显示区的第四类型过孔可以包括：第三十一过孔V31至第四十二过孔V42。
(8)、形成透明导电层。在一些示例中，在形成前述图案的衬底基板上沉积透明导电薄膜，通过图案化工艺对透明导电薄膜进行图案化，在第一显示区形成透明导电层。
图18A为图8中形成透明导电层后的第一显示区的局部示意图。图18B为图11中形成透明导电层后的显示区域的局部示意图。
在一些示例中，如图18A和图18B所示，第一显示区的透明导电层可以至少包括：数据连接线45、第一电源转接线419、第二电源转接线420、以及多条转接线(例如第一转接线411至第八转接线418)以及第一连接电极421。
在一些示例中，如图16A至图18B所示，数据连接线45可以沿第二方向Y延伸。数据连接线45可以通过第三十六过孔V36与第五像素电极295 电连接，从而实现数据连接线45与第一像素电路的数据写入晶体管24的第一极电连接。第一电源转接线419可以沿第二方向Y延伸，第一电源转接线419的一端可以通过第三十三过孔V33与第八转接电极408电连接，另一端可以与另一个第一像素电路的第三像素电极293电连接。第二电源转接线420可以沿第二方向Y延伸，第二电源转接线420的一端可以通过第四十一过孔V41与第三像素电极293电连接，另一端可以与另一个第一像素电路的第八转接电极408电连接。在第一显示区内，利用第一电源转接线419和第二电源转接线420可以沿第二方向Y传输第一电压信号。
在一些示例中，如图16A至图18B所示，第一转接线411的一端可以通过第三十一过孔V31与一个显示岛区内的第一转接电极401电连接，另一端可以延伸至另一显示岛区。第二转接线412的一端可以通过第三十二过孔V32与第一像素电极291电连接，另一端可以延伸至另一显示岛区。本示例中，在第一显示区内，利用第一转接线411、第一转接电极401、第三金属连接线285、第一像素电极291和第二转接线412可以实现初始信号的传输。
第三转接线413的一端可以通过第三十四过孔V34与一个显示岛区内的第三转接电极403电连接，另一端可以延伸至另一显示岛区。第四转接线414的一端可以通过第三十五过孔V35与第二转接电极402电连接，另一端可以延伸至另一显示岛区。在第一显示区内，利用第三转接线413、第三转接电极403、第一复位晶体管的栅极211、第二转接电极402和第四转接线414可以实现第一复位控制信号的传输。
第五转接线415的一端可以通过第三十七过孔V37与一个显示岛区内的第四转接电极404电连接，另一端可以延伸至另一显示岛区。第六转接线416的一端可以通过第三十九过孔V39与第五转接电极405电连接，另一端可以延伸至另一显示岛区。在第一显示区内，利用第五转接线415、第四转接电极404、数据写入晶体管的栅极241、阈值补偿晶体管的栅极221、第二复位晶体管的栅极271、第五转接电极405和第六转接线416可以实现扫描信号的传输。
第七转接线417的一端可以通过第三十八过孔V38与一个显示岛区内的第六转接电极406电连接，另一端可以延伸至另一显示岛区。第八转接线418 的一端可以通过第四十过孔V40与第七转接电极407电连接，另一端可以延伸至另一显示岛区。在第一显示区内，利用第七转接线417、第六转接电极406、第一发光控制晶体管的栅极251、第二发光控制晶体管的栅极261、第七转接电极407和第八转接线418可以实现发光控制信号的传输。
在一些示例中，如图18B所示，第一连接电极421可以通过第四十二过孔V42与第九转接电极409电连接，还可以通过一个第三十二过孔V32与第一像素电路的第一像素电极291电连接。在靠近第一显示区和第二显示区的交界处，利用初始信号线INIT、第九转接电极409、第一连接电极421、第一像素电极291传输初始信号。
(9)、形成第五绝缘层。在一些示例中，在形成前述图案的衬底基板上涂覆第五绝缘薄膜，通过图案化工艺对第五绝缘薄膜进行图案化，形成第五绝缘层。
图19A为图8中形成第五绝缘层后的第一显示区的局部示意图。图19B为图10中形成第五绝缘层后的第二显示区的局部示意图。图19C为图11中形成第五绝缘层后的显示区域的局部示意图。
在一些示例中，如图19A至图19C所示，显示区域的第五绝缘层可以开设有多个过孔，例如可以包括暴露第三导电层表面的第五类型过孔、以及暴露出透明导电层表面的第六类型过孔。
在一些示例中，如图19A和图19C所示，第一显示区的第六类型过孔可以包括：第五十一过孔V51和第五十二过孔V52，第五类型过孔可以包括第五十三过孔V53。
在一些示例中，如图19B和图19C所示，第二显示区的第五类型过孔可以包括第五十四过孔V54至第五十六过孔V56。
(10)、形成第四导电层。在一些示例中，在形成前述图案的衬底基板上沉积第四导电薄膜，通过图案化工艺对第四导电薄膜进行图案化，在第一显示区形成第四导电层。
图20A为图8中形成第四导电层后的第一显示区的局部示意图。图20B为图10中形成第四导电层后的第二显示区的局部示意图。图11为形成第四 导电层后的显示区域的局部示意图。
在一些示例中，如图20A和图11所示，第一显示区的第四导电层可以至少包括：电源连接电极421、第一阳极连接电极422。电源连接电极421的一端可以通过第五十一过孔V51与第一电源转接线419电连接，另一端可以通过第五十二过孔V52与第二电源转接线420电连接。在第一显示区内，利用第一电源转接线419、电源连接电极421、第二电源转接线420实现沿第二方向Y的第一电压信号的传输。第一阳极连接电极422可以通过第五十三过孔V53与第四像素电极294电连接，从而实现与第二发光控制晶体管的第六有源层260的第二极电连接。
在一些示例中，如图20B和图11所示，第二显示区的第四导电层可以至少包括：第二阳极连接电极423、第二子信号线L12、辅助走线L3。第二阳极连接电极423可以通过第五十四过孔V54与第八像素电极298电连接。辅助走线L3可以包括沿第一方向X延伸的第一辅助段L31和沿第二方向Y延伸的第二辅助段L32。第二辅助段L32可以通过第五十五过孔V55与第一电源线PL1电连接。第一辅助段L31的一端与第二辅助段L32连接，另一端独立设置。本示例中，辅助走线L3与第一电源线PL1电连接，可以传输第一电压信号，有利于改善显示基板的显示均一性。
如图20B和图11所示，第二子信号线L12可以包括：第一连接段L121、沿第一方向X延伸的第二连接段L121、沿第二方向Y延伸的第三连接段L123、以及沿第一方向X延伸的第四连接段L124。第四连接段L124的一端与第三连接段L123连接，另一端独立设置。一条第二连接段L122的一端与第一连接段L121连接，另一端可以通过第五十六过孔V56与第五金属连接线287电连接。在本示例中，第二子信号线L12可以通过第五金属连接线287与第三子信号线L13电连接。然而，本实施例对此并不限定。在另一些示例中，第二子信号线L12可以直接与第三子信号线L13的第一连接端501电连接。
在一些示例中，第二子信号线L12和辅助走线L3在衬底基板的正投影与第二像素电路的第一节点(即驱动晶体管的栅极、阈值补偿晶体管的第一极、存储电容的第一极板的连接点)在衬底基板的正投影可以没有交叠。通过设置第二子信号线和辅助走线避开第二像素电路的第一节点，可以降低第 一信号(例如扫描信号)对第一节点N1的串扰。
本示例中的扫描线GL(n)的第三子信号线L13可以在第一显示区和第二显示区的交界处与第二子信号线L12电连接，并与第一显示区内的第一像素电路的数据写入晶体管的栅极、阈值补偿晶体管的栅极和第二复位晶体管的栅极电连接。在第一显示区内，相邻显示岛区内的第一像素电路的数据写入晶体管的栅极和第二复位晶体管的栅极可以通过第六转接线416电连接，邻近第一显示区边界的相邻显示岛区内的第一像素电路的数据写入晶体管的栅极和第二复位晶体管的栅极可以通过位于第三导电层的第六金属连接线288电连接。在本示例中，扫描线的第一子信号线可以包括多个第六转接线416，实现在第一显示区内扫描信号的传输。扫描线的第三子信号线可以通过第六金属连接线288、第一像素电路的数据写入晶体管的栅极、阈值补偿晶体管的栅极和第二复位晶体管的栅极与第一子信号线电连接，第三子信号线可以通过第五金属连接线287与第二子信号线电连接。
图22为本公开至少一实施例的第一显示区和第二显示区的交界处的走线示意图。在一些示例中，如图22所示，扫描线GL(n)的第四子信号线L14可以在第一显示区A1和第二显示区A2的交界处与第二子信号线L12电连接，并与第一显示区A1内的第一像素电路的数据写入晶体管的栅极241、阈值补偿晶体管的栅极221和第二复位晶体管的栅极271电连接。例如，第四子信号线L14与第一显示区A1内靠近第一显示区A1和第二显示区A2的交界处的第一像素电路的数据写入晶体管的栅极241、阈值补偿晶体管的栅极221和第二复位晶体管的栅极271可以为一体结构。扫描线GL(n)的第四子信号线L14可以通过第一像素电路的数据写入晶体管的栅极241、阈值补偿晶体管的栅极221和第二复位晶体管的栅极271与第一子信号线电连接，第四子信号线L14还可以通过第五金属连接线287与第二子信号线L12电连接。关于第一显示区和第二显示区的交界处的其他结构可以参照前述实施例的说明，故于此不再赘述。本示例的第四子信号线和第三子信号线与第一子信号线和第二子信号线的连接方式有利于像素电路的排布，可以节省空间，并方便走线排布。
(11)、依次形成第六绝缘层、发光结构层和封装结构层。
在一些示例中，在形成前述图案的衬底基板上涂覆第六绝缘薄膜，通过图案化工艺对第六绝缘薄膜进行图案化，形成第六绝缘层。在一些示例中，如图8所示，第一显示区的第六绝缘层可以开设有多个过孔，例如第六十一过孔V61。如图10所示，第二显示区的第六绝缘层可以开设有多个过孔，例如第六十二过孔V62。
在一些示例中，在形成前述图案的衬底基板上沉积阳极薄膜，通过图案化工艺对阳极薄膜进行图案化，形成阳极层。
在一些示例中，如图8和图10所示，第一显示区的阳极层可以包括：第一发光元件12的阳极120，第二显示区的阳极层可以包括：第二发光元件14的阳极140。第一发光元件12的阳极120可以通过第六十一过孔V61与第一阳极连接电极422电连接。第二发光元件14的阳极140可以通过第六十二过孔V62与第二阳极连接电极423电连接。
图21为图10中阳极层和第四导电层的示意图。在一些示例中，如图10和图21所示，辅助走线L3和第二子信号线L12在衬底基板的正投影与第二发光元件14的阳极140在衬底基板的正投影可以没有交叠。第二子信号线L12和辅助走线L3可以沿着相邻第二发光元件的阳极140之间的间隙延伸。
随后，涂覆像素定义薄膜，通过掩膜、曝光和显影工艺形成像素定义层。像素定义层可以形成有暴露出阳极层的多个像素开口。在一些示例中，如图8所示，第一显示区的像素定义层可以形成暴露出第一发光元件12的阳极120的部分表面的第一像素开口OP1。如图10所示，第二显示区的像素定义层可以形成暴露出第二发光元件14的阳极140的部分表面的第二像素开口OP2。
在一些示例中，在前述形成的像素开口内形成有机发光层，有机发光层与阳极层连接。随后，沉积阴极薄膜，通过图案化工艺对阴极薄膜进行图案化，形成阴极图案，阴极与有机发光层连接。随后，在阴极上形成封装层，封装层可以包括无机材料/有机材料/无机材料的叠层结构。
在一些示例中，第一导电层202、第二导电层203、第三导电层204、第四导电层206可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。 透明导电层205可以采用透明导电材料，例如氧化铟锡(ITO)等。第一绝缘层101、第二绝缘层102、第三绝缘层103可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第四绝缘层104、第五绝缘层105和第六绝缘层106可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等有机材料。像素定义层304可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等有机材料。阳极层301可以采用金属等反射材料，阴极层303可以采用透明导电材料。然而，本实施例对此并不限定。
本实施例的显示基板的结构及其制备过程仅仅是一种示例性说明。在一些示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺。本示例性实施例的制备工艺可以利用目前成熟的制备设备即可实现，可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
在另一些示例中，第一信号线还可以包括：发光控制线和第一复位控制线。关于发光控制线和第一复位控制线的绕线方式、以及子信号线之间的连接方式与扫描线的绕线方式和连接方式类似，故于此不再赘述。
本示例提供的显示基板，通过设置扫描线包括并联且电连接的第一子信号线和第二子信号线，可以降低第一显示区的扫描信号的负载，有利于改善第一显示区左右两侧的横向显示不良(Mura)，可以提高显示基板的显示均一性。
图23为本公开至少一实施例的显示基板的第二信号线的局部示意图。在一些示例中，如图23所示，显示基板可以包括多条第二信号线L2。第二信号线L2可以在第二方向Y上给第一显示区A1内的第二像素电路提供第二信号。例如，第二信号线L2可以包括以下至少之一：数据线、第一电源线。
在一些示例中，如图23所示，第二信号线L2可以包括：第五子信号线L21、第六子信号线L22、第七子信号线L23和第八子信号线L24。第七子信号线L23和第八子信号线L24可以均沿第二方向Y延伸，并位于第一显示区A1沿第二方向Y相对两侧的第二显示区内。第五子信号线L21可以位于第一显示区A1内，并沿第二方向Y延伸。第五子信号线L21的两端可以分别 与第七子信号线L23和第八子信号线L24电连接。第六子信号线L22可以位于第二显示区。第六子信号线L22可以绕过第一显示区A1，且第六子信号线L22的两端可以分别与第七子信号线L23和第八子信号线L24电连接。例如，第六子信号线L22可以沿第一方向X延伸，再沿第二方向Y延伸，再沿第一方向X延伸。第二信号线L2的第五子信号线L21和第六子信号线L22并联且电连接，并与第七子信号线L23和第八子信号线L24串联连接。
以第二信号线L2为数据线为例，前述实施例中的数据连接线45可以为位于第一显示区内的第五子信号线L21，在第二显示区还可以包括与数据连接线45并联且电连接的第六子信号线L22。第五子信号线L21可以位于透明导电层，第六子信号线L22可以为第四导电层。然而，本实施例对此并不限定。
在一些示例中，如图23所示，多条第二信号线L2可以被分为两组。例如，第一组第二信号线和第二组第二信号线可以关于第一显示区A1沿第一方向X的第二中线O2大致对称。第一组第二信号线内的第二信号线的数目和第二组第二信号线内的第二信号线的数目可以大致相同。第一组第二信号线内的第二信号线L2的第六子信号线L22可以位于第一显示区A1沿第一方向X一侧的第二显示区内，第二组第二信号线内的第二信号线L2的第六子信号线L22可以位于第一显示区A1沿第一方向X另一侧的第二显示区内。例如，第一组第二信号线的第六子信号线L22可以从第一显示区A1的左侧绕过第一显示区A1，第二组第二信号线的第六子信号线L22可以从第一显示区A1的右侧绕过第一显示区A1。如此一来，可以避免走线聚集，影响显示效果。
在一些示例中，如图23所示，在第一方向X上靠近第一显示区A1边缘的第二信号线L2的第六子信号线L22，可以位于靠近第一显示区A1沿第一方向X的第二中线O2的第二信号线L2的第六子信号线L22靠近第一显示区A1的一侧。换言之，靠近第一显示区A1沿第一方向X的第二中线O2的第二信号线L2的第六子信号线L22沿第一方向X的长度，可以大于靠近第一显示区A1边缘的第二信号线L2的第六子信号线L22沿第一方向X的长度。如此一来，可以减少走线交叠，有利于合理排布第六子信号线。
在一些示例中，如图23所示，第二信号可以通过第五子信号线L21在第一显示区A1内进行传输，还可以通过第六子信号线L22在第二显示区内进行传输。本示例通过设置并联且电连接的第五子信号线L21和第六子信号线L22进行第二信号的传输，可以降低第一显示区A1的第二信号的传输负载，从而改善第一显示区A1上下两侧的第二显示区存在的纵向显示不良。
关于本实施例的其他说明可以参照前述实施例的描述，故于此不再赘述。
图24为本公开至少一实施例的显示基板的第一信号线和第二信号线的局部示意图。在一些示例中，如图24所示，显示基板可以包括多条第一信号线L1和多条第二信号线L2。第一信号线L1可以包括并联且电连接的第一子信号线L11和第二子信号线L12，第二信号线L2可以包括并联且电连接的第五子信号线L21和第六子信号线L22。第一子信号线L11和第五子信号线L21可以位于第一显示区A1，第二子信号线L12和第六子信号线L22可以位于第二显示区A2。
在一些示例中，第一子信号线L11和第五子信号线L21可以位于透明导电层。第二子信号线L12和第六子信号线L22可以位于同一膜层，例如，可以位于第四导电层，从而节省制备工艺。在另一些示例中，第二子信号线L12和第六子信号线L22可以位于不同膜层，比如，第二子信号线L12可以位于第四导电层，第六子信号线L22可以位于第四导电层远离衬底基板一侧的第五导电层，从而避免走线交叉。
在一些示例中，显示基板还可以包括与第二子信号线同层设置的第一辅助走线、以及与第六子信号线同层设置的第二辅助走线。第一辅助走线的形态可以与第二子信号线的形态类似，第二辅助走线的形态可以与第六子信号线的形态类似，从而实现显示区域的布线和显示均一性。
关于本实施例的显示基板的其余结构可以参照前述实施例的说明，故于此不再赘述。
本公开至少一实施例还提供一种显示装置，包括如上所述的显示基板。
图25为本公开至少一实施例的显示装置的示意图。如图25所示，本实施例提供一种显示装置，包括：显示基板91以及位于远离显示基板91的显示结构层的出光侧的感光传感器92。感光传感器92在显示基板91上的正投 影与第一显示区A1存在交叠。
在一些示例中，显示基板91可以为柔性OLED显示基板、QLED显示基板、Micro-LED显示基板、或者Mini-LED显示基板。显示装置可以为：OLED显示器、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开实施例并不以此为限。
本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例即实施例中的特征可以相互组合以得到新的实施例。本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。
Claims (20)
- 一种显示基板，包括：衬底基板，包括第一显示区和位于所述第一显示区至少一侧的第二显示区；多个第一像素电路和多个第一发光元件，位于所述第一显示区；所述多个第一像素电路中的至少一个第一像素电路与所述多个第一发光元件中的至少一个第一发光元件电连接，配置为驱动所述至少一个第一发光元件发光；至少一条第一信号线，配置为在第一方向上给所述多个第一像素电路提供第一信号；所述至少一条第一信号线包括并联且电连接的第一子信号线和第二子信号线，所述第一子信号线位于所述第一显示区，所述第二子信号线位于所述第二显示区。
- 根据权利要求1所述的显示基板，其中，所述第一子信号线采用透明导电材料，所述第二子信号线采用金属材料。
- 根据权利要求1或2所述的显示基板，其中，所述第二子信号线位于所述第一子信号线远离所述衬底基板的一侧。
- 根据权利要求1至3中任一项所述的显示基板，其中，所述至少一条第一信号线还包括：位于所述第二显示区的第三子信号线和第四子信号线，所述第三子信号线和所述第四子信号线位于所述第一显示区沿所述第一方向的相对两侧的第二显示区内；所述第一子信号线的两端分别与所述第三子信号线和所述第四子信号线电连接，所述第二子信号线的两端分别与所述第三子信号线和所述第四子信号线电连接。
- 根据权利要求4所述的显示基板，其中，所述第一子信号线的至少一端通过至少一个第一像素电路的晶体管的栅极与第三子信号线或第四子信号线电连接。
- 根据权利要求1至5中任一项所述的显示基板，其中，所述显示基板包括多条第一信号线，所述多条第一信号线被分为两组，第一组第一信号线的第二子信号线位于所述第一显示区沿第二方向一侧的第二显示区内，第二 组第一信号线的第二子信号线位于所述第一显示区沿所述第二方向另一侧的第二显示区内，所述第二方向与所述第一方向交叉。
- 根据权利要求1至6中任一项所述的显示基板，还包括：位于所述第二显示区的多个第二像素电路和多个第二发光元件，所述多个第二像素电路中的至少一个第二像素电路与所述多个第二发光元件中的至少一个第二发光元件电连接，配置为驱动所述至少一个第二发光元件发光；所述至少一条第一信号线的第二子信号线在所述衬底基板的正投影与所述第二发光元件的阳极在所述衬底基板的正投影没有交叠。
- 根据权利要求7所述的显示基板，其中，所述第二像素电路至少包括：驱动晶体管、阈值补偿晶体管和存储电容；所述驱动晶体管的栅极与所述存储电容的第一极板和所述阈值补偿晶体管的第一极电连接；所述至少一条第一信号线的第二子信号线在所述衬底基板的正投影与所述第二像素电路的驱动晶体管的栅极、所述阈值补偿晶体管的第一极和所述存储电容的第一极板的连接位置在所述衬底基板的正投影没有交叠。
- 根据权利要求7或8所述的显示基板，其中，所述第二子信号线包括：第一连接段、第二连接段、第三连接段和第四连接段；所述第二连接段为沿所述第一方向延伸的直线段，所述第二连接段与所述第一连接段电连接，所述第一连接段配置为至少部分包围一个第二发光元件的阳极；所述第三连接段为沿第二方向延伸的折线，所述第四连接段与所述第三连接段连接，所述第四连接段为沿所述第一方向延伸的直线段；所述第二方向与所述第一方向交叉。
- 根据权利要求8所述的显示基板，其中，所述第二显示区还设置有与所述第二子信号线同层设置的多条辅助走线，所述多条辅助走线在所述衬底基板的正投影与所述第二发光元件的阳极、以及所述第二像素电路的所述驱动晶体管的栅极、所述阈值补偿晶体管的第一极和所述存储电容的第一极板的连接位置在所述衬底基板的正投影没有交叠。
- 根据权利要求10所述的显示基板，其中，所述辅助走线被配置为与第一电源线电连接。
- 根据权利要求10或11所述的显示基板，其中，所述多条辅助走线中的至少一条包括：相互连接的第一辅助段和第二辅助段，所述第一辅助段为沿所述第一方向延伸的直线段，所述第二辅助段为沿第二方向延伸的折线，所述第二方向与所述第一方向交叉。
- 根据权利要求1至12中任一项所述的显示基板，其中，所述至少一条第一信号线包括以下至少之一：扫描线、第一复位控制线、发光控制线。
- 根据权利要求1至13中任一项所述的显示基板，还包括：至少一条第二信号线，配置为在第二方向上给所述多个第一像素电路提供第二信号；所述至少一条第二信号线包括并联且电连接的第五子信号线和第六子信号线，所述第五子信号线位于所述第一显示区，所述第六子信号线位于所述第二显示区；所述第一方向与所述第二方向交叉。
- 根据权利要求14所述的显示基板，其中，所述第一方向垂直于所述第二方向。
- 根据权利要求14或15所述的显示基板，其中，所述至少一条第二信号线还包括：位于所述第二显示区的第七子信号线和第八子信号线，所述第七子信号线和所述第八子信号线位于所述第一显示区沿所述第二方向的相对两侧的第二显示区内；所述第五子信号线的两端分别与所述第七子信号线和所述第八子信号线电连接，所述第六子信号线的两端分别与所述第七子信号线和所述第八子信号线电连接。
- 根据权利要求14至16中任一项所述的显示基板，其中，所述第五子信号线与所述第一子信号线同层设置，所述第六子信号线与所述第二子信号线位于不同膜层。
- 根据权利要求1至17中任一项所述的显示基板，其中，所述第一显示区的像素密度小于或等于所述第二显示区的像素密度。
- 根据权利要求1至18中任一项所述的显示基板，其中，所述第一显示区的光透过率大于所述第二显示区的光透过率。
- 一种显示装置，包括如权利要求1至19中任一项所述的显示基板。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111221399.2A CN116018010A (zh) | 2021-10-20 | 2021-10-20 | 显示基板及显示装置 |
| CN2021112213992 | 2021-10-20 | ||
| PCT/CN2022/124814 WO2023066104A1 (zh) | 2021-10-20 | 2022-10-12 | 显示基板及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116324950A true CN116324950A (zh) | 2023-06-23 |
Family
ID=86021637
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111221399.2A Pending CN116018010A (zh) | 2021-10-20 | 2021-10-20 | 显示基板及显示装置 |
| CN202280003530.4A Pending CN116324950A (zh) | 2021-10-20 | 2022-10-12 | 显示基板及显示装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111221399.2A Pending CN116018010A (zh) | 2021-10-20 | 2021-10-20 | 显示基板及显示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20240099084A1 (zh) |
| EP (1) | EP4336480A4 (zh) |
| CN (2) | CN116018010A (zh) |
| WO (1) | WO2023066104A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230320144A1 (en) * | 2022-03-29 | 2023-10-05 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel and display device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102649236B1 (ko) * | 2019-04-04 | 2024-03-21 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN111048004B (zh) * | 2019-12-31 | 2022-06-28 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN111508377A (zh) * | 2020-05-29 | 2020-08-07 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
| CN112086492B (zh) * | 2020-09-10 | 2022-09-27 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及显示装置 |
| TWI750940B (zh) * | 2020-12-07 | 2021-12-21 | 友達光電股份有限公司 | 顯示裝置 |
| EP4203051A4 (en) * | 2021-04-30 | 2024-01-17 | BOE Technology Group Co., Ltd. | DISPLAY SCREEN AND DISPLAY DEVICE |
| CN113327517B (zh) * | 2021-06-02 | 2022-09-16 | 昆山国显光电有限公司 | 显示面板和显示装置 |
-
2021
- 2021-10-20 CN CN202111221399.2A patent/CN116018010A/zh active Pending
-
2022
- 2022-10-12 WO PCT/CN2022/124814 patent/WO2023066104A1/zh active Application Filing
- 2022-10-12 CN CN202280003530.4A patent/CN116324950A/zh active Pending
- 2022-10-12 EP EP22882714.3A patent/EP4336480A4/en active Pending
- 2022-10-12 US US18/277,086 patent/US20240099084A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP4336480A4 (en) | 2024-10-16 |
| WO2023066104A1 (zh) | 2023-04-27 |
| EP4336480A1 (en) | 2024-03-13 |
| US20240099084A1 (en) | 2024-03-21 |
| CN116018010A (zh) | 2023-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114373774A (zh) | 显示基板及其制备方法、显示装置 | |
| WO2024046068A1 (zh) | 显示基板及显示装置 | |
| CN115004376B (zh) | 显示基板及显示装置 | |
| WO2023231740A1 (zh) | 显示基板及显示装置 | |
| CN114122025A (zh) | 显示基板及其制备方法、显示装置 | |
| CN116229866A (zh) | 显示基板及其控制方法、显示装置 | |
| WO2024109358A1 (zh) | 显示面板及其制备方法、显示装置 | |
| CN116324950A (zh) | 显示基板及显示装置 | |
| CN218998740U (zh) | 显示面板及显示装置 | |
| WO2022227478A1 (zh) | 一种显示基板及其制作方法、显示装置 | |
| CN115398532B (zh) | 显示基板及其制备方法、显示装置 | |
| CN116157856A (zh) | 显示基板及显示装置 | |
| WO2023184163A1 (zh) | 显示基板及显示装置 | |
| CN220342749U (zh) | 显示基板及显示装置 | |
| WO2023039886A1 (zh) | 显示基板及其制备方法、显示装置 | |
| US20240292687A1 (en) | Display Substrate and Display Apparatus | |
| CN117396945A (zh) | 显示基板及显示装置 | |
| CN116546855A (zh) | 显示基板及显示装置 | |
| WO2024168468A1 (zh) | 显示基板及显示装置 | |
| WO2022266896A1 (zh) | 显示基板及其制备方法、显示装置 | |
| EP4336987A1 (en) | Display substrate and manufacturing method therefor, and display device | |
| WO2024065425A9 (zh) | 显示基板和显示装置 | |
| WO2023201537A1 (zh) | 显示基板及显示装置 | |
| CN117293142A (zh) | 显示基板及显示装置 | |
| CN116741786A (zh) | 显示基板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |