CN116266605A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116266605A
CN116266605A CN202211173826.9A CN202211173826A CN116266605A CN 116266605 A CN116266605 A CN 116266605A CN 202211173826 A CN202211173826 A CN 202211173826A CN 116266605 A CN116266605 A CN 116266605A
Authority
CN
China
Prior art keywords
layer
light emitting
electrode
bank
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211173826.9A
Other languages
English (en)
Inventor
金荣绿
朴圭淳
郑锺铉
曺雨辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116266605A publication Critical patent/CN116266605A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开一种显示装置，所述显示装置包括：过孔层，布置于基板上；第一电极和第二电极，布置于过孔层上且彼此隔开；第一绝缘层，布置于第一电极和第二电极上；发光元件，布置于第一绝缘层上且布置于第一电极和所述第二电极上；堤层，布置于第一绝缘层上且包括布置有发光元件的第一开口部和与第一开口部隔开的第二开口部；第二绝缘层，布置于发光元件上；以及第一接触电极和第二接触电极，第一接触电极和第二接触电极在堤层、发光元件及第二绝缘层上彼此隔开布置，且第一接触电极与发光元件的一端部接触，第二接触电极与发光元件的另一端部接触，其中，在第二开口部，与第一绝缘层重叠的过孔层的厚度大于与第一绝缘层不重叠的过孔层的厚度。

Description

显示装置
技术领域
本发明涉及一种显示装置。
背景技术
随着多媒体的发展，显示装置的重要性正在增加。为此，诸如有机发光显示装置(OLED：Organic Light Emitting Display)、液晶显示装置(LCD：Liquid CrystalDisplay)等多种显示装置正在被投入使用。
作为显示装置的显示图像的装置，包括发光元件的自发光型显示装置。自发光型显示装置包括将有机物用作发光物质来作为发光元件的有机发光显示装置，或者将无机物用作发光物质来作为发光元件的无机发光显示显示装置等。
发明内容
本发明所要解决的技术问题是提供一种能够简化制造工艺的显示装置。
本发明的技术问题不限于以上所提及的技术问题，未提及的其他技术问题可以通过下面的记载被本领域技术人员明确地理解。
根据用于解决所述技术问题的一实施例的一种显示装置包括：过孔层，布置于基板上；第一电极和第二电极，布置于所述过孔层上且彼此隔开；第一绝缘层，布置于所述第一电极和所述第二电极上；发光元件，布置于所述第一绝缘层上且布置于所述第一电极和所述第二电极上；堤层，布置于所述第一绝缘层上且包括布置有所述发光元件的第一开口部和与所述第一开口部隔开的第二开口部；第二绝缘层，布置于所述发光元件上；以及第一接触电极和第二接触电极，所述第一接触电极和所述第二接触电极在所述堤层、所述发光元件及所述第二绝缘层上彼此隔开布置，且所述第一接触电极与所述发光元件的一端部接触，所述第二接触电极与所述发光元件的另一端部接触，其中，在所述第二开口部，与所述第一绝缘层重叠的所述过孔层的厚度可以大于与所述第一绝缘层不重叠的所述过孔层的厚度。
在所述第二开口部，所述第一绝缘层的一侧面和所述过孔层的一侧面被暴露，所述第一绝缘层的一侧面和所述过孔层的一侧面可以彼此对齐而一致。
所述堤层可以包括：第一分隔壁部，与所述第一电极重叠；第二分隔壁部，将所述第一开口部置于其之间而与所述第一分隔壁部隔开且与所述第二电极重叠；堤部，包围所述第一分隔壁部和所述第二分隔壁部；以及子分隔壁部，包围所述第二开口部。
所述堤部的厚度可以大于所述第一分隔壁部和所述第二分隔壁部的厚度，所述第一分隔壁部和所述第二分隔壁部的厚度可以大于所述子分隔壁部的厚度。
所述堤层的子分隔壁部的一侧面可以与所述第一绝缘层的上表面接触且可以与所述第一绝缘层的一侧面隔开。
所述发光元件可以布置于所述第一分隔壁部与所述第二分隔壁部之间。
所述第一分隔壁部、所述第二分隔壁部、所述堤部以及所述子分隔壁部可以形成为一体。
所述基板可以包括与所述发光元件重叠的发光区域和与所述发光区域隔开的子区域，所述第一开口部可以布置于所述发光区域，所述第二开口部可以布置于所述子区域。
在所述子区域可以布置有第一接触部和与所述第一接触部隔开的第二接触部，所述第一接触电极可以通过贯通所述堤层和所述第一绝缘层的所述第一接触部与所述第一电极接触，所述第二接触电极可以通过贯通所述堤层和所述第一绝缘层的所述第二接触部与所述第二电极接触。
其他实施例的具体事项包括在详细说明及附图中。
根据实施例的显示装置，通过减少形成堤层和第一绝缘层的工艺中的掩模数量，来能够降低制造成本并提高生产率。
根据一实施例的效果不受以上例示的内容的限制，在本说明书中包括更加多样的效果。
附图说明
图1是根据一实施例的显示装置的示意性的平面图。
图2是示出根据一实施例的显示装置的一像素的平面图。
图3是沿图2的E1-E1'线剖切的剖面图。
图4是沿图2的E2-E2'线剖切的剖面图。
图5是放大示出图3的A区域的图。
图6是根据一实施例的发光元件的示意图。
图7至图12是按顺序示出根据一实施例的显示装置的制造工艺的剖面图。
图13是示出根据另一实施例的显示装置的剖面图。
图14是放大图13的B区域的图。
图15和图16是按顺序示出根据另一实施例的显示装置的制造工艺的剖面图。
附图标记说明
10：显示装置 VIA：过孔层
PAS1：第一绝缘层 PAS2：第二绝缘层
ED：发光元件
BNL：堤层 BNP：堤部
BP1：第一分隔壁部 BP2：第二分隔壁部
SBP1：子分隔壁部
CNE1：第一接触电极 CNE2：第二接触电极
RME1：第一电极 RME2：第二电极
具体实施方式
参照结合附图详细后述的实施例，将明确本发明的优点和特征以及用于达到这些的方法。然而本发明并非局限于以下公开的实施例，其可以实现为彼此不同的多样的形态，提供本实施例仅旨在使本发明的公开得以完整并用于将本发明的范围完整地告知本发明所属的技术领域中具备基本知识的人员，本发明仅由权利要求的范围来定义。
提及元件(elements)或层表示在其他元件或层的“上(on)”的情形可以包括在其他元件或其他层的紧邻的上方的情况或在中间夹设有其他层或其他元件的情况二者。贯穿整个说明书，相同的附图标记指代相同的构成要素。用于说明实施例的附图中公开的形状、尺寸、比率、角度、数量等是例示性的，因此本发明并不限于图示的事项。
虽然第一、第二等术语用于叙述多种构成要素，但这些构成要素显然不受限于这些术语。这些术语仅用于将一个构成要素与另一构成要素进行区分。因此，以下提及的第一构成要素在本发明的技术构思内显然也可以是第二构成要素。
本发明的多个实施例的各个特征能够部分或全部地相互结合或组合，并且能够在技术上进行多样的联动及驱动，各个实施例对于彼此而言能够独立地进行实施，也能够以相关关系一同实施。
以下参照附图对具体实施例进行说明。
图1是根据一实施例的显示装置的示意性的平面图。
参照图1，显示装置10显示视频或静止图像。显示装置10可以指提供显示画面的所有电子装置。例如，显示装置10可以包括提供显示画面的电视、笔记本计算机、监控器、广告牌、物联网装置、移动电话、智能电话、平板个人计算机(PC：Personal Computer)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP：Portable Multimedia Player)、导航仪、游戏机、数码相机、摄像机等。
显示装置10包括提供显示画面的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。以下，作为显示面板的一例，例示了应用无机发光二极管显示面板的情形，但不限于此，只要能够应用相同的技术构思，则也可以应用于其他显示面板。
显示装置10的形状可以多样地变化。例如，显示装置10可以具有横向长度长的矩形、纵向长度长的矩形、正方形、边角部(顶点)圆滑的四边形、其他多边形、圆形等的形状。显示装置10的显示区域DPA的形状也可以与显示装置10的整体形状相似。在图1中例示了在第二方向DR2上的长度长的矩形形状的显示装置10。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是能够显示画面的区域，非显示区域NDA是不显示画面的区域。显示区域DPA可以被称为有效区域，非显示区域NDA可以被称为非有效区域。显示区域DPA可以大致占据显示装置10的中央。
显示区域DPA可以包括多个像素PX。多个像素PX可以沿行列方向排列。各个像素PX的形状在平面中可以为矩形或正方形，但不限于此，也可以是各个边相对于一方向倾斜的菱形形状。各个像素PX可以排列为条纹型或岛型。并且，像素PX中的每一个可以包括一个以上的发出特定波长带的光的发光元件而显示特定颜色。
显示区域DPA的周围可以布置有非显示区域NDA。非显示区域NDA可以完全或部分地包围显示区域DPA。显示区域DPA可以为矩形形状，非显示区域NDA可以布置为邻近于显示区域DPA的四个边。非显示区域NDA可以构成显示装置10的边框。在各个非显示区域NDA中，可以布置有包括在显示装置10中的布线或电路驱动部，或者贴装有外部装置。
图2是示出根据一实施例的显示装置的一个像素的平面图。
图2示出布置于显示装置10的一个像素PX的电极RME、堤层BNL、多个发光元件ED以及接触电极层CNL的平面布置。
参照图2，显示装置10的像素PX中的每一个可以包括多个子像素SPXn。例如，一个像素PX可以包括第一子像素SPX1、第二子像素SPX2以及第三子像素SPX3。第一子像素SPX1可以发出第一颜色的光，第二子像素SPX2可以发出第二颜色的光，第三子像素SPX3可以发出第三颜色的光。作为一例，第一颜色可以是蓝色，第二颜色可以是绿色，第三颜色可以是红色。然而，不限于此，各个子像素SPXn也可以发出相同颜色的光。在一实施例中，各个子像素SPXn可以发出蓝色的光。在附图中例示了一个像素PX包括三个子像素SPXn的情形，但不限于此，像素PX可以包括更多数量的子像素SPXn。
显示装置10的各个子像素SPXn可以包括发光区域EMA和非发光区域。发光区域EMA可以是布置有发光元件ED而射出特定波长带的光的区域。非发光区域可以是未布置发光元件ED并且从发光元件ED发出的光无法到达而不射出光的区域。
发光区域EMA可以包括布置有发光元件ED的区域以及作为与发光元件ED邻近的区域的使从发光元件ED发出的光射出的区域。例如，发光区域EMA还可以包括从发光元件ED发出的光被另一部件反射或折射而射出的区域。多个发光元件ED可以布置于各个子像素SPXn，并且可以包括它们所布置的区域以及与其邻近的区域而形成发光区域。
在附图中例示了各个子像素SPXn的发光区域EMA具有彼此均匀的面积的情形，但不限于此。在一些实施例中，各个子像素SPXn的各个发光区域EMA还可以根据从布置于相应子像素的发光元件ED发出的光的颜色或波长带而具有彼此不同的面积。
各个子像素SPXn还可以包括布置于非发光区域的子区域SA。对应子像素SPXn的子区域SA可以布置于作为发光区域EMA的第一方向DR1的另一侧的下侧。发光区域EMA和子区域SA可以沿第一方向DR1交替排列，在沿第一方向DR1隔开的彼此不同的子像素SPXn的发光区域EMA之间可以布置有子区域SA。例如，发光区域EMA和子区域SA可以沿第一方向DR1彼此交替排列，发光区域EMA和子区域SA中的每一个可以沿第二方向DR2反复排列。然而，不限于此，在多个像素PX中，发光区域EMA和子区域SA也可以具有与图2不同的排列方式。
由于子区域SA未布置发光元件ED而不射出光，但是可以布置有布置于各个子像素SPXn的电极RME的一部分。布置于彼此不同的子像素SPXn的电极RME可以通过子区域SA的分离部ROP彼此分离而布置。
显示装置10可以包括多个电极RME、堤层BNL、发光元件ED以及接触电极层CNL。
多个电极RME以沿一方向延伸的形状布置于每个子像素SPXn。多个电极RME1、RME2可以沿第一方向DR1延伸而布置于子像素SPXn的发光区域EMA和子区域SA，其可以沿第二方向DR2彼此隔开布置。多个电极RME可以与后述的发光元件ED电连接，但不限于此。电极RME也可以与发光元件ED不进行电连接。
显示装置10可以包括布置于各个子像素SPXn的第一电极RME1和第二电极RME2。第一电极RME1布置于发光区域EMA的中心的左侧，第二电极RME2在第二方向DR2上与第一电极RME1隔开并布置于发光区域EMA的中心的右侧。彼此不同的子像素SPXn的第一电极RME1和第二电极RME2可以以位于任意一个子像素SPXn的子区域SA内的分离部ROP为基准彼此隔开。
在附图中，例示了每个子像素SPXn具有两个电极RME沿第一方向DR1延伸的形状，但不限于此。例如，显示装置10也可以在一个子像素SPXn布置更多数量的电极RME，或者具有电极RME被部分地弯曲且宽度根据位置而不同的形状。
堤层BNL可以布置于显示区域DPA的整个表面，并暴露或包围多个子像素SPXn中的一部分。例如，堤层BNL可以包围布置于子像素SPXn的发光区域EMA内的第一开口部OP1和布置于发光区域EMA的一侧的子区域SA的第二开口部OP2。或者，堤层BNL布置于显示区域DPA的整个表面，并且可以包括暴露子像素SPXn的发光区域EMA的一部分的第一开口部OP1和暴露子区域SA的一部分的第二开口部OP2。
如下所述，堤层BNL可以包括堤部(图3的“BNP”)、具有比堤部BNP的高度低的高度的分隔壁部(图3的“BP1”、“BP2”)以及子分隔壁部(图3的“SBP”)。堤部BNP可以布置于在第一方向DR1和第二方向DR2上邻近的子像素SPXn的边界，也可以布置于发光区域EMA和子区域SA的边界。显示装置10的子像素SPXn、发光区域EMA以及子区域SA可以是借由堤部BNP的布置而划分的区域。多个子像素SPXn和发光区域EMA以及子区域SA之间的间隔可以根据堤部BNP的宽度而不同。堤部BNP可以在子像素SPXn的边界以及发光区域EMA与子区域SA之间与电极RME1、RME2重叠。
堤层BNL的分隔壁部BP1、BP2可以与堤部BNP一体化而布置于各个子像素SPXn的发光区域EMA。分隔壁部BP1、BP2可以是将布置于发光区域EMA的第一开口部OP1置于其之间而彼此隔开的部分。在分隔壁部BP1、BP2所形成的第一开口部OP1可以布置有发光元件ED。分隔壁部BP1、BP2可以在子像素SPXn的发光区域EMA中分别与电极RME1、RME2重叠。
堤层BNL的子分隔壁部SBP1可以与堤部BNP和分隔壁部BP1、BP2形成为一体而布置于各个子像素SPXn的子区域SA。子分隔壁部SBP1可以是包围布置于子区域SA的第二开口部OP2的部分。由子分隔壁部SBP1形成的第二开口部OP2可以与分离部ROP相同，并且未布置电极RME、第一绝缘层PAS1(图3的“PAS1”)以及接触电极层CNL。第二开口部OP2可以暴露于过孔层(图3的“VIA”)的上表面。
发光元件ED可以布置于发光区域EMA。发光元件ED布置于堤层BNL的第一开口部OP1，并且可以沿第一方向DR1彼此隔开而排列。在一实施例中，多个发光元件ED可以具有沿一方向延伸的形状，两端部分别布置于彼此不同的电极RME上。例如，发光元件ED的第一端部可以布置于第一电极RME1上，第二端部可以布置于第二电极RME2上。发光元件ED的长度可以比沿第二方向DR2隔开的电极RME之间的间隔长。发光元件ED可以大致排列成延伸的方向与电极RME延伸的第一方向DR1垂直。然而，不限于此，发光元件ED的延伸的方向可以布置为与第二方向DR2或相对于第二方向DR2倾斜的方向一致。
接触电极层CNL可以布置于发光元件ED、第二绝缘层(图3的“PAS2”)以及堤层BNL上。接触电极CNE可以具有分别沿一方向延伸的形状，并可以彼此隔开布置。各个接触电极CNE可以与发光元件ED接触，并与电极RME电连接。
接触电极CNE可以包括布置于各个子像素SPXn的第一接触电极CNE1和第二接触电极CNE2。第一接触电极CNE1可以具有沿第一方向DR1延伸的形状，并且可以布置于第一电极RME1上。第一接触电极CNE1可以与第一电极RME1部分地重叠且从发光区域EMA布置到子区域SA。第二接触电极CNE2可以具有沿第一方向DR1延伸的形状，并且可以布置于第二电极RME2上。第二接触电极CNE2可以与第二电极RME2部分地重叠且从发光区域EMA布置到子区域SA。第一接触电极CNE1可以与发光元件ED的第一端部接触，第二接触电极CNE2可以与发光元件ED的第二端部接触。
根据一实施例，在显示装置10中，各个接触电极CNE可以通过布置于子区域SA的接触部CT1、CT2与电极RME接触。第一接触电极CNE1可以在子区域SA通过第一接触部CT1与第一电极RME1接触。第二接触电极CNE2可以在子区域SA通过第二接触部CT2与第二电极RME2接触。接触电极CNE可以分别通过电极RME而被施加电源电压。第一接触电极CNE1可以通过第一电极RME1而被施加第一电源电压，第二接触电极CNE2可以通过第二电极RME2而被施加第二电源电压。各个接触电极CNE可以在发光区域EMA与发光元件ED接触，以向发光元件ED传输电源电压。
图3是沿图2的E1-E1'线剖切的剖面图。图4是沿图2的E2-E2'线剖切的剖面图。图5是放大示出图3的A区域的图。
图3示出了穿过布置于第一子像素SPX1的发光元件ED的两端部和电极接触孔CTD、CTS以及接触部CT1、CT2的剖面，图4示出了穿过布置于第一子像素SPX1的发光元件ED的两端部和堤层BNL的一部分的剖面。
结合图2并参照图3至图5，显示装置10可以包括基板SUB和布置于其上的半导体层、多个导电层以及多个绝缘层。显示装置10可以包括多个电极RME、发光元件ED以及接触电极层CNL。
基板SUB可以是绝缘基板。基板SUB可以利用玻璃、石英或高分子树脂等的绝缘物质构成。此外，基板SUB可以是刚性(Rigid)基板，但也可以是能够实现弯曲(Bending)、折叠(Folding)、卷曲(Rolling)等的柔性(Flexible)基板。基板SUB可以包括显示区域(图1的显示区域DPA)和包围其的非显示区域(图1的非显示区域NDA)，并且显示区域DPA可以包括发光区域EMA和作为非发光区域的一部分的子区域SA。
第一导电层可以布置于基板SUB上。第一导电层可以包括下部金属层BML、第一电压布线VL1以及第二电压布线VL2。下部金属层BML被布置为与第一晶体管T1的第一有源层ACT1重叠。下部金属层BML可以防止光入射至第一晶体管T1的第一有源层ACT1，或者可以与第一有源层ACT1电连接以执行稳定第一晶体管T1的电特性的功能。然而，下部金属层BML可以被省略。
第一电压布线VL1可以被施加传输至第一电极RME1的高电位电压(或第一电源电压)，并且第二电压布线VL2可以被施加传输至第二电极RME2的低电位电压(或第二电源电压)。第一电压布线VL1可以通过第三导电层的导电图案(例如，第三导电图案CDP3)与第一晶体管T1电连接。第二电压布线VL2可以通过第三导电层的导电图案(例如，第二导电图案CDP2)与第二电极RME2电连接。
在附图中，例示了第一电压布线VL1和第二电压布线VL2布置于第一导电层的情形，但不限于此。在一些实施例中，第一电压布线VL1和第二电压布线VL2也可以布置于第三导电层而分别直接电连接于第一晶体管T1和第二电极RME2。
缓冲层BL可以布置于第一导电层和基板SUB上。缓冲层BL可以形成在基板SUB上以保护像素PX的晶体管免受通过易透湿的基板SUB渗透的水分的影响，并且可以执行表面平坦化功能。
半导体层布置在缓冲层BL上。半导体层可以包括第一晶体管T1的第一有源层ACT1和第二晶体管T2的第二有源层ACT2。第一有源层ACT1和第二有源层ACT2可以布置成分别与将后述的第二导电层的第一栅极电极G1和第二栅极电极G2部分重叠。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在另一实施例中，半导体层也可以包含多晶硅。所述氧化物半导体可以是含有铟(In)的氧化物半导体。例如，所述氧化物半导体可以是铟锡氧化物(ITO：Indium Tin Oxide)、铟锌氧化物(IZO：Indium ZincOxide)、铟镓氧化物(IGO：Indium Gallium Oxide)、铟锌锡氧化物(IZTO：Indium Zinc TinOxide)、铟镓锡氧化物(IGTO：Indium Gallium Tin Oxide)、铟镓锌氧化物(IGZO：IndiumGallium Zinc Oxide)、铟镓锌锡氧化物(IGZTO：Indium Gallium Zinc Tin Oxide)中的至少一种。
虽然在图中例示了在显示装置10的子像素SPXn布置有一个第一晶体管T1和第二晶体管T2的情形，但不限于此，显示装置10可以包括更多数量的晶体管。
第一栅极绝缘层GI在显示区域DPA布置于半导体层上。第一栅极绝缘层GI可以起到各个晶体管T1、T2的栅极绝缘膜的作用。虽然在图中示出了第一栅极绝缘层GI与将后述的第二导电层的栅极电极G1、G2一起被图案化而部分地布置于第二导电层与半导体层的有源层ACT1、ACT2之间的情形，但不限于此。在一些实施例中，第一栅极绝缘层GI也可以布置于整个缓冲层BL上。
第二导电层布置于第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的第一栅极电极G1和第二晶体管T2的第二栅极电极G2。第一栅极电极G1可以布置成沿作为厚度方向的第三方向DR3与第一有源层ACT1的沟道区域重叠，并且第二栅极电极G2可以布置成沿作为厚度方向的第三方向DR3与第二有源层ACT2的沟道区域重叠。虽然未示出，但第二导电层还可以包括存储电容器的一个电极。
第一层间绝缘层IL1布置于第二导电层上。第一层间绝缘层IL1可以在第二导电层与布置于其上的其他层之间执行绝缘膜的功能，并保护第二导电层。
第三导电层布置于第一层间绝缘层IL1上。第三导电层可以包括多个导电图案CDP1、CDP2、CDP3以及各个晶体管T1、T2的源极电极S1、S2和漏极电极D1、D2。导电图案CDP1、CDP2、CDP3中的一部分可以将彼此不同的层的导电层或半导体层彼此电连接，并起到晶体管T1、T2的源极电极/漏极电极的作用。
第一导电图案CDP1可以通过贯通第一层间绝缘层IL1的接触孔与第一晶体管T1的第一有源层ACT1接触。第一导电图案CDP1可以通过贯通第一层间绝缘层IL1和缓冲层BL的接触孔与下部金属层BML接触。第一导电图案CDP1可以起到第一晶体管T1的第一源极电极S1的作用。第一导电图案CDP1可以与第一电极RME1或第一接触电极CNE1电连接。第一晶体管T1可以将从第一电压布线VL1施加的第一电源电压传输至第一电极RME1或第一接触电极CNE1。
第二导电图案CDP2可以通过贯通第一层间绝缘层IL1和缓冲层BL的接触孔与第二电压布线VL2接触。第二导电图案CDP2可以与第二电极RME2或第二接触电极CNE2电连接。第二电压布线VL2可以将第二电源电压传输至第二电极RME2或第二接触电极CNE2。
第三导电图案CDP3可以通过贯通第一层间绝缘层IL1和缓冲层BL的接触孔与第一电压布线VL1接触。此外，第三导电图案CDP3可以通过贯通第一层间绝缘层IL1的接触孔与第一晶体管T1的第一有源层ACT1接触。第三导电图案CDP3可以使第一电压布线VL1与第一晶体管T1电连接，并且起到第一晶体管T1的第一漏极电极D1的作用。
第二源极电极S2和第二漏极电极D2可以分别通过贯通第一层间绝缘层IL1的接触孔与第二晶体管T2的第二有源层ACT2接触。第二晶体管T2可以将数据信号传输至第一晶体管T1，或者可以将初始化信号传输至第一晶体管T1。
第一保护层PV1布置于第三导电层上。第一保护层PV1可以在第三导电层与其他层之间执行绝缘膜的功能，并且可以保护第三导电层。
上述的缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1以及第一保护层PV1可以利用交替堆叠的多个无机层构成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1以及第一保护层PV1可以形成为包含硅氧化物(SiOx：Silicon Oxide)、硅氮化物(SiNx：Silicon Nitride)、硅氧氮化物(SiOxNy：Silicon Oxynitride)中的至少一种的无机层堆叠的双层或由它们交替堆叠的多层。然而，并不限于此，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1以及第一保护层PV1也可以利用包含上述的绝缘性材料的一个无机层构成。此外，在一些实施例中，第一层间绝缘层IL1也可以利用诸如聚酰亚胺(PI：Polyimide)之类的有机绝缘物质构成。
过孔层VIA在显示区域DPA中布置于第三导电层上。过孔层VIA可以包括有机绝缘物质(例如，诸如聚酰亚胺(PI)之类的有机绝缘物质)，以补偿由下部导电层引起的阶梯差并平坦地形成上表面。然而，在一些实施例中，过孔层VIA可以被省略。
显示装置10可以包括作为布置于过孔层VIA上的显示元件层的电极RME、堤层BNL、发光元件ED和接触电极层CNL。此外，显示装置10可以包括布置于过孔层VIA上的第一绝缘层PAS1和第二绝缘层PAS2。
多个电极RME可以布置于过孔层VIA上。例如，多个电极RME可以直接布置于过孔层VIA上，并且可以彼此隔开并对向。第一电极RME1和第二电极RME2可以分别与将后述的堤层BNL的堤部BNP和分隔壁部BP1、BP2重叠。第一电极RME1可以与堤部BNP和第一分隔壁部BP1重叠，第二电极RME2可以与堤部BNP和第二分隔壁部BP2重叠。第一电极RME1和第二电极RME2彼此隔开布置，并且它们所隔开的空间可以与堤层BNL的第一开口部OP1重叠。在一实施例中，第一电极RME1与第二电极RME2彼此隔开的间隔可以小于堤层BNL的第一开口部OP1的宽度或第一分隔壁部BP1与第二分隔壁部BP2之间的间隔。第一开口部OP1可以具有足以布置发光元件ED的程度的宽度，第一电极RME1和第二电极RME2可以以足以放置发光元件ED的两端部的程度的间隔而隔开。
各个电极RME可以在发光区域EMA与子区域SA之间与堤层BNL重叠的部分中通过电极接触孔CTD、CTS与第三导电层直接接触。第一电极接触孔CTD可以形成于堤层BNL与第一电极RME1重叠的区域，第二电极接触孔CTS可以形成于堤层BNL与第二电极RME2重叠的区域。第一电极RME1可以通过贯通过孔层VIA和第一保护层PV1的第一电极接触孔CTD与第一导电图案CDP1接触。第二电极RME2可以通过贯通过孔层VIA和第一保护层PV1的第二电极接触孔CTS与第二导电图案CDP2接触。第一电极RME1可以通过第一导电图案CDP1与第一晶体管T1电连接而被施加第一电源电压，第二电极RME2可以通过第二导电图案CDP2与第二电压布线VL2电连接而被施加第二电源电压。然而，不限于此。在另一实施例中，各个电极RME1、RME2也可以与第三导电层的导电图案CDP1、CDP2不电连接，并且后述的接触电极层CNL可以与第三导电层直接连接。
多个电极RME可以包括反射率高的导电性物质。例如，电极RME可以包括诸如银(Ag)、铜(Cu)、铝(Al)等的金属，或者包括铝(Al)、镍(Ni)、镧(La)等的合金，或者还可以具有诸如钛(Ti)、钼(Mo)以及铌(Nb)之类的金属层与所述合金堆叠的结构。在一些实施例中，电极RME可以由至少一层的金属层堆叠的双层或多层构成，所述至少一层的金属层由包括铝(Al)的合金与钛(Ti)、钼(Mo)以及铌(Nb)构成。
不限于此，各个电极RME还可以包括透明导电性物质。例如，各个电极RME可以包括诸如ITO、IZO、ITZO等的物质。在一些实施例中，各个电极RME可以利用透明导电性物质和反射率高的金属层分别堆叠的一层以上的结构构成，或者可以形成为包括它们的一个层。例如，各个电极RME可以具有ITO/Ag/ITO、ITO/Ag/IZO或者ITO/Ag/ITZO/IZO等的堆叠结构。电极RME可以与发光元件ED电连接，并将从发光元件ED发出的光中的一部分朝向基板SUB的上部方向反射。
第一绝缘层PAS1可以布置于整个显示区域DPA，并且可以布置于过孔层VIA和多个电极RME上。第一绝缘层PAS1可以布置于将后述的发光元件ED的下部以覆盖电极RME。第一绝缘层PAS1可以包括绝缘性物质，从而在保护多个电极RME的同时使彼此不同的电极RME相互绝缘。第一绝缘层PAS1可以在形成堤层BNL之前布置为覆盖电极RME，从而能够防止电极RME在形成堤层BNL的工艺中受损。第一绝缘层PAS1还可以防止布置于其上的发光元件ED因与其他部件直接接触而损坏。
在示例性的实施例中，第一绝缘层PAS1可以在沿第二方向DR2隔开的电极RME之间以上表面的一部分凹陷的方式形成阶梯差。发光元件ED可以布置于第一绝缘层PAS1的形成有阶梯差的上表面，并且在发光元件ED与第一绝缘层PAS1之间可以形成空间。
堤层BNL可以布置于第一绝缘层PAS1上。堤层BNL可以包括堤部BNP、高度与堤部BNP的高度不同的分隔壁部BP1、BP2以及高度与堤部BNP和分隔壁部BP1、BP2的高度不同的子分隔壁部SBP1，并且它们可以分别布置于子像素SPXn的发光区域EMA或子像素SPXn的边界处。子分隔壁部SBP1、分隔壁部BP1、BP2以及堤部BNP可以彼此一体化，并且它们可以根据所布置的位置和高度被称为堤层BNL的一部分。
堤层BNL的分隔壁部BP1、BP2可以布置于各个子像素SPXn的发光区域EMA。分隔壁部BP1、BP2可以具有沿第一方向DR1延伸的形状，并且可以将布置于发光区域EMA的第一开口部OP1置于其之间而彼此隔开。例如，分隔壁部BP1、BP2可以包括以第一开口部OP1为基准沿第二方向DR2彼此隔开的第一分隔壁部BP1和第二分隔壁部BP2。第一分隔壁部BP1可以相对于发光区域EMA的中心布置于作为第二方向DR2的一侧的左侧，第二分隔壁部BP2可以与第一分隔壁部BP1隔开而相对于发光区域EMA的中心布置于作为第二方向DR2的另一侧的右侧。在彼此不同的子像素SPXn的第一分隔壁部BP1与第二分隔壁部BP2之间可以布置有堤部BNP。在第一分隔壁部BP1与第二分隔壁部BP2之间的第一开口部OP1可以布置有多个发光元件ED。
第一分隔壁部BP1和第二分隔壁部BP2可以沿第一方向DR1延伸并与堤层BNL的堤部BNP中的包围发光区域EMA的部分一体化。分隔壁部BP1、BP2在第一方向DR1上的长度可以与发光区域EMA在第一方向DR1上的长度相同。此外，第一分隔壁部BP1和第二分隔壁部BP2还可以布置于子区域SA。第一分隔壁部BP1可以布置为与子区域SA的第一接触部CT1重叠，第二分隔壁部BP2可以布置为与子区域SA的第二接触部CT2重叠。子区域SA的第一分隔壁部BP1可以将堤部BNP置于其之间而与发光区域EMA的第一分隔壁部BP1隔开布置。子区域SA的第二分隔壁部BP2可以将堤部BNP置于其之间而与发光区域EMA的第二分隔壁部BP2隔开布置。
第一分隔壁部BP1和第二分隔壁部BP2在第二方向DR2上的宽度可以彼此相同。但是，不限于此，它们也可以具有彼此不同的宽度。例如，某一分隔壁部的宽度可以具有比另一分隔壁部的宽度大的宽度。在附图中，例示了两个分隔壁部BP1、BP2以相同的宽度布置于子像素SPXn的情形，但不限于此。分隔壁部BP1、BP2的数量和形状可以根据电极RME的数量或布置结构而不同。
多个分隔壁部BP1、BP2可以布置于第一绝缘层PAS1上。例如，分隔壁部BP1、BP2可以直接布置于第一绝缘层PAS1上，并且可以具有以第一绝缘层PAS1的上表面为基准至少一部分突出的结构。分隔壁部BP1、BP2的突出的部分可以倾斜或具有以预定曲率弯曲的侧面。与附图中例示的不同，在剖面图中，分隔壁部BP1、BP2的外表面也可以具有以预定曲率弯曲的形状(例如半圆形或半椭圆形的形状)。
堤层BNL的堤部BNP可以布置于第一绝缘层PAS1上。堤部BNP可以包括沿第一方向DR1和第二方向DR2延伸的部分，并且可以包围各个子像素SPXn。堤部BNP可以包围各个子像素SPXn的发光区域EMA和子区域SA并将它们划分，并且可以与布置于发光区域EMA的分隔壁部BP1、BP2以及布置于子区域SA的子分隔壁部SBP1一体化。堤层BNL的堤部BNP可以包围显示区域DPA的最外围，并且可以将显示区域DPA与非显示区域NDA划分开。堤层BNL布置于整个显示区域DPA而形成为网格状，在显示区域DPA中堤层BNL所开口的区域可以是布置于发光区域EMA的第一开口部OP1和子区域SA的第二开口部OP2。堤层BNL中布置有分隔壁部BP1、BP2的部分可以是发光区域EMA。
堤层BNL的堤部BNP的厚度可以大于分隔壁部BP1、BP2的厚度。堤部BNP的上表面的高度可以大于分隔壁部BP1、BP2的上表面的高度。堤部BNP可以防止在显示装置10的制造工艺中的喷墨印刷工艺中墨溢出到邻近的子像素SPXn。堤层BNL可以包括诸如聚酰亚胺(PI：Polyimide)之类的有机绝缘物质，但不限于此。
堤层BNL的子分隔壁部SBP1可以布置于各个子像素SPXn的子区域SA中。子分隔壁部SBP1可以具有沿第一方向DR1和第二方向DR2延伸的形状，并且可以布置为包围布置于子区域SA的第二开口部OP2。例如，子分隔壁部SBP1可以是子区域SA中除了分隔壁部BP1、BP2之外的剩余区域。子分隔壁部SBP1可以沿第一方向DR1和第二方向DR2延伸而与堤层BNL的分隔壁部BP1、BP2以及堤部BNP一体化。子分隔壁部SBP1的厚度可以小于分隔壁部BP1、BP2的厚度，并且堤部BNP的厚度可以大于子分隔壁部SBP1的厚度。
堤层BNL的子分隔壁部SBP1可以布置于第一绝缘层PAS1上。例如，堤层BNL的子分隔壁部SBP1可以直接布置于第一绝缘层PAS1上，并且可以具有以第一绝缘层PAS1的上表面为基准的至少一部分突出的结构。
根据一实施例，堤层BNL和第一绝缘层PAS1可以包括接触部CT1、CT2。接触部CT1、CT2可以形成于在子区域SA中接触电极CNE和电极RME连接的部分处。第一绝缘层PAS1可以布置于过孔层VIA上，并且可以在形成有接触部CT1、CT2的部分处暴露下部的层的一部分。此外，堤层BNL中的分隔壁部BP1、BP2可以在形成有接触部CT1、CT2的部分处暴露下部的层的一部分。
形成于第一绝缘层PAS1和堤层BNL的接触部CT1、CT2可以布置为分别与彼此不同的电极RME重叠。例如，接触部CT1、CT2可以包括被布置为与子区域SA的第一电极RME1重叠的第一接触部CT1和被布置为与第二电极RME2重叠的第二接触部CT2。第一接触部CT1和第二接触部CT2可以贯通堤层BNL和第一绝缘层PAS1而暴露其下部的第一电极RME1或第二电极RME2的上表面的一部分。借由各个接触部CT1、CT2暴露的电极RME可以与接触电极CNE接触。
多个发光元件ED可以布置于发光区域EMA。发光元件ED可以布置于堤层BNL的分隔壁部BP1、BP2之间，并且两端部可以分别布置于彼此不同的电极RME上。例如，发光元件ED的第一端部可以布置于第一电极RME1上，第二端部可以布置于第二电极RME2上。发光元件ED的长度可以大于在第二方向DR2上隔开的电极RME之间的间隔，并且小于堤层BNL的第一开口部OP1的宽度。
多个发光元件ED可以直接布置于第一绝缘层PAS1上。发光元件ED可以布置为延伸的一方向与基板SUB的上表面平行。如下所述，发光元件ED可以包括沿所述延伸的一方向布置的多个半导体层，所述多个半导体层可以沿与基板SUB的上表面平行的方向依次布置。然而，不限于此，当发光元件ED具有不同的结构时，多个半导体层也可以沿垂直于基板SUB的方向布置。
布置于各个子像素SPXn的发光元件ED可以根据构成上述的半导体层的材料而发出彼此不同的波长带的光。然而，不限于此，布置于各个子像素SPXn的发光元件ED可以包括相同材料的半导体层而发出相同颜色的光。发光元件ED可以与接触电极CNE接触而电连接于电极RME和过孔层VIA下部的导电层，并且可以被施加电信号而发出特定波长带的光。
第二绝缘层PAS2可以部分地布置于发光元件ED上。例如，第二绝缘层PAS2可以具有比发光元件ED的长度小的宽度以在包围发光元件ED的同时使发光元件ED的两端部暴露，并且布置于发光元件ED上。第二绝缘层PAS2在显示装置10的制造工艺中以覆盖发光元件ED、电极RME以及第一绝缘层PAS1的方式布置之后可以去除其中的一部分，以暴露发光元件ED的两端部。在平面中，通过第二绝缘层PAS2被布置为在第一绝缘层PAS1上沿第一方向DR1延伸，从而可以在各个子像素SPXn内形成线状或岛状图案。第二绝缘层PAS2可以在保护发光元件ED的同时在显示装置10的制造工艺中固定发光元件ED。
接触电极层CNL可以布置于发光元件ED、第二绝缘层PAS2和堤层BNL上。接触电极层CNL直接布置于发光元件ED上而与发光元件ED电连接，并且可以固定发光元件ED。
接触电极层CNL的接触电极CNE可以包括布置于各个子像素SPXn的第一接触电极CNE1和第二接触电极CNE2。第一接触电极CNE1可以布置于第一电极RME1、堤层BNL的堤部BNP和第一分隔壁部BP1上。第二接触电极CNE2可以布置于第二电极RME2、堤层BNL的堤部BNP和第二分隔壁部BP2上。
第一接触电极CNE1可以在发光区域EMA直接布置于堤层BNL的堤部BNP和第一分隔壁部BP1上，并且可以与发光元件ED的第一端部接触。第一接触电极CNE1可以在发光区域EMA经过堤层BNL的堤部BNP而布置到子区域SA。第一接触电极CNE1可以在子区域SA通过贯通堤层BNL的第一分隔壁部BP1和第一绝缘层PAS1的第一接触部CT1与第一电极RME1接触。
第二接触电极CNE2可以在发光区域EMA直接布置于堤层BNL的堤部BNP和第二分隔壁部BP2上，并且可以与发光元件ED的第二端部接触。第二接触电极CNE2可以在发光区域EMA经过堤层BNL的堤部BNP而布置到子区域SA。第二接触电极CNE2可以在子区域SA通过贯通堤层BNL的第二分隔壁部BP2和第一绝缘层PAS1的第二接触部CT2与第二电极RME2接触。
第一接触电极CNE1和第二接触电极CNE2可以以分别能够与发光元件ED的两端部接触的程度的间隔彼此隔开。在一实施例中，第一接触电极CNE1与第二接触电极CNE2之间的间隔可以小于发光元件ED的长度。此外，第一接触电极CNE1与第二接触电极CNE2之间的间隔可以小于堤层BNL的第一开口部OP1的宽度。
第一接触电极CNE1可以电连接于第一晶体管T1而被施加第一电源电压，第二接触电极CNE2可以电连接于第二电压布线VL2而被施加第二电源电压。各个接触电极CNE可以在发光区域EMA与发光元件ED接触，以将电源电压传输至发光元件ED。
然而，不限于此。在一些实施例中，多个接触电极CNE可以与第三导电层直接接触，也可以通过不是电极RME的其他图案与第三导电层电连接。
在一实施例中，参照图3和图5，在子区域SA中，堤层BNL的子分隔壁部SBP1可以暴露第一绝缘层PAS1的上表面，并且与第一绝缘层PAS1形成阶梯差。在堤层BNL的第二开口部OP2，子分隔壁部SBP1的一侧面和第一绝缘层PAS1的一侧面彼此暴露。子分隔壁部SBP1的一侧面可以与第一绝缘层PAS1的一侧面不对齐。例如，子分隔壁部SBP1的一侧面可以沿第二方向DR2或第一方向DR1与第一绝缘层PAS1的一侧面隔开布置。子分隔壁部SBP1的一侧面可以与第一绝缘层PAS1的上表面接触。
在将后述的制造方法中，可以利用一个掩模执行对堤层BNL和第一绝缘层PAS1的蚀刻工艺。在此过程中，对堤层BNL执行用于去除安置发光元件ED的区域的灰化(ashing)工艺。借由这种灰化工艺减小堤层BNL的尺寸，使得堤层BNL中的子分隔壁部SBP1的一侧面可以形成为与第一绝缘层PAS1的一侧面隔开。
并且，在一实施例中，第一绝缘层PAS1的一侧面可以与过孔层VIA的一侧面相互对齐而一致。在上述的对堤层BNL的灰化工艺中，也可以蚀刻除了堤层BNL之外暴露的过孔层VIA的一部分并去除。具体地，与第一绝缘层PAS1重叠的区域的过孔层VIA可以不被灰化工艺蚀刻，而与第一绝缘层PAS1不重叠而暴露的区域的过孔层VIA可以通过灰化工艺而使其一部分被蚀刻以减小厚度。据此，在过孔层VIA中，在与第一绝缘层PAS1重叠的部分和与第一绝缘层PAS1不重叠的部分之间产生厚度差，从而可以形成与第一绝缘层PAS1的一侧面相互对齐的过孔层VIA的一侧面。
借由上述的工艺，在第二开口部OP2，与第一绝缘层PAS1重叠的过孔层VIA的第一厚度TT1可以大于与第一绝缘层PAS1不重叠的过孔层VIA的第二厚度TT2。由于与第一绝缘层PAS1不重叠的过孔层VIA的厚度借由所述灰化工艺而被减小，因此过孔层VIA的第二厚度TT2可以小于与第一绝缘层PAS1重叠的过孔层VIA的第一厚度TT1。
如上所述，根据一实施例的显示装置10可以通过减少形成堤层BNL和第一绝缘层PAS1的工艺中的掩模数量，从而降低制造成本并提高生产率。
图6是根据一实施例的发光元件的示意图。
参照图6，发光元件ED可以是发光二极管(Light Emitting diode)，具体地，发光元件ED可以是具有纳米(Nano-meter)级至微米(Micro-meter)级单位的尺寸且利用无机物构成的无机发光二极管。发光元件ED在彼此对向的两个电极之间沿特定方向形成电场时，可以整齐排列于形成极性的所述两个电极之间。
根据一实施例的发光元件ED可以具有沿一方向延伸的形状。发光元件ED可以具有圆筒、杆(Rod)、线(Wire)、管(Tube)等的形状。然而，发光元件ED的形态不限于此，发光元件ED可以具有正六面体、长方体、六角柱形等多角柱的形状，或者包括具有沿一方向延伸且外表面部分地倾斜的形状等多种形态。
发光元件ED可以包括掺杂有任意导电型(例如，P型或N型)掺杂剂的半导体层。半导体层可以接收从外部的电源施加的电信号而发出特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37以及绝缘膜38。
第一半导体层31可以是N型半导体。第一半导体层31可以包括具有AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，第一半导体层31可以是掺杂有N型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN以及InN中的一种以上。掺杂于第一半导体层31的N型掺杂剂可以是Si、Ge、Sn等。
第二半导体层32可以布置于第一半导体层31上而将发光层36置于其之间。第二半导体层32可以是P型半导体，并且第二半导体层32可以包括具有AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，第二半导体层32可以是掺杂有P型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN以及InN中的一种以上。掺杂于第二半导体层32的P型掺杂剂可以为Mg、Zn、Ca、Ba等。
另外，在附图中示出了第一半导体层31和第二半导体层32利用一个层构成的情形，但不限于此。根据发光层36的物质，第一半导体层31和第二半导体层32还可以包括更多数量的层，例如，包覆层(Clad layer)或拉伸应变势垒减小(TSBR：Tensile strainbarrier reducing)层。例如，发光元件ED还可以包括布置于第一半导体层31与发光层36之间或者第二半导体层32与发光层36之间的其他半导体层。布置于第一半导体层31与发光层36之间的半导体层可以是掺杂有N型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN、InN中的一种以上，并且布置于第二半导体层32与发光层36之间的半导体层可以是掺杂有P型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN以及InN中的一种以上。
发光层36布置于第一半导体层31与第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的物质。在发光层36包括多量子阱结构的物质的情形下，也可以是量子层(Quantum layer)与阱层(Well layer)彼此交替地堆叠多个的结构。发光层36可以根据通过第一半导体层31和第二半导体层32施加的电信号而通过电子-空穴对的结合来发光。发光层36可以包括AlGaN、AlGaInN、InGaN等的物质。尤其，在发光层36为量子层与阱层交替堆叠的多量子阱结构的情形下，量子层可以包括诸如AlGaN或AlGaInN，阱层可以包括诸如GaN或AlInN等之类的物质。
发光层36可以是能带隙(Band gap)大的种类的半导体物质与能带隙小的半导体物质彼此交替堆叠的结构，也可以根据发出的光的波长带而包括不同的III族至V族半导体物质。发光层36发出的光不限于蓝色波长带的光，根据情况也可以发出红色、绿色波长带的光。
电极层37可以是欧姆(Ohmic)连接电极。但是，不限于此，也可以是肖特基(Schottky)连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个以上的电极层37，但不限于此，电极层37也可以被省略。
在显示装置10中，当发光元件ED与电极或连接电极电连接时，电极层37可以减小发光元件ED与电极或连接电极之间的电阻。电极层37可以包括具有导电性的金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO以及ITZO中的至少一种。
绝缘膜38以包围上述的多个半导体层和电极层的外表面的方式而布置。例如，绝缘膜38可以布置为至少包围发光层36的外表面，并形成为暴露发光元件ED的长度方向上的两个端部。此外，绝缘膜38也可以形成为从剖面上来看上表面在与发光元件ED的至少一端部邻近的区域中圆滑地形成。
绝缘膜38可以包括具有绝缘特性的物质(例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氧氮化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)以及钛氧化物(TiOx))中的至少一种。在附图中，例示了绝缘膜38形成为单层的情形，但不限于此，在一些实施例中，绝缘膜38也可以形成为多个层堆叠的多层结构。
绝缘膜38可以执行保护发光元件ED的半导体层和电极层的功能。绝缘膜38可以防止发光层36与向发光元件ED传输电信号的电极直接接触时可能发生的电短路。此外，绝缘膜38可以防止发光元件ED的发光效率降低。
并且，绝缘膜38的外表面可以被表面处理。发光元件ED可以以分散在预定的墨中的状态喷射于电极上而对齐。在此，为了保持发光元件ED与在墨中邻近的其他发光元件ED不聚集而分散的状态，绝缘膜38的表面执行疏水化处理或亲水化处理。
以下，参照其他附图对上述的显示装置10的制造工艺进行说明。
图7至图12是按顺序示出根据一实施例的显示装置的制造工艺的剖面图。在图7至图12所示的显示装置10的制造工艺可以对应于上述的图3的显示装置10。
首先，参照图7，准备基板SUB，并且在基板SUB上形成缓冲层BL、半导体层、第一导电层至第三导电层、第一层间绝缘层IL1、第一保护层PV1、过孔层VIA、电极RME1、RME2以及第一绝缘层PAS1。
布置于基板SUB上的第一导电层至第三导电层以及多个电极RME可以通过分别沉积形成各个层的材料(例如金属材料)并对其进行利用掩模的图案化工艺来形成。此外，布置于基板SUB上的缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1、过孔层VIA以及第一绝缘层PAS1可以通过涂覆形成各个层的材料(例如，绝缘物质)，或者根据需要通过利用掩模的图案化工艺来形成。对布置于基板SUB上的多个层的结构的说明与上述的内容相同，因此省略详细说明。
然后，在第一绝缘层PAS1上涂覆堤物质层BNLL。堤物质层BNLL可以包括诸如上述的聚酰亚胺(PI)之类的有机绝缘物质。堤物质层BNLL可以利用旋涂等的溶液涂覆法。接着，在堤物质层BNLL上对齐掩模MS。掩模MS可以是半色调掩模(half-tone mask)或多色调掩模(multi-tone mask)。掩模MS可以包括光完全透射的透射区域SS1、阻断光的阻断区域SS2以及调节光的透射量的半透射区域HF1、HF2。半透射区域HF1、HF2可以包括第一半透射区域HF1和比第一半透射区域HF1透射更多量的光的第二半透射区域HF2。
在掩模MS的各个区域中，透射区域SS1可以对应于堤物质层BNLL将被完全去除的部分(例如，与子区域SA的第二开口部OP2对应的区域)。阻断区域SS2可以对应于将形成堤层BNL的堤部BNP的区域。第一半透射区域HF1可以对应于将形成堤层BNL的分隔壁部BP1、BP2的区域，并且第二半透射区域HF2可以对应于将形成子分隔壁部SBP1和将后述的保护部PRT的区域。
接着，执行在掩模MS上朝向基板SUB照射光的曝光工艺。光可以是UV光。光可以透射掩模MS的透射区域SS1而照射至堤物质层BNLL，并且可以在阻断区域SS2被阻断。此外，光通过其量在掩模MS的第一半透射区域HF1被调节而透射并照射至堤物质层BNLL，在第二半透射区域HF2中可以透射比在第一半透射区域HF1透射的量更多的量并照射至堤物质层BNLL。被光照射的堤物质层BNLL在后述的显影工艺中会被显影液溶化。在执行曝光工艺之后，去除掩模MS。
接着，参照图8，在堤物质层BNLL涂覆显影液以形成堤层BNL。堤层BNL在与掩模MS的透射区域SS1对应的部分中被完全去除，在与阻断区域SS2对应的部分形成为堤部BNP。此外，堤层BNL在与掩模MS的第一半透射区域HF1对应的部分形成高度低于堤部BNP的分隔壁部BP1、BP2，在与第二半透射区域HF2对应的部分形成厚度小于分隔壁部BP1、BP2的子分隔壁部SBP1和保护部PRT。
保护部PRT可以对应于将后述的发光元件ED对准并安置的区域。保护部PRT可以防止第一绝缘层PAS1的上表面在将后述的第一绝缘层PAS1的蚀刻工艺中被蚀刻液蚀刻。
接着，参照图9，利用堤层BNL作为掩模蚀刻第一绝缘层PAS1。例如，在形成有堤层BNL的基板SUB上执行干式蚀刻工艺。被堤层BNL掩蔽的区域的第一绝缘层PAS1被保留，并且未被掩蔽的区域的第一绝缘层PAS1被蚀刻而去除。
然后，参照图10，执行灰化工艺，以用于去除形成在将安置发光元件ED的区域中的保护部RPT。灰化工艺可以使用排除氟(F)离子或含有微量氟(F)离子的氧(O2)气作为反应气体来执行。当执行灰化工艺时，堤层BNL的表面被去除，从而整体尺寸减小。借由灰化工艺，堤层BNL的保护部PRT被完全去除，从而暴露安置发光元件ED的分隔壁部BP1、BP2之间的第一绝缘层PAS1。剩余的堤层BNL的整体尺寸借由灰化工艺而减小。据此，在子区域SA，布置于第一绝缘层PAS1上的堤层BNL的子分隔壁部SBP1的一侧面可以相比于第一绝缘层PAS1的一侧面向内侧隔开而布置。此外，借由灰化工艺去除未被第一绝缘层PAS1掩蔽的过孔层VIA的表面的一部分，从而减小厚度。
接着，参照图11，形成多个发光元件ED。多个发光元件ED可以通过喷墨印刷工艺(Inkjet Printing Process)布置于电极RME上。在将分散有发光元件ED的墨喷射至堤层BNL所包围的区域内之后，向电极RME施加电信号的情形下，墨内的发光元件ED可以在位置和取向方向发生变化的同时安置于电极RME上。发光元件ED可以在堤层BNL的第一开口部OP1内借由施加于电极RME的电信号产生的电场对齐。发光元件ED可以以第一端部放置于第一电极RME1上且第二端部放置于第二电极RME2上的方式布置。
接着，形成第二绝缘层PAS2。第二绝缘层PAS2通过在形成有发光元件ED和堤层BNL的基板SUB上沉积无机绝缘物质并利用掩模对其进行图案化来形成。并且，在进行对第二绝缘层PAS2的图案化工艺时，蚀刻堤层BNL和第一绝缘层PAS1的一部分以形成第一接触部CT1和第二接触部CT2。
然后，参照图12，在发光元件ED、第二绝缘层PAS2以及堤层BNL上堆叠接触电极物质层并对其进行图案化，从而形成接触电极CNE。接触电极CNE可以分别与发光元件ED直接接触，并且可以与堤层BNL和第一绝缘层PAS1直接接触。据此，制造根据一实施例的显示装置10。
如上所述，根据一实施例的显示装置10的制造方法通过利用一个掩模而形成堤层BNL和第一绝缘层PAS1，从而能够减少掩模数量而降低制造成本并提高生产率。
图13是示出根据另一实施例的显示装置的剖面图。图14是放大图13的B区域的图。
参照图13，本实施例与上述的实施例的差异在于，在子区域SA，堤层BNL和第一绝缘层PAS1的各个侧面彼此一致，并且过孔层VIA的厚度相同。尤其，在与堤层BNL重叠的第一绝缘层PAS1的厚度大于与堤层BNL不重叠的第一绝缘层PAS1的厚度的点上存在差异。以下，将省略与上述的实施例重复的说明，并且对区别点进行说明。
根据一实施例，在子区域SA，堤层BNL的子分隔壁部SBP1的一侧面可以与第一绝缘层PAS1的一侧面彼此对齐而一致。与上述的图3至图12的实施例不同，在将后述的制造方法中，不执行用于去除安置发光元件ED的区域的堤层BNL的灰化工艺。据此，由于堤层BNL的尺寸不会减小，从而子分隔壁部SBP1的一侧面可以与第一绝缘层PAS1的一侧面对齐并一致。此外，过孔层VIA整体上的厚度可以相同。例如，与第一绝缘层PAS1重叠的过孔层VIA的厚度和与第一绝缘层PAS1不重叠的过孔层VIA的厚度可以彼此相同。
参照图14，在一实施例中，第一绝缘层PAS1的厚度可以根据区域而不同。具体地，与堤层BNL重叠的第一绝缘层PAS1的第三厚度TT3可以大于与堤层BNL不重叠的第一绝缘层PAS1的第四厚度TT4。与堤层BNL不重叠的第一绝缘层PAS1可以与堤层BNL的第一开口部OP1重叠。
如将后述的制造方法，在一实施例中，堤层BNL的保护部PRT和第一绝缘层PAS1可以同时被蚀刻。在与堤层BNL不重叠的区域中，第一绝缘层PAS1全部被蚀刻。在堤层BNL的布置有保护部PRT的区域中，在保护部PRT全部被蚀刻之后而暴露的第一绝缘层PAS1的表面的一部分可以被蚀刻。因此，与堤层BNL重叠的第一绝缘层PAS1的第三厚度TT3可以大于与堤层BNL不重叠的第一绝缘层PAS1的第四厚度TT4。
图15和图16是按顺序示出根据另一实施例的显示装置的制造工艺的剖面图。
参照图15，利用与上述图8相同的工艺形成堤层BNL。接着，将堤层BNL用作掩模来蚀刻第一绝缘层PAS1和堤层BNL的保护部PRT。例如，在形成有堤层BNL的基板SUB上执行干式蚀刻工艺。被堤层BNL掩蔽的区域的第一绝缘层PAS1被保留，并且未被掩蔽的区域的第一绝缘层PAS1被蚀刻而去除。尤其，借由干式蚀刻工艺，可以使堤层BNL的整体大小减小的同时，还可以使保护部PRT被蚀刻而去除。布置于保护部PRT的下部的第一绝缘层PAS1因保护部PRT而不会被完全蚀刻而去除，而是表面的一部分被去除而使其厚度减小。并且，当堤层BNL的尺寸减小时，第一绝缘层PAS1上部的掩蔽区域也同样减小。据此，第一绝缘层PAS1的一侧面可以与堤层BNL的一侧面彼此对齐而一致。
接着，如图16所示，在形成有堤层BNL的基板SUB上形成发光元件ED和接触电极CNE，从而制造根据一实施例的显示装置10。
如上所述，根据一实施例的显示装置10的制造方法通过利用一个掩模而形成堤层BNL和第一绝缘层PAS1，从而可以减少掩模数量而降低制造成本并提高生产率。
以上，参照附图说明了本发明的实施例，但本发明所属技术领域的具备普通知识的人员可以理解在不变更本发明的技术构思或必要特征的情况下，可以以其他具体形态实施。因此，应当理解，上述实施例在所有方面都是示例性的，而不是限定性的。

Claims (9)

1.一种显示装置，包括：
过孔层，布置于基板上；
第一电极和第二电极，布置于所述过孔层上且彼此隔开；
第一绝缘层，布置于所述第一电极和所述第二电极上；
发光元件，布置于所述第一绝缘层上且布置于所述第一电极和所述第二电极上；
堤层，布置于所述第一绝缘层上且包括布置有所述发光元件的第一开口部和与所述第一开口部隔开的第二开口部；
第二绝缘层，布置于所述发光元件上；以及
第一接触电极和第二接触电极，所述第一接触电极和第二接触电极在所述堤层、所述发光元件及所述第二绝缘层上彼此隔开布置，且所述第一接触电极与所述发光元件的一端部接触，所述第二接触电极与所述发光元件的另一端部接触，
其中，在所述第二开口部，与所述第一绝缘层重叠的所述过孔层的厚度大于与所述第一绝缘层不重叠的所述过孔层的厚度。
2.根据权利要求1所述的显示装置，其中，
在所述第二开口部，所述第一绝缘层的一侧面和所述过孔层的一侧面被暴露，所述第一绝缘层的一侧面和所述过孔层的一侧面彼此对齐而一致。
3.根据权利要求1所述的显示装置，其中，
所述堤层包括：
第一分隔壁部，与所述第一电极重叠；
第二分隔壁部，将所述第一开口部置于其之间而与所述第一分隔壁部隔开且与所述第二电极重叠；
堤部，包围所述第一分隔壁部和所述第二分隔壁部；以及
子分隔壁部，包围所述第二开口部。
4.根据权利要求3所述的显示装置，其中，
所述堤部的厚度大于所述第一分隔壁部和所述第二分隔壁部的厚度，所述第一分隔壁部和所述第二分隔壁部的厚度大于所述子分隔壁部的厚度。
5.根据权利要求3所述的显示装置，其中，
所述堤层的子分隔壁部的一侧面与所述第一绝缘层的上表面接触且与所述第一绝缘层的一侧面隔开。
6.根据权利要求3所述的显示装置，其中，
所述发光元件布置于所述第一分隔壁部与所述第二分隔壁部之间。
7.根据权利要求3所述的显示装置，其中，
所述第一分隔壁部、所述第二分隔壁部、所述堤部以及所述子分隔壁部形成为一体。
8.根据权利要求1所述的显示装置，其中，
所述基板包括与所述发光元件重叠的发光区域和与所述发光区域隔开的子区域，
所述第一开口部布置于所述发光区域，所述第二开口部布置于所述子区域。
9.根据权利要求8所述的显示装置，其中，
在所述子区域布置有第一接触部和与所述第一接触部隔开的第二接触部，
所述第一接触电极通过贯通所述堤层和所述第一绝缘层的所述第一接触部与所述第一电极接触，
所述第二接触电极通过贯通所述堤层和所述第一绝缘层的所述第二接触部与所述第二电极接触。
CN202211173826.9A 2021-12-17 2022-09-26 显示装置 Pending CN116266605A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0181807 2021-12-17
KR1020210181807A KR20230093113A (ko) 2021-12-17 2021-12-17 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN116266605A true CN116266605A (zh) 2023-06-20

Family

ID=86744197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211173826.9A Pending CN116266605A (zh) 2021-12-17 2022-09-26 显示装置

Country Status (3)

Country Link
US (1) US20230197901A1 (zh)
KR (1) KR20230093113A (zh)
CN (1) CN116266605A (zh)

Also Published As

Publication number Publication date
KR20230093113A (ko) 2023-06-27
US20230197901A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
CN115777147A (zh) 显示装置
US20220223761A1 (en) Display device
CN114361195A (zh) 显示装置及制造其的方法
CN114551526A (zh) 显示装置
CN116266605A (zh) 显示装置
CN115427877A (zh) 显示装置及其制造方法
CN219979570U (zh) 显示装置
CN220383494U (zh) 显示装置
EP4109571A1 (en) Display device
US20230142777A1 (en) Display device
US11785809B2 (en) Display device
US20230246139A1 (en) Display device and method for fabricating the same
US20230387143A1 (en) Display device
US20230054453A1 (en) Display device and method of fabricating the same
CN116666414A (zh) 显示装置
CN116722013A (zh) 显示装置
CN117596979A (zh) 显示装置
CN116568081A (zh) 显示装置
CN115996597A (zh) 显示装置
CN116469992A (zh) 显示装置和制造该显示装置的方法
KR20230017384A (ko) 표시 장치
KR20230136819A (ko) 표시 장치 및 이의 제조 방법
KR20220113566A (ko) 표시 장치
CN116314235A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication