CN1162229A - 差分检波接收机 - Google Patents

差分检波接收机 Download PDF

Info

Publication number
CN1162229A
CN1162229A CN97102893A CN97102893A CN1162229A CN 1162229 A CN1162229 A CN 1162229A CN 97102893 A CN97102893 A CN 97102893A CN 97102893 A CN97102893 A CN 97102893A CN 1162229 A CN1162229 A CN 1162229A
Authority
CN
China
Prior art keywords
value
output
signal
difference
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97102893A
Other languages
English (en)
Other versions
CN1096777C (zh
Inventor
上杉充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1162229A publication Critical patent/CN1162229A/zh
Application granted granted Critical
Publication of CN1096777C publication Critical patent/CN1096777C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/548—Trigonometric functions; Co-ordinate transformations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Circuits Of Receivers In General (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)

Abstract

一种差分检波接收机，通过简化其电路而减小其功耗。无需采用乘法器或换算表即可实现反正切计算器。无需采用数/模转换器，由一个电平调节电路用以调节作为输入信号Ax和Ay而提供的矢量(Ax，Ay)的绝对值。通过从系统中消除诸如乘法器和大型换算表之类的功耗电路而减小差分检波解调器的功耗。

Description

差分检波接收机
本发明涉及应用于数字无线电通信的差分检波接收机，尤其涉及对此类接收机构成电路和整机的简化。
为了用高精度的数字电路实现差分检波，通常需要利用乘法器将信号中的一个符号与信号中的前一个适当的符号相乘，并接着对获得的乘积进行加或减运算。然而，乘法器需要大规模的电路，因而需要大量的电能，如果要求实现高速差分检波，则更为如此。为此，为了不用乘法器来实现差分检波而采用了一种方案，其中，通过从一个换算表来寻找信号中每个符号的反正切(tan-1)并计算邻近符号的反正切之间的差值。如果该方案需要较大的换算表，则由于其未能减小电路的尺寸而采用各种技术来取消在换算表内储存大量数据的要求。
昭和62-549号(1987)日本专利披露了一种数字算法电路，它利用容量减小的反正切换算表，用一个参考坐标计算给定矢量的幅值和角度，作为反三角函数或反正切。
平成6-105,421号(1994)日本专利披露了一种数字电路，它用以计算2n位二进制数X的反三角函数或反正切。该系统利用这一情况来进行计算，即如果二进制数X包括n个较大的数字H和n个较小的数字L(X＝H+L)，则X的反正切可以近似为：
arctan(X)＝arctan(H)+L/(H2+1)
该系统需要用于arctan(H)和1/(H2+1)的两个换算表和一个乘法器。
此外，在解调输入信号时，该输入信号需要电平调节。为了调节输入信号的电平，通常通过将编码输出与基准电平之间的比较结果反馈到输入信号放大器，来控制输入信号放大器的增益。
平成1-71,270号(1989)日本特许公报披露了上述类型的电平调节器件。该器件包括差分放大器、模/数转换器、LPF(低通滤波器)、门电路、门脉冲发生器、减法器、非线性放大器、积分器以及数/模转换器。
然而，上述反正切计算电路仍需要换算表和乘法器，所述的器件仍需要数/模转换器，故阻碍了电路尺寸的减小和功耗的减少。这样，按现有技术仍然存在着一定的余地，通过进一步简化这种电路来减小差分检波接收机构成电路的尺寸和功耗。
本发明的目的在于通过简化差分检波接收机的构成电路，提供一种低功耗的差分检波接收机。
根据本发明的一个方面，无需采用乘法器或换算表而实现反正切计算器。
根据本发明的另一方面，无需采用数/模转换器而实现电平调节电路，用以调节作为输入信号Ax和Ay给出之矢量(Ax，Ay)的绝对值，使其为1。
根据本发明的再一方面，通过从系统中取消诸如乘法器和大换算表之类的功耗电路，实现一种低功耗的差分检波解调器。
本发明描述了某些说明性的实施例，其中差分检波解调器拥有任意组合的线路(或通道)质量评估特征；借助通道译码器中的软判断纠错改进误码率；消除频率误差；通过分集接收改善解调信号；以及根据相位似然性(phaselikelihoods)的综合值选择解调数据。
从以下结合附图对本发明的较佳实施例的描述中，本发明的进一步的目的和优点将变得更加清楚。附图中：
图1为方框图，它示意性地表示根据本发明实施例1A的一个反正切(Ay/Ax)计算器；
图2是一个曲线图，它说明图1所示反正切(Ay/Ax)计算器的原理；
图3是一个方框图，它示意性地表示本发明实施例1B的一个反正切(Ay/Ax)计算器；
图4是一个方框图，它更详细地表示图3所示的反正切(Ay/Ax)计算器；
图5是根据本发明实施例2A的一个差分检波解调器的方框图；
图6是根据本发明实施例3A的一个电平(或增益)控制器的方框图；
图7是根据本发明实施例3B的一个具有更简易配置的电平(或增益)控制器的方框图；
图8是根据本发明实施例2B的一个具有误差输出性能的差分检波解调器的方框图；
图9是根据本发明实施例2C的一个与图8所示差分检波解调器80相结合的电路的方框图，它为差分检波解调器80配备线路质量评估输出性能；
图10是根据本发明实施例2D的一个与图8所示差分检波解调器相结合的电路的方框图，它为差分检波解调器80配备通道译码器；
图11是根据本发明实施例2E的一个与图8所示差分检波解调器80相结合的电路的方框图，它为差分检波解调器80配备频率控制信号输出；
图12是根据本发明实施例2F的一个具有频率纠错性能的差分检波解调器的方框图；
图13是根据本发明实施例2G的一个采用第一分集布局的差分检波解调器的方框图；
图14是根据本发明实施例2H的一个采用第二分集布局的差分检波解调器的方框图；
图15是一个方框图，表示通过组合实施例1A、3B、2C、2D和2F所示电路而获得的一个数据接收机的示意性实施例；
图16是根据本发明示意性实施例2I的一个具有内部电平控制器的差分检波解调器的方框图；
图17是用以解释图16所示电平控制器工作原理的曲线图；以及
图18是根据本发明示意性实施例2J的一个具有简化的内部电平调节电路的差分检波解调器的方框图。
实施例1A
图1表示一个电路，它用以为输入信号Ax和Ay寻找反三角函数或arctan(Ay/Ax)。假设Ax和Ay是笛卡尔平面上一点(Ax，Ay)的x和y坐标，且极坐标写成(1，θ)，即Ax2+Ay2＝1。于是可以得到：
|Ax|-|Ay|≈-(4θ/π)+1  ：第一象限
(4θ/π)-3              ： 第二象限
-(4θ/π)-3             ： 第三象限
(4θ/π)+1              ：第四象限    (1)
图2表示|Ax|-|Ay|与arctan(Ay/Ax)之间的关系。从图1可见，这种关系实际上是线性的。这样，公式(1)为|Ax|-|Ay|提供了一种线性近似，该公式(1)两边之间的误差至多约为1.8。图1所示的反正切计算电路正是在公式(1)的基础上实现的。
图1中，电路10包括用以计算矢量(Ax，Ay)之分量Ax和Ay的绝对值|Ax|和|Ay|的绝对值计算器11，用以从|Ax|计算器11的输出中减去|Ay|计算器11之输出的减法器13，根据Ax和Ay的正负符号判断矢量(Ax，Ay)位于哪一个象限的象限计算器15，以及根据公式(1)计算θ(＝arctan(Ay/Ax))之值的换算器17。
操作时，将矢量分量Ax和Ay送到|Ax|计算器11和|Ay|计算器11，后者分别输出绝对值|Ax|和|Ay|。在收到该绝对值后，减法器13向换算器17输出差值|Ax|-|Ay|。
矢量分量Ax和Ay还送到象限计算器15，它根据矢量分量Ax和Ay的正负符号确定矢量(Ax，Ay)所位于的象限，并输出象限信息。
然后，换算器17可以根据该象限信息通过差值|Ax|-|Ay|计算θ。尤其是，如果减法器13的输出写成“Out13”(以下将部件NN的输出写成OutNN)，那么由于Out13＝|Ax|-|Ay|，故每个象限得到π/4如下：
π/4＝-Out13+1    对第一象限
       Out13+3    对第二象限
       -Out13-3   对第三象限
       Out13-1    对第四象限
因此，如果象限计算器15分别响应于第一至第四象限而适合于输出数值1，3，-3和-1，则当矢量(Ax，Ay)位于第一或第三象限时，换算器17仅需将Out15(象限计算器1 5的输出)加到-Out13，即Out15＝1或-3，而当矢量(Ax，Ay)位于第二或第四象限时，换算器17仅需将Out15加到Out13，即Out15＝3或-1。
然而，如果将换算器17计算的结果用作差分检波，则使输出采用2的幂的乘积形式，而不是通过(4θ/π)乘以π/4作为输出θ的弧度对以后的处理更为有利。采用2的幂的乘法只需通过位移即可实现，无需用于乘法的硬件。
如上所述，本发明的电路10无需诸如乘法器或换算表之类的复杂电路即能计算反正切，故允许减小电路10的尺寸。因此，在诸如接收机之类的系统中采用电路10有助于减小系统的尺寸和功耗。
实施例1B
图3是一个方框图，它示意性地表示本发明实施例1B中一个arctan(Ay/Ax)计算器30。反正切计算器30以该事实为基础，即公式(1)可以写成：
Ay-Ax≈  (4θ/π)-1    ：第一象限
        -(4θ/π)-3    ：第二象限
Ay+Ax≈-(4θ/π)+3    ：第三象限
(4θ/π)+1            ：第四象限    (2)
当然，该近似的精度与公式(1)相同。
图3中，arctan(Ay/Ax)计算器30包括：响应于输入信号Ax和Ay的符号位产生第一和第二控制信号及控制数据的象限计算器35；响应于第一控制信号反转输入信号Ax之符号的第一符号确定器31；将第一符号确定器31的输出与输入信号Ay相加的加法器32；响应于第二控制信号反转加法器32之输出的第二符号确定器33；以及通过利用第二符号确定器33的输出和来自象限计算器35的控制数据，根据公式(2)计算θ(＝arctan(Ay/Ax))的换算器37。
如果Ax和Ay的符号位相互相同，则第一控制信号设置为逻辑“1”，否则为“0”。第二控制信号为Ax的符号位。
从上述描述中可见，加法器32和符号确定器33的输出Out32和Out33将分别得到表1中的结果。
表1
象限  Out32   Out33    out33＝(据公式(2))
1    Ay-Ax    Ay-Ax     (4θ/π)-1
2    Ay+Ax    -Ay-Ax    (4θ/π)-3
3    Ay-AX    -Ay+Ax    (4θ/π)+3
4    Ay+Ax    Ay+Ax     (4θ/π)+1
而且，根据公式(2)，符号确定器33的输出Out33等于上表之列“Out33＝”的相应值。因此，如果象限计算器35分别响应于第一至第四象限输出数值1，3，-3和-1时，则换算器37将只需将来自象限计算器35的数值与Out33相加而产生4θ/π。
图4是一个方框图，它以更详细的形式表示图3所示的arctan(Ay/Ax)计算器。图3和图4中，相同的部件用相同的标号表示。部件41至43以及47分别对应于部件31至33以及37。
象限计算器35包括用以对输入信号Ax和Ay进行“异”操作的“异”门(XOR)44；用以反相“异”门44输出的反相器45；连接到Ax符号位线路，用以提供上述第二控制信号的输出线路46；以及分别为第一至第四象限提供数值1、3、-3、和-1的象限计算器15，它与图1所示的相同。
反正切计算器30进一步包括：XOR电路41，如Out45＝0，提供Ax，如Out45＝1，则提供Ax的补码；将XOR电路41的输出、输入信号Ay和反相器45的输出(作为进位)相加的加法器42；XOR电路43，如Ax的MSB(最高有效位)为0，提供加法器42的输出，如Ax的MSB为1则提供加法器42输出的补码；以及用以将XOR电路43的输出、象限计算器15的输出和Ax的MSB(作为进位)相加的加法器47。
图4中，每条粗线表示含有多个位的信号线，每条细线表示一位线路。
工作时，如Ax的MSB等于Ay的MSB，Out45为0，否则为1。
Out41＝Ax    Out45＝0时
       Ax    Out45＝1时
由于加法器42的输入A(以下称为“In42A”)等于Out41，In42C＝Out45，In42B＝Ay，故加法器42的输出，即A+C+B写成：
Ax+0+Ay＝Ax+Ay    如Out45＝0
Ax+1+Ay＝-Ax+Ay    如Out＝1
按同样方法，符号确定器43的输出，即(A+C)产生表1中“Out33”列所示的数值。由于象限计算器15分别响应于第一至第四象限提供数值1、3、-3和-1，故加法器47产生4θ/π，如表1中的“Out33＝”列所示。
实施例2A
图5是根据本发明实施例2A的一个结合反正切计算器30(或10)的差分检波解调器的方框图。图5中，差分检波解调器50包括用以检测矢量(Ax，Ay)之极坐标θ的相位检测或arctan Ay/Ax计算器10或30，其中，Ax和Ay作为输入信号提供；用以将相位检测器30的输出延迟一个符号时期的延迟部件51；用以计算相位检测器30(以下假定为30，因为图3所示的结构比图1所示的结构更为简单和更佳)两个邻近输出之间差值的减法器(B-A)52；以及用以解码减法器52之输出的判断电路53。
相位检测器30采用图3或图4所示的结构，并计算4θ/π。如果检测器30用8位提供4θ/π，则意味着用360/256级的分辨率表示极坐标或相位。延迟电路51将相位4θ/π延迟一个符号的时期。减法器52通过从相位检测器30的输出中减去延迟器51的输出进行差分检波。忽略减法中的进位具有取模2π的效果。
判断电路53输出减法器52每个输出的两个高位作为解码数据54。
实施例3A
在实施例1A、1B和2A中，已经假定Ax2+Ay2＝1。以下将描述电平控制器，它控制矢量的绝对值，其分量作为变成1的输入信号提供，故电平控制器的电平控制输出Ax和Ay可以象其在以下电路中那样来处理。
图6是根据本发明的实施例3A的一个电平(或增益)控制器的方框图。图6中，电平控制器60包括：可变增益放大器61，它响应经由其控制端提供的控制电压提供一个电平控制输出；将电平控制输出分解为分量Ax和Ay的正交检测器62；分别对分量Ax和Ay抽样并提供相应数值的模/数转换器631和632；绝对值计算器(CALCU.)641和642，其每一个计算输入数值的绝对值；基准电压发生器(RVG)65，产生一基准电压用以检测矢量的大小，其分量由绝对值计算器641和642输出的绝对值所确定；分别从绝对值计算器641和642的输出中减去RVG65之输出的减法器(A-B)661和662；开关67，将其3个输入端之一连接到其输出端，该3个输入端的两个输入端连接到减法器661和662的输出端；用以暂存来自开关67之输出数据的符号位的移位寄存器68，该寄存器68的输出端连接到开关67的另一输入端；用以平滑移位寄存器68之输出电压的低通滤波器(LPF)69；产生基准电压的基准电压发生器71；用以从LPF69的输出中减去该基准电压的减法器(B-A)；控制电压发生器73，产生一控制电压用于可变增益AMP61的增益控制，使减法器72的输出电压为零。
操作时，如此控制可变增益放大器61的增益，使由正交检测器62的输出Ax和Ay所确定的矢量大小变为1。
尤其是，通过该正交检测器62将可变增益放大器61的输出分解为分量Ax和Ay，它们经由模/数转换器631和632抽样为相应的数字值，且依次在绝对值计算器641和642中计算成绝对值。
假设矢量(Ax，Ay)的大小为1，Ax＝cosθ，Ay＝sinθ。由于对θ＝π/4，Ax＝Ay＝2-1/2，故认为RVG65产生一个基准值2-1/2。每个减法器661和662从来自绝对值计算器641、642的绝对值中减去该基准值2-1/2。只要Ax2+Ay2＝1，相减结果为正和相减结果为负的两种概率均为0.5而与θ值无关。如果Ax2+Ay2＞1，则结果为正的概率变大，相反，如Ax2+Ay2＜1，则结果为负的概率变大。
因此，如果每次当减法器661和662执行减法运算后即切换开关67，将减法器661和662输出中的符号位(在正的情况下为“0”，在负的情况下为“1”)交替地储存在移位寄存器68内，那么，如果矢量大小为1，则移位寄存器68内的“1”和“0”其数量相等。如矢量大小大于1，则“0”的数量超过“1”的数量，反之，则“1”的数量超过“0”的数量。如果不再提供输入信号，则通过使开关67向移位寄存器68提供输出而使移位寄存器68内的现行数据循环，或者，使移位寄存器68复位以存储相同数量的“0”和“1”。
假设移位寄存器提供的输出电压当符号位为“1”时为5V，当符号位为“0”时为0V，那么，如果矢量大小为1，由用以对移位寄存器68的输出电压取平均的LPF69所获得的输出电压约为2.5V；如矢量大小大于1，则小于2.5V；如矢量大小小于1，则大于2.5V。
减法器72输出通过从LPF69的输出电压中减去例如2.5V的基准电压(在本例中)而获得的差值，当矢量大于1时该差值为负，当矢量小于1时该差值为正。
控制电压发生器73输出这样一种控制电压，使减法器72的输出电压变为0V。
如上所述，该电平控制器60可以将根据矢量大小判断得到的结果转换为一种电压，而无需数/模转换器，故可以减小电路的尺寸和功耗。
实施例3B
图7是根据本发明实施例3B的一个电平(或增益)控制器的方框图，它具有更为简化的布局。
除了与图6所示转换器631和632相同的模/数转换器63设置在一个“数字”正交检测器74之前，且与图7相比少了一个模/数转换器之外，图7所示的电平控制器70与图6所示的电平控制器60相同。尤其是，输入信号加到可变增益放大器61，后者的输出连接到模/数转换器63的输入，后者的输出连接到正交检测器62，再后者的Ax和Ay输出连接到绝对值计算器641和642。该电平控制器70的其余部分与图6所示的相同。
由于图6和图7中采用相同标号的部件相互相同，故省略了对这些部件的描述。
操作中，其电平已由可变增益放大器61所调节的一个信号，通过模/数转换器63取样为数字信号。电平控制的数字信号经由数字正交检测器74分解为矢量分量Ax和Ay。由于正交检测是数字实现的，故分量Ax和Ay不会有误差，否则的话这些误差将包含在正交检测内。
根据该实施例，可以从正交调制的信号中获得归一化的分量Ax和Ay及其绝对值|Ax|和|Ay|。
实施例2B
图8是根据本发明实施例2B的具有误差输出性能的一个差分检波解调器的方框图。除了其进一步配置了一个减法器84之外，该差分检波解调器80与图5所示的差分检波解调器50相同，其减输入端84B连接到判断电路53的输入端，减法器84的另一个减输入端连接到判断电路53的输出，该减法器84提供一个判断误差输出85。
操作中，减法器84从已检测的输入到判断电路53的差值中减去已解调的数据54，以提供判断误差输出85。
判断误差可以用于线路质量评估，软判断纠错、频率误差补偿和分集等等所必需的似然性，以提高系统管理所必需的信息接收质量和精度。
实施例2C
图9是根据本发明实施例2C的一个电路的方框图，它与图8所示的差分检波解调器80组合，为其配置一个线路质量评估输出性能。
图9中，电路90包括：绝对值计算器91，它计算图8所示减法器84输出的判断误差绝对值；加法器92，用以为每个时隙累加判断误差的绝对值；以及换算表，将累加的绝对值转换为线路质量评估。
操作时，由图8所示加法器84输出的判断误差，其绝对值由部件91计算。由加法器92累加为每个时隙所计算的绝对值，为时隙产生一个累加值。通过换算表93将每个累加值转换成线路质量评估。
根据该实施例，通过高精度而不采用任何复杂电路获得例如用于转移标准，因而必须进行精确计算的线路质量评估。
实施例2D
图10是根据本发明实施例2D的一个电路的方框图，它与图8所示的差分检波解调器80组合，为其配置一个通道解码器，通过软判断获得解码数据。
图10中，电路100包括绝对值计算器91，用以计算图8所示减法器84输出的判断误差的绝对值102；以及通道解码器101，其第一输入端连接到图8所示判断电路53的输出端，其第二输入连接到计算器91的输出端102，通过将计算器91输出102用作相位似然性的软判断提供解码数据。相位似然性是表示判断电路53之输出的似然性的一个数值。因此，相位似然性越小，判断电路53的输出越可靠。
通道解码器101通过利用该相位似然性，经由软判断进行解码。与仅仅采用解码数据54或判断电路53之输出的情况相比，它可以产生具有更好误差性能的解码输出。
实施例2E
图11是根据本发明实施例2E的一个电路的方框图，它与图8所示的差分检波解调器80组合，为其配置频率控制信号输出。
图11中，电路110包括：平均值计算器111，用以计算由图8所示减法器84所输出的判断误差的平均值；以及频率控制信号发生器112，它根据该平均值产生一个频率控制值。
操作中，由减法器84输出的判断误差或相位误差，通过平均值计算器111平均成平均相位误差。由于相位误差在频率具有正误差时偏向正侧，在频率具有负误差时被偏向负侧，故平均相位误差当频率具有正误差时取正值，反之则取负值。由于平均相位误差与频率误差成正比，故通过使平均相位误差为零，可以消除频率误差。
频率控制信号发生器112产生一个频率控制值，以使平均相位误差为零。该频率控制值提供给无线电部件、正交检测器等等，用以消除频率误差。
实施例2F
图12是根据本发明实施例2F的，一个具有频率纠错性能的差分检波解调器的方框图。
除了进一步配置一个频率纠错电路外，图12所示的差分检波解调器120与图5所示的解调器相同。该差分检波解调器120所进一步配置的是一个频率校正减法器121，其B输入端连接到减法器52的输出端，其输出端连接到判断电路53的输入端；减法器84的A输入端连接到判断电路53的输出端，其B输入端也连接到减法器52的输出端；平均值计算器111的输出端连接到频率校正减法器121的A输入端。
在频率纠错操作中，用减法器52输出的相位差122减去平均值计算器111提供的平均相位误差125，在频率校正减法器121中消去其频率误差。
判断电路53根据频率校正减法器121输出的误差-偏移相位差的两个高位输出解码数据。
在减法器84中，由减法器52输出的相位差122减去判断电路53输出的解码数据123，它输出一个差值124。平均值计算器111对差值124取平均并提供给减法器121的A输入端。差值124的平均值125再对正向频率误差取正值，对负向频率误差取负值。由于平均值125与频率误差124成正比，故在频率校正减法器121中从相位差122中减去平均相位误差125，可以使频率误差消除。
根据该实施例，从解码数据中消去频率误差允许改善误码率。这无需采用频率控制信号发生器，而通过仅仅增加一个频率校正减法器和绝对值计算器即可实现，且无需提供一种具有频率纠错功能的无线电频率部件。
实施例2G
图13是根据本发明实施例2G的一个采用第一种分集结构的差分检波解调器(或差分检波器)的方框图。图13中，差分检波器130包括：两条支路1和2或差分检波器131-1和131-2，其每一个用于对支路i(i＝1，2)的输入信号Axi和Ayi进行有效的差分检波并提供解调数据和相位似然数据；选择器132，用以根据两个检波器131输出的相位似然数据，选择来自两条支路或检波器131的解调数据之一。
每个差分检波器131-1和131-2包括：差分检波器80(如图8所示)，它通过由圆圈A所示的线路输出解调数据，并通过由圆圈B所示的线路输出相位误差；以及绝对值计算器91(如图9所示)，它计算相位误差的平均值并作为相位似然提供该平均值。
相位似然表示相应解调数据的似然，并表明数值越小解调数据越相似。为此，在对两条支路的相位似然之间进行比较的基础上，由选择器132选择并输出相位似然较小的支路i的解调数据。例如，如果支路1的相位似然小于支路2的相位似然，则选择器132选择并输出支路1或差分检波器131-1的解调数据。
这样就实现了符号-切换分集，使计算质量得到提高。
实施例2H
图14是根据本发明实施例2H的采用第二种分集结构的一个差分检波解调器(或差分检波器)的方框图。除了在图14所示的每条支路或差分检波器141-i中，沿着圆圈A表示的线路插入用以暂存解调数据的缓冲器143，以及将用以对部件91输出的绝对值进行积分或累加的积分器145插入在绝对值计算器91之后，图14所示的差分检波器140与图13所示的相同。
在每条支路或差分检波器141-i的操作中，从绝对值计算器91输出的相位似然数据，由积分器145按每个预定的时期累加为总的相位似然146-i，然后输出至选择器142，而由差分检波器80输出的解调数据则按相同的预定时期存储在缓冲器143内，然后输出至选择器142。
按预定时期累加的总的相位似然表示按同样预定时期存储在缓冲器143内的解调数据的似然，并表明该数值越小，解调数据越相似。为此，在对两条支路总的相位似然之间进行比较的基础上，选择器132选择并输出总的相位似然为更小的支路I的解调数据。
由于利用作为一种规范的总的相位似然来实现分集，故当线路状态变化较慢时，本实施例比之图13所示的实施例更为有效。
这样，实现了符号-开关分集，使接收质量提高。
实施例4
图15是一个方框图，它表示通过组合实施例1A(图1)、3B(图7)、2C(图9)、2D(图10)和2F(图12)的电路所获得的一个数据接收机的实施例。
这种组合允许进一步减少元件的数量。
图15中，数据接收机包括：图7的电平控制器，它提供正交调制输入信号的归一化分量Ax和Ay以及绝对值|Ax|和|Ay|；减法器13；象限计算器15；以及换算器17。减法器13、象限计算器15和换算器17可以利用Ax，Ay，|Ax|和|Ay|计算arctan(Ay/Ax)。故这种组合构成了图1所示的反正切计算器。
数据接收机进一步包括了延迟元件51、减法器52、84和121，判断电路53以及平均值计算器111，它们构成了图12所示的差分检波调制器120。数据接收机进一步包括绝对值计算器91、减法器92、用以存储线路质量数值的换算表，它们构成了图9的电路90。数据接收机进一步包括信道解码器，它利用绝对值计算器91的输出，对应于图10的电路100。
操作时，调节正交调制输入信号，使Ax和Ay分量满足Ax2+Ay2＝1，并在标号10表示的电路中计算极坐标等效值4θ/π。该极坐标等效值是差分检测的，而具有差分检波电路120所校正的频率误差，以产生来自判断电路53的频率校正解码数据和来自减法器84的相位误差。该解码数据在电路100中经过软判断，最终的解码数据由信道解码器101输出，而相位误差由电路90转换为线路质量评估，它由换算表93输出。
线路质量评估可以用作转移(handover)的标准。进一步，可以用绝对值计算器91输出的相位似然数据和加法器92输出的总和实现符号-开关分集，如实施例2G(图13)和2H(图14)所示。
如上所述，根据本实施例的数据接收机具有以下这些特点：
(1)对输入信号的自动电平控制；
(2)消除频率误差；
(3)通过信道解码器的软判断纠错改善误码率；以及
(4)高精度的线路质量评估。
实施例2I
图16是根据本发明实施例2I的差分检波解调器的方框图，它具有内部电平控制器。该实施例的电平控制器接收这样的输入信号Ax和Ay，使Ax2+Ay2＝Z(Z≠1)并计算4θ/π。假设θ＝arctan(Ay/Ax)，从公式(1)可以得到
(|Ax|-|Ay|)/Z≈-(4θ/π)+1   ：第一象限
                (4θ/π)-3   ：第二象限
                -(4θ/π)-3  ：第三象限
                (4θ/π)+1   ：第四象限    (3)
公式(1)两边之间的误差至多约1.8。数值Z可以写成
Z≈MAX(|Ax|，|Ay|)+MIN(|Ax|，|Ay|)×(21/2-1)    (4)
MAX(|Ax|，|Ay|)+MIN(|Ax|，|Ay|)×0.375          (5)
图17表示由公式(4)和(5)近似求得Z的两种情况之间的差别。如果在数字电路中计算Z，采用公式(5)为更佳，因为0.375＝2-2+2-3，即通过位移计算0.375以取代与0.375相乘。这样，即可根据公式(3)和(5)来设置差分检波解调器160。
图16中，差分检波解调器160包括：计算输入矢量分量Ax和Ay绝对值的绝对值计算器11-1和11-2；计算|Ax|-|Ay|数值的反正切计算减法器13；根据Ax和Ay提供第一和第二象限信息的象限计算器161；根据该绝对值，分别通过输出端MAX和MIN提供|Ax|和|Ay|中较大和较小一个的选择器162；将MIN输出右移2位的2位移位器；将MIN输出右移3位的3位移位器164；将2位移位器163和3位移位器164的输出相加，以提供一个MIN(|Ax|，|Ay|)×0.375数值的加法器165；将选择器162的MAX输出与加法器165的输出相加，提供Z的数值的加法器176；将加法器166的输出右移1位以提供2Z之数值的1位移位器168；将加法器166的输出与1位移位器168的输出相加以提供3Z之数值的加法器167；根据象限计算器161的第二象限信息，有选择地提供数值0、Z、2Z和3Z之一的选择器169；根据第二象限信息，翻转减法器13输出的符号位的符号确定器43；用以将选择器169的输出、符号确定器13的输出和第二象限信息相加的相位偏移加法器37；将相位偏移加法器37的输出延迟一个符号时期的延迟元件；通过从延迟器51的输入中减去延迟器51的输出产生差分检波的差分检波减法器52；用以输出减法器52之输出的绝对值和符号位的绝对值计算器172；从绝对值计算器172的输出中减去Z、2Z和3Z的减法器173至175；以及通过组合绝对值计算器172输出的编码提供解码数据的解码器176。
操作时，本实施例的差分检波解调器160按(4θZ/π)(通过在表示θ和|Ax|-|Ay|之间关系的公式两边乘以Z而得到)进行差分检波，并解码由组合一数值(从绝对值计算器172的输出中减去0、Z、2Z和3Z而得到)的符号所表示的数据。
尤其是，输入矢量分量Ax和Ay分别具有其由绝对值计算器11-1和11-2所计算的绝对值。减法器13计算|Ax|-|Ay|。
所计算的绝对值输入到选择器162，并在减法器13之相减结果的符号的控制下，通过MAX和MIN输出端输出其中较大和较小的一个。该MIN的输出由2位移位器163右移2位，由3位移位器164右移3位，并由加法器165相加。选择器162的MAX输出和加法器165的输出由加法器166相加，以产生Z的值，后者为用ZMAX(|Ax|，|Ay|)+MIN(|Ax|，|Ay|)×0.375求得的一个近似值。
该Z的值由1位移位器168左移一位以产生2Z的值，它与加法器166的输出相加产生3Z的值。
输入信号Ax和Ay还输入到象限信息发生器161，它输出第一象限信息，表示矢量(Ax，Ay)所在的象限，以及第二象限信息，当矢量(Ax，Ay)位于第一或第三象限时它为1，反之为0。
如果第二象限信息的值为1，则通过符号确定器43将减法器13的输出或|Ax|-|Ay|变符，否则，输出不变。符号确定器43的输出通过相位偏移加法器37与来自元件161的第二象限信息和选择器169的输出相加。由于加法器37的邻近输出值含有因加法器52而引起的差值，故选择器169由第二象限信息控制以输出该符号的象限与第一象限之间的相位差。
加法器37的输出提供给延迟元件51和减法器52。延迟元件51将加法器37的输出延迟为一个符号的时期，以输出加法器37原先输出的值。在减法器52中，将加法器37的当前输出值与加法器37的原先输出值相减。绝对值计算器172输出由减法器52输出的绝对值和符号位。解码器176接受绝对值计算器172的输入信号的符号位以及通过由减法器173从该绝对值减去Z、3Z和2Z所得到的符号位，并输出通过组合该4个符号位所表示的解码数据。
与图6和图7所示的实施例3A和3B不同，本实施例可以在解调部分进行电平控制，无需控制一个无线电频率部分，允许更稳定和更精确的接收。
实施例2J
图18是根据本发明实施例2J的一个差分检波解调器的方框图，它具有一个简化的内部电平调节电路。
图18中，用以计算Z的值的电路包括元件11-1和11-2，13，以及162至166，它与图16所示的相应电路相同。差分检波解调器180进一步包括：提供第一和第二象限信息输出的象限信息发生器；根据第一象限信息输出将减法器13的输出变符的符号确定器43；将符号确定器43的输出延迟为一个符号之时期延迟元件51；通过从符号确定器43的输出中减去延迟器52的输出而进行差分检波的减法器52；用以计算减法器52之输出的绝对值的绝对值计算器171；从该绝对值中减去Z的值的减法器172；用以存储第一象限信息输出作为先前符号的延迟元件182；以及根据绝对值计算器171、减法器172，象限信息发生器181的第一输出端和延迟元件182输出的符号组合，用以解码数据的解码器183。
操作时，减法器13的输出如矢量(Ax，Ay)位于第一或第三象限时，其符号位则由符号确定器43翻转。符号确定器43的输出值为-Z至Z，在减法器52中，它与符号确定器43先前输出值相减，后者通过延迟元件51延迟了为一个符号的时期。
减法器52的输出值为-2xZ至2xZ。为了了解减法器52的输出属于-2xZ至-Z、-Z至Z以及Z至2xZ中的哪一个区域，由绝对值计算器171计算减法器52之输出的绝对值。所计算的值为0至2xZ的范围。减法器172从计算器171的输出中减去Z的值。
然后，解码器183可以根据减法器52的输出属于-2xZ至-Z、-Z至Z以及Z至2xZ中的哪一个区域的信息，由象限信息发生器181的第二输出所提供的有关矢量(Ax，Ay)属于哪一个象限(第二象限信息输出)的信息，以及作为先前符号输出的第二象限信息或延迟器182的输出来解码数据。
根据本实施例的差分检波解调器是一种比图16所示更为简单的配置，它允许进一步减小根据本实施例结合差分检波解调器之系统的尺寸和功耗。
尽管图13和14所示的实施例2G和2H的分集配置包括两条支路，当然也可以有任何数量的支路。
显然，如果数据接收机包括多条支路，各条支路的取样相位是相互不同的，可以将通过图13的配置而获得的相位似然、通过图14的配置而获得的相位似然的积分值以及通过图15的配置而获得的线路质量评估作为一个标准，选择具有最佳取样相位的支路。
在不脱离本发明精神和范围的情况下，本发明还可以构成许多不同的实施例。显然，本发明并不局限于说明书中所述的特定实施例，它由所附的权利要求书所限定。

Claims (16)

1.一种角度计算器，根据满足Ax2+Ay2＝1的输入信号Ax和Ay计算θ的值，其中，θ＝arctan(Ax/Ay)，其特征在于，所述角度计算器包括：
计算所述信号Ax和Ay之绝对值|Ax|和|Ay|的装置；
求出|Ax|-|Ay|之值的装置；
分别根据所述输入信号Ax和Ay的符号位Sx和Sy，提供一个与所述符号位Sx和Sy有关之数据的装置；以及
通过利用所述|Ax|-|Ay|的值和根据以下公式得到的数据，计算θ之值的装置：
|Ax|-|Ay|≈-(4θ/π)+1    ：第一象限
           (4θ/π)-3     ：第二象限
           -(4θ/π)-3    ：第三象限
           (4θ/π)+1     ：第四象限
2.一种角度计算器，根据满足Ax2+Ay2＝1的输入信号Ax和Ay计算θ的值，其中，θ＝arctan(Ax/Ay)，其特征在于，所述角度计算器包括：
分别根据所述信号Ax和Ay的符号位Sx和Sy，产生一个控制信号以及与所述符号位Sx和Sy有关之数据的装置，若所述符号位相互相同，则所述控制信号为逻辑“1”，否则则为逻辑“0”；
若所述控制信号为“1”，则为所述信号Ax提供1的补码，否则则按原状提供所述信号Ax作为符号-调节输出的装置；
求出所述符号-调节输出与所述信号Ay之和的装置；
若所述符号位Sx为“1”，则为所述的和提供1的补码，否则则按原状提供所述之和作为一个符号-调节之和的装置；以及
通过利用所述符号-调节之和以及根据以下公式所求得的数据计算θ之值的装置：
Ay-Ax≈(4θ/π)-1     ：第一象限
Ay+Ax≈-(4θ/π)+3    ：第二象限
Ay-Ax≈-(4θ/π)-3    ：第三象限
Ay+Ax≈(4θ/π)+1     ：第四象限
3.如权利要求2所述的计算器，其特征在于：
所述数据当(Sx，Sy)＝(0，0)，(1，0)，(1，1)和(0，1)时分别为1，3，-3和-1；以及
用以计算θ之值的所述装置包括将所述数据与所述符号-调节之和相加的装置。
4.一种配置了权利要求1或2任一所述之角度计算器、可以较小功耗操作的差分检波器，其特征在于包括：
接收所述θ之值并为所述θ之值提供一个符号-延迟型式的装置；
从所述θ之值减去所述符号-延迟型式以提供一个相位差的减法装置；以及
根据所述减法装置的所述相位差提供一个解码信号的判断装置。
5.一种电平控制器，用以控制正交调制输入符号的电平，使Ax2+Ay2＝1，其中Ax和Ay为所述输入符号的分量，其特征在于，所述电平控制器包括：
响应一个控制信号接收所述输入符号并提供一个电平控制信号的装置；
将所述电平控制信号分解为所述分量Ax和Ay的装置；
取样并将所述分量Ax和Ay转换为数字信号Ax和Ay的装置；
对所述信号Ax和Ay求出绝对值|Ax|和|Ay|的装置；
从所述绝对值|Ax|和|Ay|中分别减去一个第一基准值RV1，并提供差值|Ax|-RV1和|Ax|-RV1的装置；
为每个符号交替提供所述差值|Ax|-RV1和|Ax|-RV1之一作为一个交替差值的装置；
暂时存储并移出一个预定量的交替差值的装置；
平滑所述预定量的交替差值的装置；
从所述平滑装置的输出电压中减去第二基准值，以提供一个偏压的装置；以及
产生所述控制信号使所述偏压为零，并将所述控制信号提供给所述用以提供一个电平控制信号之装置的装置。
6.一种电平控制器，用以控制正交调制输入符号的电平，使Ax2+Ay2＝1，其中Ax和Ay为所述输入符号的分量，其特征在于，所述电平控制器包括：
响应一个控制信号接收所述输入符号并提供一个电平控制信号的装置；
取样并将所述电平控制信号转换为数字信号的装置；
通过正交检测将所述数字信号分解为矢量分量Ax和Ay的装置；
对所述信号Ax和Ay求出绝对值|Ax|和|Ay|的装置；
从所述绝对值|Ax|和|Ay|中分别减去一个第一基准值RV1，并提供差值|Ax|-RV1和|Ay|-RV1的装置；
为每个符号交替提供所述差值|Ax|-RV1和|Ay|-RV1之一作为一个交替差值的装置；
暂时存储并移出一个预定量的交替差值的装置；
平滑所述预定量的交替差值的装置；
从所述平滑装置的输出电压中减去第二基准值，以提供一个偏压的装置；以及
产生所述控制信号使所述偏压为零，并将所述控制信号提供给所述用以提供一个电平控制信号之装置的装置。
7.如权利要求4所述的差分检波器，其特征在于包括：
用以检测所述判断装置的所述解码信号与所述相位差之间之误差的误差检测装置。
8.如权利要求7所述的差分检波器，其特征在于进一步包括：
计算所述误差之绝对值的装置；
将所述绝对值累加成总和的装置；以及
存储一组线路质量评估，并提供与所述总和有关的所述一组线路质量评估之一，作为一个线路质量评估的装置。
9.如权利要求7所述的差分检波器，其特征在于进一步包括：
计算所述误差之绝对值的装置；以及
利用所述误差之绝对值，对待解码的数据进行软判断的信道解码器。
10.如权利要求7所述的差分检波器，其特征在于进一步包括：
计算所述误差之平均值的装置；
产生一控制信号以消除频率误差的装置。
11.如权利要求7所述的差分检波器，其特征在于包括：
计算所述误差之平均值的装置；以及
插入于所述减法装置与所述判断装置之间的装置，用以使所述平均值抵销所述相位差中频率误差。
12.一种分集差分检波器，其特征在于包括：
多条支路，每条支路包括权利要求7所述的差分检波器和计算所述误差之绝对值的装置；以及
根据来自所述多条支路的所述绝对值而操作的装置，在所述多条支路中选择和输出由所述差分检波器的所述判断装置所提供的所述解码信号之一。
13.如权利要求12所述的分集差分检波器，其特征在于，所述多条支路之一进一步包括：
将用于多个符号的所述绝对值积分为一个积分值的装置；以及
暂时存储来自所述判断装置之所述解码信号的缓冲器，其中，所述选择和输出装置根据所述积分值而不是所述绝对值操作。
14.一种根据输入信号Ax和Ay计算径向距离Z的电路，其中(Ax2+Ay2)1/2＝Z，其特征在于，所述电路包括：
分别计算所述输入信号Ax和Ay之绝对值的装置；
计算|Ax|-|Ay|之值的装置；
分别具有相对|Ax|和|Ay|的输入端Tx和Ty以及输出端MAX和MIN，用以当所述之值的符号位为0时，将所述输入端Tx和Ty分别与所述输出端MAX和MIN相连，否则则进行相反连接的装置；
用以将所述MIN端的输出右移2位的第一位移移位器；
用以将所述MIN端的输出右移3位的第二位移移位器；
用以将所述第一和第二位移移位器的输出相加的第一加法器；
用以将所述第一加法器的输出与所述MAX端的输出相加，以提供一个Z值的第二加法器。
15.一种结合权利要求14所述电路的差分检波器，其特征在于，所述差分检波器进一步包括：
用以将所述Z值右移一位以提供一个2Z值的第三位移移位器；
用以将所述Z值与所述2Z值相加的以提供一个3Z值的第三加法器；
根据Ax和Ay提供第一至第三控制信号的象限计算器；
根据第一控制信号有选择地提供Z和3Z之一的选择器；
根据第三控制信号使所述|Ax|-|Ay|之值的符号位反相的装置；
对来自所述选择器的所述Z和3Z之一进行1的补码的反相装置；
将所述反相装置的输出、所述|Ax|-|Ay|之值和第二控制信号相加的加法器；
将所述加法器的输出延迟为一个符号之时期的延迟元件；
通过从所述加法器的输出中减去所述延迟元件之输出而进行差分检波的差分检波减法器；
用以计算所述差分检波减法器之输出的绝对值的绝对值计算器；
用以从来自所述绝对值计算器的所述绝对值中减去Z、2Z和3Z的减法器；以及
通过组合所述绝对值计算器输出之编码提供解码数据的解码器。
16.一种结合权利要求14所述电路的差分检波器，其特征在于，该差分检波器进一步包括：
根据Ax和Ay提供第一和第二控制信号的象限计算器；
将所述第一控制信号延迟为一个符号之时期的第一延迟元件；
根据所述第二控制信号使所述|Ax|-|Ay|之值的符号位反相的装置；
将所述反相装置的输出延迟为一个符号之时期的第二延迟元件；
通过从所述加法器的输出中减去所述延迟元件之输出而进行差分检波的差分检波减法器；
用以计算所述差分检波减法器之输出的绝对值的绝对值计算器；
用以从来自所述绝对值计算器的所述绝对值中减去Z的减法器；以及
通过组合所述绝对值计算器输出之编码提供解码数据的解码器。
CN97102893A 1996-03-06 1997-02-28 差分检波接收机 Expired - Fee Related CN1096777C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7545396 1996-03-06
JP75453/96 1996-03-06

Publications (2)

Publication Number Publication Date
CN1162229A true CN1162229A (zh) 1997-10-15
CN1096777C CN1096777C (zh) 2002-12-18

Family

ID=13576725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97102893A Expired - Fee Related CN1096777C (zh) 1996-03-06 1997-02-28 差分检波接收机

Country Status (6)

Country Link
US (1) US6018552A (zh)
EP (1) EP0794638B1 (zh)
CN (1) CN1096777C (zh)
DE (1) DE69726777T2 (zh)
ES (1) ES2213187T3 (zh)
NO (1) NO318992B1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109614073A (zh) * 2018-10-28 2019-04-12 西南电子技术研究所（中国电子科技集团公司第十研究所） 四象限反正切函数硬件实现电路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118758A (en) * 1996-08-22 2000-09-12 Tellabs Operations, Inc. Multi-point OFDM/DMT digital communications system including remote service unit with improved transmitter architecture
US6771590B1 (en) * 1996-08-22 2004-08-03 Tellabs Operations, Inc. Communication system clock synchronization techniques
JP3856555B2 (ja) * 1998-01-30 2006-12-13 富士通株式会社 位相角検出器及びそれを利用した周波数弁別器
JP3317259B2 (ja) * 1998-12-17 2002-08-26 日本電気株式会社 ベースバンド信号多重回路とその送信レベル制御方法
JP3735488B2 (ja) 1999-06-23 2006-01-18 埼玉日本電気株式会社 デジタル携帯電話装置
US6470367B1 (en) * 1999-12-08 2002-10-22 Chung-Shan Institute Of Science Apparatus and method for implementing an inverse arctangent function using piecewise linear theorem to simplify
US20010055348A1 (en) * 2000-03-31 2001-12-27 Anderson Christopher L. Sequential quadrant demodulation of digitally modulated radio signals
DE10033574B4 (de) * 2000-07-11 2005-06-30 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Vorrichtung zur Auswertung eines digital modulierten Signals
US6356219B1 (en) * 2001-03-05 2002-03-12 Aerotech, Inc. Calibrated encoder multiplier
DE102007045309A1 (de) * 2007-09-21 2009-04-09 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Leistungsregelung und Verstärkeranordnung
EP3260977B1 (en) * 2016-06-21 2019-02-20 Stichting IMEC Nederland A circuit and a method for processing data

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5797251A (en) * 1980-12-09 1982-06-16 Fujitsu Ltd High speed phase lock system for digital phase locking circuit
JPS5894056A (ja) * 1981-11-30 1983-06-04 Fuji Electric Co Ltd デイジタル演算回路
JPH06105421B2 (ja) * 1988-12-05 1994-12-21 日本電気株式会社 逆三角関数演算装置
US5001727A (en) * 1989-02-15 1991-03-19 Terra Marine Engineering, Inc. Carrier and data recovery and demodulation system
GB2234411A (en) * 1989-07-03 1991-01-30 Marconi Instruments Ltd Integrated circuit for digital demodulation
US5134631A (en) * 1990-07-26 1992-07-28 Unisys Corp. Digital gain controller
JPH0758794A (ja) * 1993-08-20 1995-03-03 Toshiba Corp 位相比較回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109614073A (zh) * 2018-10-28 2019-04-12 西南电子技术研究所（中国电子科技集团公司第十研究所） 四象限反正切函数硬件实现电路
CN109614073B (zh) * 2018-10-28 2023-08-08 西南电子技术研究所（中国电子科技集团公司第十研究所） 四象限反正切函数硬件实现电路

Also Published As

Publication number Publication date
EP0794638B1 (en) 2003-12-17
EP0794638A2 (en) 1997-09-10
NO970305L (no) 1997-09-08
EP0794638A3 (en) 2001-10-24
NO970305D0 (no) 1997-01-24
NO318992B1 (no) 2005-05-30
DE69726777D1 (de) 2004-01-29
CN1096777C (zh) 2002-12-18
US6018552A (en) 2000-01-25
ES2213187T3 (es) 2004-08-16
DE69726777T2 (de) 2004-12-02

Similar Documents

Publication Publication Date Title
CN1096777C (zh) 差分检波接收机
CN1153354C (zh) 纠错编码器、纠错解码器和具有纠错码的数据传输系统
CN1242559C (zh) 带有自动频率控制的接收机
CN1027213C (zh) 计算通信信道的增益和噪声方差的系统和方法
CN1254031C (zh) 考虑衰落的码分多址移动通信系统
CN1106710C (zh) 向量量化装置和方法
CN1037636C (zh) 数字信号磁记录和重放设备
CN1108665C (zh) 包括结合多维调制的乘积码的数字传输系统与方法
CN1864322A (zh) 用于发射系统的自适应预矫正
CN1692557A (zh) 编码设备、编码方法、编码程序、解码设备、解码方法、和解码程序
CN1957395A (zh) 主动降噪装置
CN1231083A (zh) 处理单元和处理方法
CN1526196A (zh) 缩减的软输出信息分组的选择
CN1173501C (zh) 用于产生定点数据的电路和方法
CN1231026C (zh) 便携式无线电系统、其中所用的便携式无线电装置和频率误差预测方法
CN1853351A (zh) 放大电路及放大方法
CN1094609C (zh) 算术设备、数字信号处理器和无线台设备
CN1366738A (zh) 交织地址生成装置
CN1263660A (zh) 干扰消除设备和干扰消除方法
CN1454347A (zh) 使用带符号的数位表示的乘法器和移位器
CN1655459A (zh) 模数转换器
CN1155189C (zh) 双层加权并行干扰对消方法的简化方法
CN1168239C (zh) 单或多通道无引导相干解调设备及相应的多通道接收组件
CN1615621A (zh) 无线接收装置、码元定时控制方法及码元定时控制程序
CN1967153A (zh) 用于处理模拟编码器信号的设备和方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20021218

Termination date: 20140228