CN1655459A - 模数转换器 - Google Patents

Abstract

第1放大电路(11)对输入模拟信号Vin进行采样保持，输出到减法电路(14)中。AD转换电路(12)将输入的模拟信号转换为数字值，取出规定位数。DA转换电路(13)将由AD转换电路(12)转换的数字值转换为模拟值。减法电路(14)介由第1开关(SW1)以及第1放大电路(11)从输入的模拟信号中减去DA转换电路(13)的输出模拟信号。第2放大电路(15)将减法电路(14)的输出模拟信号放大到2倍，输出到后级。输入切换电路(16)控制向构成AD转换电路(12)的电压比较元件输入模拟信号Vin以及参考电压Vref的输入次序。因此，在包括分时共用的AD转换部分的模数转换器中，对应其它的构成元件的动作时序的变化也可充分确保AD转换处理用的比较期间。

Description

模数转换器

技术领域

本发明涉及模数转换器，特别涉及流水线型以及循环型的模数转换器。

背景技术

近年来，在移动电话等的便携式设备中逐渐具备图像摄影功能、图像再生功能、动态图像摄影功能以及动态图像再生功能等各种附加功能。与此同时，对模数转换器(以下称为“AD转换器”)的小型化和节能化的要求越来越高。作为这种AD转换器的种类，众所周知，有构成循环型的循环AD转换器(例如，参照专利文献1)。在专利文献1中，公开了包括循环型的转换部分的2个级构成的AD转换器。在专利文献1中，公开了包括循环型的转换部分的2个级构成的流水线型的AD转换器。

在上述专利文献1的第1图中表示的AD转换器的第1级上，设置与由并列型A/D转换器AD1以及D/A转换器DA1构成的系统并列的采样保持电路S/H1。将该电路的模拟输入信号由该采样保持电路S/H1保持规定的期间。

但是，由于在采样保持电路的构成要素中包括运算放大器，所以在低电压时存在采样保持电路的输出电压范围变窄的趋势。在低电压时起因于采样保持电路的输出电压范围变窄的失真等的特性劣化变大，存在恶化AD转换器整体特性的问题。与此对应，如果去掉采样保持电路，那么存在由于该时序的差异而使AD转换电路的输入信号电压值和基准电压值之间的比较期间变短，放大电路的放大期间变短的问题。如果放大电路的放大期间变短，那么存在不能确保建立时间(settling time)的问题。

专利文献1：特开平4-26229号公报。

发明内容

本发明正是鉴于上述的状况而作出的，其目的在于，在包括分时共用的AD转换部分的模数转换器中，对应其它的构成元件的动作时序的变化，也可充分确保用于AD转换处理的比较期间。

本发明另一目的在于，在流水线型以及循环型的AD转换器中使低电压时的特性提高。

本发明的方案，一种模数转换器，该模数转换器具有：AD转换电路，其将输入的模拟信号转换为规定位数的数字值；和输入切换电路，其在构成AD转换电路的电压比较元件中，切换模拟信号的电压值和规定的参考电压值并输入，所述输入切换电路，根据其它构成元件的动作时序切换模拟信号的电压值和参考电压值。

而且，以上构成要素的任意组合，或本发明的构成要素或表现在方法、装置、系统等之间互相置换而成的方案，作为本发明的方案也是有效的。

附图说明：

图1是用于说明本发明第1实施方式的AD转换器的基本概念的部分电路图。

图2是表示图1的AD转换器的动作例的时序图。

图3是表示图1的AD转换器的比较动作例的时序图。

图4是表示第1实施方式的实施例中的AD转换器的构成图。

图5是表示第1实施方式的输入切换电路的第1构成例的图。

图6是表示第1实施方式的输入切换电路的第1构成例的控制信号的图。

图7是表示第1实施方式中的输入控制电路的第2构成例的图。

图8是表示第1实施方式的输入切换电路的第2构成例的控制信号的图。

图9是表示第1实施方式的实施例中的AD转换器的动作的时序图。

图10是表示第2实施方式的第2实施例中的AD转换器的构成图。

图11是表示第2实施方式的减法放大电路的构成图。

图12是表示第2实施方式中的减法放大电路的动作的时序图。

图13是表示第2实施方式的第1实施例的AD转换器的第1动作例的时序图。

图14是表示第2实施方式的第2实施例的AD转换器的第2动作例的时序图。

图15是表示第2实施方式的第2实施例的AD转换器的构成的图。

图16是表示第2实施方式的第2实施例的AD转换器的动作例的时序图。

图17是表示第3实施方式的1步放大的基本构成的图。

图18是表示在图17中所示的电路的第3实施方式的动作例的时序图。

图19是表示在图17中所示的电路的第3实施方式的比较动作例的时序图

图20是表示第3实施方式的2步放大的基本构成的图。

图21是表示在图20中所示电路的第3实施方式的动作例的时序图。

图22是表示第3实施方式的第1实施例的AD转换器的构成图。

图23是表示第3实施方式的第1实施例的AD转换器的动作过程的时序图。

图24是表示第3实施方式的第1实施例的AD转换器的比较例的动作过程的时序图。

图25是表示第3实施方式的AD转换器的构成图。

图26是表示第3实施方式的第2实施例中的AD转换器的动作过程的时序图。

图27是表示第3实施方式的第2实施例中的AD转换器的比较例的动作过程的时序图。

图28是表示第3实施方式的第3实施例中的AD转换器的构成图。

具体实施方式

(第1实施方式)

首先，以下说明第1实施方式的代表方案。第1实施方式的一个方案是一种模数转换器。该模数转换器具有：AD转换电路，其将输入的模拟信号转换为规定位数的数字值；和输入切换电路，其在构成AD转换电路的电压比较元件中，切换模拟信号的电压值和规定的参考电压值并输入。该输入切换电路，根据其它构成元件的动作时序切换模拟信号的电压值和参考电压值。

根据本方案，输入到AD转换电路中的电压，通常并不按照输入电压值、参考电压值的次序，也可按照其相反的输入次序进行。通过根据其它的构成元件的动作时序例如根据输入电压值的采样次序等而分别应用这些输入次序，可确保构成AD转换电路的电压比较元件的比较期间。由此，各构成元件进行规则的动作，时钟信号的生成也变得容易。

第1实施方式的另一方案也还是一种模数转换器。该模数转换器具有：AD转换电路，其将输入的模拟信号转换为规定位数的数字值；DA转换电路，其将AD转换电路的输出转换为模拟信号；减法电路，其从输入模拟信号减去DA转换电路的输出模拟信号；放大电路，其将减法电路的输出放大；以及输入切换电路，其在构成AD转换电路的电压比较元件中，切换输入模拟信号的电压值和规定的参考电压值并输入。输入切换电路，根据其它构成元件的动作时序切换模拟信号的电压值和参考电压值。

根据本方案，输入到AD转换电路中的电压，通常并不按照输入电压值、参考电压值的次序，也可按照其相反的输入次序进行。通过根据放大电路的动作时序，即自动调零期间和放大期间的次序等而分别使用这些输入次序，可确保构成AD转换电路的电压比较元件的比较期间。此外，也可确保放大电路的放大期间。由此，各构成元件可进行规则的动作，时钟信号的生成也变得容易。

第1实施方式的另一方案也还是一种模数转换器。该模数转换器具有：AD转换电路，其将输入的模拟信号转换为规定位数的数字值；DA转换电路，其将AD转换电路的输出转换为模拟信号；减法电路，其从输入的模拟信号减去DA转换电路的输出模拟信号；放大电路，其将减法电路的输出放大；以及输入切换电路，其在构成AD转换电路的电压比较元件中，切换输入模拟信号的电压值和规定的参考电压值并输入；采样电路，其被设置在输入和减法电路之间，对输入模拟信号进行采样；以及开关，其将输入和减法电路之间的路径切换到直接路径和采样经过路径中的任一个上。输入切换电路，在开关选择直接路径的期间，先输入参考电压值，后输入模拟信号的电压值。

根据本方案，在构成AD转换电路的电压比较元件中，在开关选择直接路径的期间，先输入参考电压值，后输入模拟信号的电压值。由此，可防止在已先输入输入模拟信号的电压值的情况下所引起的电压比较元件的比较期间的缩短、放大电路的无效期间。

第1实施方式的另一方案也还是一种模数转换器。该模数转换器是流水线型或循环型的模数转换器，具有：AD转换电路，其将输入的模拟信号转换为规定位数的数字值；DA转换电路，其将AD转换电路的输出转换为模拟信号；减法电路，其从输入的模拟信号减去DA转换电路的输出模拟信号；放大电路，其将减法电路的输出放大；以及输入切换电路，其在构成AD转换电路的电压比较元件中，切换输入模拟信号的电压值和规定的参考电压值并输入。输入切换电路，根据放大电路的动作时序切换来自前级的输入信号的电压值、来自后级反馈输入的输入信号的电压值以及参考电压值。

根据本方案，有关在AD转换电路中输入的多个输入电压值、参考电压值的输入次序，根据输入的类型，可采用输入电压值、参考电压值的输入次序和与其相反的输入次序。通过对应放大电路的动作时序，即自动调零期间和放大期间的次序等而分别使用这些输入次序，可确保构成AD转换电路的电压比较元件的比较期间。此外，也可确保放大电路的放大期间。由此，各构成元件进行规则的动作，时钟信号的生成也变得容易。

输入切换电路，也可根据放大电路的动作时序，切换来自前级的输入信号的电压值、该输入信号用的第1参考电压值，和从后级反馈的输入信号的电压值以及该输入信号用的第2参考电压值。由此，即使对量子化电平不同的输入电压值也可对应。

首先，对第1实施方式的基本概念进行说明。图1是用于说明第1实施方式的AD转换器的基本概念的部分电路图。将输入模拟信号Vin在第1开关SW1闭合时，输入到第1放大电路11以及AD转换电路12中。此外，输入模拟信号Vin，在第1开关SW1闭合时，介由该第1开关SW1输入到减法电路14和AD转换电路12中。

第1放大电路11，对输入模拟信号Vin进行采样，输出到减法电路14中。第1放大电路11的放大率为1倍，发挥作为采样保持电路的功能。AD转换电路12将输入的模拟信号转换为数字值，输出规定位。将已输出的数字值输入到图中未示出的编码器以及DA转换电路13中。DA转换电路13将由AD转换电路12转换的数字值转换为模拟值。减法电路14，从介由第1开关SW1以及第1放大电路11被输入的模拟信号中，减去DA转换电路13的输出模拟信号。第2放大电路15将减法电路14的输出模拟信号放大到2倍，输出到后级。第2放大电路15的放大率是任意的并不局限于2倍。

AD转换电路12对应转换的位数设置多个电压比较元件。在该电压比较元件中，选择性地输入输入模拟信号Vin和参考电压Vref。该电压比较元件，通过比较输入模拟信号Vin比参考电压Vref大还是小而输出数字值。输入切换电路16控制输入模拟信号Vin以及参考电压Vref对上述电压比较元件的输入时序。

由此，在图1的AD转换器的减法电路14中，可输入介由第1开关SW1的输入模拟信号Vin以及第1放大电路11的输出模拟信号的两方。在构成第1放大电路11的运算放大器中存在输出电压范围，如果进行低电压化则该范围变窄。如果不插入第1放大电路11也不产生信号误差，但是如果直接去掉，则存在时序混乱的可能性。这种电路可在试制品等中使用，可比较设置第1放大电路11时和不设置时的两方的特性。更具体地说，可在测试模式或应用模式的切换等中使用。

接着，对图1的AD转换器的动作例进行说明。图2是表示图1的AD转换器的动作例的时序图。在图中，将第1开关SW1在时钟信号CLK的每一周期内切换为导通或截止。在第1开关SW1截止时，时钟信号CLK为高电平期间，对输入模拟信号Vin在第1放大电路11以及AD转换电路12中进行采样。输入切换电路16选择输入模拟信号Vin，输入到AD转换电路12中。第1放大电路11以及AD转换电路12在时钟信号CLK为高电平的期间变为自动调零状态。自动调零期间没有输出。第2放大电路15放大前时钟信号并输出。在该期间输入参考电压Vref。

接着，在第1开关SW1截止时，时钟信号CLK为低电平期间，第1放大电路11对输入模拟信号Vin进行采样保持。AD转换电路12将输入模拟信号Vin和参考电压Vref进行比较，进行转换动作。输入切换电路16选择参考电压Vref输入到AD转换电路12中。第2放大电路15为自动调零状态，输入第1放大电路11的输出。

在第1开关SW1导通时，第1放大电路11被短路。时钟信号CLK为高电平期间，AD转换电路12为自动调零状态，输入参考电压Vref。输入切换电路16选择参考电压Vref输入到AD转换电路12中。第2放大电路15将在前时钟输入的信号放大并输出。在该期间，输入参考电压Vref。

接着，在第1开关SW1导通时，时钟信号CLK在低电平期间，将输入模拟信号Vin在第2放大电路15以及AD转换电路12中进行采样保持。AD转换电路12将参考电压Vref和输入模拟信号Vin进行比较，进行转换动作。输入切换电路16选择输入模拟信号Vin，输入到AD转换电路12中。第2放大电路15为自动调零状态，输入模拟信号Vin被输入。

图3是表示图1的AD转换器的比较动作例的时序图。在图中，第1开关SW1在时钟信号CLK的每一个周期内切换为导通截止。第1开关SW1截止时的动作与图2的说明相同。

在第1开关SW1导通时，第1放大电路11被短路。时钟信号CLK为高电平期间，第2放大电路15将在前一时钟输入的信号放大并输出。在该期间，输入参考电压Vref。AD转换电路12为自动调零状态，输入模拟信号Vin被输入。输入切换电路16选择输入模拟信号Vin输入到AD转换电路12中。

接着，在第1开关SW1导通时，时钟信号CLK在低电平的期间中，在AD转换电路12中输入参考电压Vref，必须进行比较动作。由于AD转换电路12的采样值在向参考电压Vref切换时确定，因此第2放大电路15也必须在此时对输入模拟信号Vin进行采样。第2放大电路15如果不经过自动调零状态则不能对输入模拟信号Vin进行采样，低电平的期间没有结束，在该期间进行采样。输入切换电路16与该采样时序配合，从输入模拟信号Vin切换为参考电压Vref。AD转换电路12在将输入切换为参考电压Vref之后进行比较动作。将第2放大电路15从已切换为该参考电压Vref时开始，到不开始放大、结束比较动作为止的期间作为非动作期间。

在该比较动作例中，输入切换电路16在AD转换电路12为自动调零状态时，只将输入模拟信号Vin输入。另一方面，在图2的动作例中，输入切换电路16在AD转换电路12为自动调零的状态时，存在将输入模拟信号Vin输入的情况和将参考电压Vref输入的情况。根据该不同点，图3的第2放大电路15在图中的T1期间变为无效。此外，AD转换电路12与此对应比较时间变短。还有，需要不同周期的多个时钟信号。另一方面，图2的第1放大电路11、第2放大电路15以及AD转换电路12对第1开关SW1进行规则的动作。因此，时钟生成也容易。

接着，对利用上述的基本构成的AD转换器的例子进行说明。图4是表示实施例中的AD转换器的构成的图。本实施例是由2级的循环型的AD转换部分构成的流水线型的AD转换器的例子。在第1级中转换高4位(D9～D6)以及最低两位(D1～D0)，在第2级中转换中间位数(D5～D2)。

在该AD转换器中，输入模拟信号Vin介由第1开关SW21输入到第1AD转换电路22中。第1AD转换电路22将输入的模拟信号转换为最大4位的数字值，输出到图中未示出的编码器以及第1DA转换电路23中。第1DA转换电路23将从第1AD转换电路22输出的最大4位的数字值转换为模拟信号。

第1减法电路24从输入模拟值中减去第1DA转换电路23的输出模拟值。第2放大电路25放大第1减法电路24的输出，介由第3开关SW23向第3放大电路27以及第2AD转换电路28输出。其放大率为2倍。还有，第1减法电路24以及第2放大电路25也可是已一体化的减法放大电路。输入切换电路26对两种类的模拟信号和两种类的参考电压Vref进行切换，供给到构成第1AD转换电路22的电压比较元件中。在第1AD转换电路22转换高4位(D9～D6)时所供给的参考电压Vref1和转换最低两位(D1～D0)时所供给的参考电压Vref2之间的比为2∶1。即在转换为最低两位(D1～D0)时供给1/2的参考电压Vref2。

第2AD转换电路28将输入的模拟信号转换位最高两位的数字值，输出到图中未示出的编码器以及第2DA转换电路29中。第2转换电路29将从第2AD转换电路28输出的最大两位的数字值转换为模拟信号。

第3放大电路27将输入的模拟信号放大到2倍输出到第2减法电路30中。第2减法电路30从第3放大电路27输出的模拟值中减去从第2DA转换电路29输出的模拟值。在此，将从第2DA转换电路29输出的模拟值根据第3放大电路27的放大率实质地放大到2倍。第4放大电路31将第2减法电路30的输出放大，介由第4开关SW24向第3放大电路27以及第2AD转换电路28，或介由第3开关SW23反馈到第1AD转换电路22。其放大率为两倍。还有，第2减法电路30以及第3放大电路27也可是已一体化的减法放大电路。

对输入切换电路26的切换控制进行说明。图5是表示输入切换电路26的第1构成例的图。输入切换电路26在第1AD转换电路22的VIN输入端子和VREF端子上输入4种电压。输入切换电路26具备4个开关SW61～SW64。Vin1用开关SW61是用于将向VIN端子输入的输入模拟信号Vin1导通或截止的开关，具备NOT电路61b，是逻辑反相的开关。Vin2用开关SW62是用于将向VIN端子输入的输入模拟信号Vin2导通或截止的开关，具备NOT电路62b，是逻辑反相的开关。Vref1用开关SW63是用于将向VREF端子输入的第1参考电压Vref1导通或截止的开关，具备NOT电路63b，是逻辑反相的开关。Vref2用开关SW64是用于将向VREF端子输入的第2参考电压Vref2导通或截止的开关，具备NOT电路64b，是逻辑反相的开关。

在Vin1用开关SW61上连接NAND电路61。Vin2用开关SW62上连接NAND电路62，在被输入NAND电路62的信号A的端子上连接NOT电路62c。在Vref1用开关SW63上连接NAND电路63，在被输入NAND电路63的信号B的端子上连接NOT电路63c。在Vref2用开关SW64上连接NAND电路64，在NAND电路64的两个端子上连接NOT电路64c、d。

图6是表示输入切换电路26的第1构成例的控制信号的图。信号A为高电平、信号B为高电平时，只Vin1用开关SW61导通，将输入模拟信号Vin1输入到VIN端子。信号A为高电平、信号B为低电平时，只Vref1用开关SW63导通，将第1参考电压Vref1输入到VREF端子中。信号A为低电平、信号B为低电平时，只Vref2用开关SW64导通，将第2参考电压Vref2输入到VREF端子中。信号A为低电平、信号B为高电平时，只Vin2用开关SW62导通，将输入模拟信号Vin2输入到VIN端子中。并且，输入切换电路26以这种次序在第1AD转换电路22中输入4种电压。

接着，对输入切换电路26的其它的切换控制进行说明。该例是参考电压Vref为1种的情况。如果将第4放大电路31的放大率设定为4倍，那么在转换高4位(D9～D6)以及最低两位(D1～D0)的情况下可使用相同的参考电压Vref。图7是表示输入切换电路26的第2构成例的图。输入切换电路26在第1AD转换电路22的VIN输入端子和VREF端子上输入3种的电压。输入切换电路26具备3个开关SW61～SW63。Vin1用开关SW61是用于将向VIN端子输入的输入模拟信号Vin1导通或截止的开关，具备NOT电路61b，是逻辑反相的开关。Vin2用开关SW62是用于将向VIN端子输入的输入模拟信号Vin2导通或截止的开关，具备NOT电路62b，是逻辑反相的开关。Vref用开关SW63是用于将向VREF端子输入的参考电压Vref导通或截止的开关，具备NOT电路63b，是逻辑反相的开关。

在Vin1用开关SW61上连接NAND电路61。Vin2用开关SW62上连接NAND电路62，在输入NAND电路62的信号B的端子上连接NOT电路62c。在Vref用开关SW63上输入信号B的反转输出。

图8是表示输入转换电路26的第2构成例的控制信号图。信号A为高电平、信号B为高电平时，只Vin1用开关SW61导通，将输入模拟信号Vin1输入到VIN端子上。信号A为高电平、信号B为低电平时，以及信号A为低电平、信号B为低电平时，只Vref用开关SW63导通，将参考电压Vref输入到VREF端子上。信号A为低电平、信号B为高电平时，只Vin2用开关SW62导通，将输入模拟信号Vin2输入到VIN端子上。并且，输入切换电路26以这种次序在第1AD转换电路22中输入3种电压。

接着，对本实施例的AD转换器的动作进行说明。图9是表示实施例的AD转换器的动作的时序图。图的高位的3个信号波形表示第1时钟信号CLK1、第2时钟信号CLK2以及开关信号CLKS。第2时钟信号CLK2的频率是第1时钟信号CLK1的频率的2倍。

在第1时钟信号CLK1从低电平到高电平的上升时，对输入模拟信号Vin进行采样。第2放大电路25，在第1时钟信号CLK1以及第2时钟信号CLK2为高电平时，对输入模拟信号Vin进行采样保持，在半个时钟期间进行自动调零动作。从接下来的第2时钟信号CLK2为高电平时开始的1个周期期间进行放大。在该期间被输入第1减法电路24的输出模拟信号。

第1AD转换电路22，在第2时钟信号CLK2为高电平时，进行自动调零动作，在第2时钟信号CLK2为低电平时，进行转换动作。在第2时钟信号CLK2的最开始的低电平时输出数字值D9～D6，在接下来的低电平时输出数字值D1～D0，以下重复该过程。输入转换电路26，在第2时钟信号CLK2的最开始的高电平时，将输入模拟信号Vin(图中表示Vin1)输入，在下来着的低电平时输入参考电压Vref，在接下来的高电平时输入参考电压Vref，在接下来的低电平时输入第4放大电路31的输出模拟信号(图中表示Vin2)。还有，在使用两个参考电压Vref1、Vref2的情况下，按照Vin1→Vref1→Vref2→Vin2的次序输入。以下重复该过程。第1DA转换电路23在第1时钟信号CLK1为低电平时进行转换动作，输出到第1减法电路24中，第1时钟信号CLK1为高电平时变为不定状态。

第3放大电路27，将被输入的模拟信号在第2时钟信号CLK2为高电平时放大，在第2时钟信号CLK2为低电平时，进行自动调零动作。第4放大电路31，在第2时钟信号CLK2为高电平时，放大第2减法电路30的输出，在第2时钟信号CLK2为高电平时，进行自动调零动作。第2AD转换电路28，在第2时钟信号CLK2为高电平时，进行转换动作，在第2时钟信号CLK2为低电平时，进行自动调零动作。第2DA转换电路29，在第2时钟信号CLK2为低电平时，进行转换动作，在第2时钟信号CLK2为高电平时，处于不定状态。

第1开关SW21在第1时钟信号CLK1为低电平时导通，在第1时钟信号CLK1为高电平时截止。第2开关SW22在第1时钟信号CLK1为高电平时导通，在第1时钟信号CLK1为低电平时截止。第3开关SW23在开关信号CLKS为高电平时导通，在开关信号CLKS为低电平时截止。第4开关SW24在开关信号CLKS为低电平时导通，在开关信号CLKS为高电平时截止。

与此对应，如果输入转换电路26按照Vin1→Vref1→Vin2→Vref2的次序将电压输入到第1AD转换电路22中，与图3的比较动作例中表示的内容相同，构成第1AD转换电路22的电压比较元件的比较期间变短。此外，时钟信号也变复杂。

根据上述的流水线处理，作为AD转换器整体将第1时钟信号CLK1作为基准可1周期1次输出10位的数字值。

以上以实施例为依据说明了第1实施方式。该实施例只是示例，在该各构成要素或各处理过程的组合中可有各种变形例。此外，上述的变形例也在本实施方式的范围内，这点同行业普通技术人员是可理解。

在上述实施例中所记载的AD转换电路的转换位数和其分配、放大电路的放大率等的参数只不过是一例，在变形例中这些参数也可以采用其它的数值。

本实施方式在流水线型、循环型的AD转换器中不但可适用于分时共用的AD转换部分，而且也适用于在流水线型、循环型以外的AD转换器中分时共用的AD转换部分。

(第2实施方式)

近年来，在移动电话等的便携式设备中逐渐具备图像摄影功能、图像再生功能、动态图像摄影功能以及动态图像再生功能等各种附加功能。与此同时，对模数转换器(以下称为“AD转换器”)的小型化和节能化的要求越来越高。作为这种AD转换器的种类，众所周知，有构成循环型的循环AD转换器(例如，参照专利文献1)。在专利文献1中，公开了包括循环型的转换部分的2个级构成的AD转换器。在专利文献1中，公开了包括循环型的转换部分的2个级构成的流水线型的AD转换器。

在上述专利文献1的第1图中表示的AD转换器的第1级上，设置与由并列型A/D转换器AD1以及D/A转换器DA1构成的系统并列的采样保持电路S/H1。将该电路的模拟输入信号由该采样保持电路S/H1保持规定的期间。

但是，由于在采样保持电路的构成要素中包括运算放大器，所以在低电压时存在采样保持电路的输出电压范围变窄的趋势。在低电压时起因于采样保持电路的输出电压范围变窄的失真等的特性劣化变大，存在AD转换器整体特性恶化的问题。

在第2实施方式中的概要如以下所述，第2实施方式是鉴于上述的状况而作出的，其目的在于，在流水线型以及循环型的AD转换器中使低电压时的特性提高。

本发明第2实施方式的方案，一种模数转换器，该模数转换器是将输入模拟信号分为多次转换为数字值的模数转换器，其具有多个将输入的模拟信号转换为规定位数的数字值的级；多个级内的1个以上的级是将输入到本级的模拟信号由1个放大元件放大的级；该放大元件是第1减法放大电路，其对输入到本级的模拟信号进行采样保持，从该保持的模拟信号中减去将在本级中已转换出的数字值再转换为模拟值的信号，并进行放大；多个级内的其它的1个以上的级是将输入到本级的模拟信号由多个放大元件放大的级；多个放大元件内的1个放大元件是对输入到本级的模拟信号采样保持的采样保持电路，或对输入到本级的模拟信号采样并以规定放大率放大的放大电路；多个放大元件内的其它的放大元件是第2减法放大电路，其从采样保持电路或所述放大电路的输出模拟信号中减去在本级中已转换的数字值再转换为模拟值的信号并进行放大。

根据本方案，某级的减法放大电路对输入进行采样保持，将去掉与现有的AD转换电路并联设置的采样保持电路之后的级混在一起，由此在该采样保持电路中不产生特性劣化，可使AD转换器的整体的特性提高。由于采样保持电路使输出范围外的信号劣化，因此通过去掉该电路可提高低电压时的特性。还有，在“放大元件”中也包括以1倍的放大率放大的元件，即采样保持电路。

上述方案中的第1减法放大电路，为了将输入到本级的模拟信号进行数字转换而与采样的时序同步，也可对该模拟信号直接进行采样。由此，即使去掉以往设置的采样保持电路，也可在没有误差的本级中减去已转换的部分。

上述方案中的包括第1减法放大电路的级也可是初级。由此，在处理特别大的信号的初级的采样保持电路中不产生特性劣化，可提高AD转换器整体的特性。

上述方案中的多个级内的任意级也可是将本级的输出模拟信号反馈到本级的输入中的循环型级。如果使循环型级混合，那么可缩小电路面积。

上述方案中的第1减法放大电路对输入的模拟信号进行采样后，至少保持到确定本级转换的数字值向模拟值转换之前。由此，在该减法放大电路进入放大期间后被输入的由本级转换出的数字值再转换为模拟值的信号与由该减法放大电路保持的采样值不会不同，可进行相同采样值的减法放大。

上述方案中的第1减法放大电路也可在比自动调零期间更长的期间内进行放大。由此，通过将放大期间增长，可确保建立时间，也可进行高倍率的放大。

而且，以上构成要素的任意组合，或本发明的构成要素或表现在方法、装置、系统等之间互相置换而成的方案，作为本发明的方案也是有效的。

(第2实施方式的实施例1)

第2实施方式的第1实施例是下述的AD转换器的例子：通过在第1级的AD转换电路中转换4位，在第2级的循环型的AD转换电路中分两次每次3位进行转换，总计输出10位。

图10表示本实施例的AD转换器的构成。在初始状态，第1开关SW201导通，第2开关SW202截止。在该AD转换器中，将输入模拟信号Vin输入到减法放大电路2013以及第1AD转换电路2011中。第1AD转换电路2011将输入的模拟信号转换为数字值，取出高4位(D9～D6)。AD转换电路2011也可采用用于高速转换的高速(flash)型。第1AD转换电路2012将由第1AD转换电路2011转换的数字值转换为模拟值。减法放大电路2013与第1AD转换电路2011的采样时钟同步，对输入模拟信号Vin进行采样，保持规定的期间，从所保持的模拟信号中减去第1DA转换电路2012的输出模拟信号并放大到8倍。该规定的期间至少大于确定第1DA转换电路2012的转换数据的期间。

将介由第1开关SW201输入的模拟信号输入到第2放大电路2017以及第2AD转换电路2015中。第2AD转换电路2015将输入的模拟信号转换为数字信号，从高位取出5～7位(D8～D6)。第2DA转换电路2016将由第2AD转换电路2015转换的数字值转换为模拟值。

第2放大电路2017将输入的模拟信号放大到2倍，输出到第2减法电路2018中。第2减法电路2018从第2放大电路2017的输出中减去第2DA转换电路2016的输出。将第2DA转换电路2016的输出放大到2倍。

在此，对将第2DA转换电路2016的输出放大到2倍的方法进行简单说明。在第2AD转换电路2015以及第2DA转换电路2016中，被供给高电位侧基准电压VRT和低电位侧基准电压VRB，生成基准电压变动范围(range)。第2AD转换电路2015利用该基准电压变动范围，生成图中未示出的多个电压比较元件的参考电压。第2DA转换电路2016，在图中未示出的多个设置的每一个电容上，由来自第2AD转换电路2015的控制选择性地供给高电位侧基准电压VRT和低电位侧基准电压VRB，得到输出电压。也可将第2AD转换电路2015的基准电压变动范围和第2DA转换电路2016的基准电压变动范围之间的比设定为1∶2。

第3放大电路2019将第2减法电路2018的输出放大到4倍。在该阶段中，第1开关SW201变为截止的状态，第2开关SW202变为导通的状态。第3放大电路2019的输出模拟信号介由第2开关SW202反馈到第2放大电路2017以及第2AD转换电路2015。还有，也可不用第2减法电路2018以及第3放大电路2019而采用与第1级相同的减法放大电路。由此，可将电路简单化。以下，重复上述的处理，第2AD转换电路2015从高位取出8～10位(D2～D0)。由此，取得10位的数字值。由循环结构取得从高位开始的5～10位(D5～D0)。

在上述的说明中，虽然将第2放大电路2017的放大率作为2倍，第3放大电路1209的放大率作为4倍，但是也可在将第2放大电路2017作为采样保持电路使用时将其放大率作为1倍、将第3放大电路2019的放大率作为8倍。由此，也可在第2AD转换电路2015的下一次的转换之前为8倍。

图11是表示由单端开关电容输入运算放大器构成减法放大电路2013的情况的图。图12是表示减法放大电路2013的动作时序图。在图11中，在运算放大器20100的反相输入端子上连接有输入用电容器C201，介由Vin用开关SW2012，输入模拟信号Vin被输入，介由VDA用开关SW2013输入第1DA转换电路2012的输出模拟信号VDA。将运算放大器20100的非反相输入端子连接在自动调零电位上。将运算放大器20100的输出端子和反相输入端子介由反馈用电容器C202连接。此外，在其外侧连接自动调零用开关SW2011，将运算放大器20100的输出端子和反相输入端子变为可短路的结构。

接着，参照图12说明在图11中所示的减法放大电路2013的动作。首先，为了设定自动调零电位Vag，将自动调零用开关SW2011变为导通。在该状态，输入侧节点N201以及输出侧节点N202均为自动调零电位。为对输入模拟信号Vin进行采样，因此使Vin用开关SW2012导通，使VDA用开关SW2013截止。此时，输入侧节点N201的电荷QA如下式(A1)所示。

QA＝C201(Vin-Vag)…(A1)

接着，由于在自动调零期间的结束时刻，对在输入用电容器C201的输入端子上输入的电压，即对在输入用电容器C201中所采样的输入模拟信号Vin进行保持，因此使Vin用开关SW2012截止。接着，如果确定第1DA转换电路2012的转换数据，则为了使运算放大器20100假设接地而放大，使自动调零用开关SW2011截止。在此之后，为了减去第1DA转换电路2012的输出模拟信号VDA，使VDA用开关SW2013导通。此时，输入侧节点N201的电荷QB如下式(A2)所示。

QB＝C201(VDA-Vag)+C202(Vout-Vag)…(A2)

由于在输入侧节点N201上没有输出电荷的路径，因此根据电荷存储原理QA＝QB，下式(A3)成立。

Vout＝C201/C202(Vin-VDA)+Vag…(A3)

因此，该单端开关电容输入运算放大器，如果将自动调零电位Vag作为理想的接地电位，那么可将输入模拟信号Vin和第1DA转换电路2012的输出模拟信号VDA之间的差分，根据输入用电容器C201和反馈用电容器C202的电容值之比进行放大。当然即使自动调零电位Vag不为接地电位，也可得到其近似值。还有，虽然已说明了单端开关电容输入运算放大器的例子，但是当然也可能由全差动方式的单端开关电容输入运算放大器构成。

图13是表示第2实施方式的第1实施例中的AD转换器的第1动作例的时序图。以下，按照图自而下次序进行说明。3个信号波形表示第1时钟信号CLK1、第2时钟信号CLK2以及开关信号CLKSW。第2时钟信号CLK2的频率是第1时钟信号CLK1的频率的2倍。

减法放大电路2013以及第1AD转换电路2011在第1时钟信号CLK1从低电平向高电平的上升沿，对输入模拟信号Vin进行采样。减法放大电路2013，在具有与第1时钟信号CLK1的上升沿同步的上升沿的第2时钟信号CLK2的高电平时，保持已采样的输入模拟信号Vin。在与此同一周期的低电平时进行减法放大，在下一周期的低电平时进行自动调零动作。第1AD转换电路2011在具有与第1时钟信号CLK1的上升沿同步的上升沿的第2时钟信号CLK2为高电平时，进行转换动作输出数字值D9～D6，在其前一个周期的低电平时进行自动调零动作。第1DA转换电路2012在具有与第1时钟信号CLK1的上升沿同步的上升沿的第2时钟信号CLK2为高电平时变为不定状态，在与此同一周期的低电平时保持转换确定数据。

第1开关SW201，在开关信号CLKSW为低电平时导通，在开关信号CLKSW为高电平时截止。第2开关SW202在开关信号CLKSW为高电平时导通，在开关信号CLKSW为低电平时截止。第2放大电路2017在开关信号CLKSW的高电平期间，在从第2时钟信号CLK2的低电平向高电平的上升沿，对输入的模拟信号进行采样。在采样之后的第2时钟信号CLK2为低电平时将该模拟信号放大，在上述采样之前的第2时钟信号CLK2为高电平时进行自动调零的动作。第3放大电路2019，在与开关信号CLKSW下降沿同步的第2时钟信号CLK2的下降沿，对输入的模拟信号进行采样。在采样之后的第2时钟信号CLK2为低电平时，将该模拟信号放大，在上述采样之前不久的第2时钟信号CLK2为高电平时进行自动调零动作。第2AD转换电路2015在从第2时钟信号CLK2的低电平向高电平的上升沿，对输入的模拟信号进行采样。第2AD转换电路2015在第2时钟信号CLK2为高电平时进行转换动作，在第2时钟信号CLK2为低电平时进行自动调零动作。第2DA转换电路2016在第2时钟信号CLK2为低电平时保持转换确定数据，在第2时钟信号CLK2为高电平时变为不定状态。

如图所示，在第1AD转换电路2011转换处理D9～D6的期间，第2AD转换电路2015同时转换处理之前被输入的D2～D0。根据上述的流水线处理，作为AD转换器整体以第1时钟信号CLK1为基准可1周期1次输出10位的数字值。

图14是表示第2实施方式的第1实施例中的AD转换器的第2动作例的时序图。第2动作例是把减法放大电路2013的放大期间取得比第1实施例更长的例子。以下，按照图自上而下的次序进行说明。两个信号波形表示第1时钟信号CLK1以及第2时钟信号CLK2。第2时钟信号CLK2的频率是第1时钟信号CLK1的频率的2倍。

减法放大电路2013以及第1AD转换电路2011在从第1时钟信号CLK1从低电平向高电平的上升沿，对输入的模拟信号Vin进行采样。减法放大电路2013，在具有与第1时钟信号CLK1的上升沿同步的上升沿的第2时钟信号CLK2为高电平时，保持已采样的输入模拟信号Vin。在与此同一周期的低电平和下一周期的高电平时进行减法放大，在该周期的低电平时进行自动调零动作。第1AD转换电路2011，在具有与第1时钟信号CLK1的上升沿同步的上升沿的第2时钟信号CLK2为高电平时，进行转换动作，输出数字值D9～D6，在第1时钟信号CLK1为低电平、第2时钟信号CLK2为低电平时进行自动调零动作。第1DA转换电路2012，在具有与第1时钟信号CLK1的上升沿同步的上升沿的第2时钟信号CLK2为高电平时，变为不定状态，再与此同一周期的低电平和下一周期的高电平时，保持转换确定数据。

第1开关SW201在第1时钟信号CLK1为低电平时导通，在第1时钟信号为CLK1为高电平时截止。第2开关SW202在第1时钟信号CLK1为高电平时导通，在第1时钟信号CLK1为低电平时截止。第2放大电路2017在第1时钟信号CLK1的低电平期间，在第2时钟信号CLK2从高电平向低电平的下降沿，对输入的模拟信号进行采样。在采样之后的第2时钟信号CLK2为低电平时放大该模拟信号，在上述采样之前的第2时钟信号CLK2为高电平时进行自动调零动作。第3放大电路2019在与第1时钟信号CLK1的上升沿同步的第2时钟信号CLK2的上升沿中，对输入的模拟信号进行采样。在采样之后的第2时钟信号CLK2为高电平时放大该模拟信号，在上述采样之前的第2时钟信号CLK2为低电平时进行自动调零动作。第2AD转换电路2015在第2时钟信号CLK2从高电平向低电平的下降沿，对输入的模拟信号进行采样。在第2时钟信号CLK2为低电平时进行转换动作，第2时钟信号CLK2为高电平时进行自动调零动作。第2DA转换电路2016在第2时钟信号CLK2为高电平时保持转换确定数据，在第2时钟信号CLK2为低电平时变为不定状态。

如图所示，在与第1AD转换电路2011进行转换处理D9～D6的周期同一周期中，第2AD转换电路2015同时转换处理之前输入的D2～D0。根据上述的流水线处理，作为AD转换器整体将第1时钟信号CLK1作为基准可1周期1次输出10位的数字值。

第2动作例可比第1动作例取得更长的减法放大电路2013的减法放大时间。如图10的减法放大电路2013所示，由于需要8倍的高放大率时建立时间变长，因此也可以如第2动作例那样时序进行动作。此外，由于在减法放大电路2013中不需要高放大率时建立时间变短，因此也可以按第1动作例那样时序进行动作。由此根据本实施例，在由包括循环型AD转换部分的2级构成的流水线型AD转换器中，可去掉与第1级的AD转换电路2011并联的以往设置的采样保持电路。由此，可提高特性，特别是线性特性。由此，也可低电压输入。此外，可谋求电路的小面积化、低消耗电能化。

(第2实施方式的第2实施例)

第2实施方式的第2实施例是由在第1级的AD转换电路中转换出4位，在第2级的AD转换电路中转换出3位，在第3级的AD转换电路中转换出3位的3个级构成的流水线型的AD转换器的例子。

图15表示本实施例中的AD转换器。该AD转换器，将输入模拟信号Vin输入到减法放大电路2013以及第1AD转换电路2011中。第1AD转换电路2011将输入的模拟信号转换为数字值，取出高4位(D9～D6)。第1DA转换电路2012将由第1AD转换电路2011转换的数字值转换为模拟值。减法放大电路2013与第1AD转换电路2011的采样时序同步，对输入的模拟信号Vin进行采样，保持规定期间，从保持的模拟信号中减去第1DA转换电路2012的输出模拟信号并放大到4倍。该规定的期间大于至少确定第1DA转换电路2012的转换时间的期间。

将减法放大电路2013的输出模拟信号输入到第2放大电路2017以及第2AD转换电路2015中。第2AD转换电路2015将输入的模拟信号转换为数字值，从高位取出5～7位(D5～D3)。将第2AD转换电路2015内的电压比较元件参考电压设定为第1AD转换电路2011的1/2。为了第2AD转换电路2015转换3位，因此在减法放大电路2013中应该放大到8(2的3次方)倍。这一点，如上所述如果将参考电压设定为1/2，那么减法放大电路2013的放大率则变为4倍。第2DA转换电路2016将由第2AD转换电路2015转换的数字值转换为模拟值。第2放大电路2017将输入的模拟信号放大到2倍，输出到第2减法电路2018中。第2减法电路2018从第2放大电路2017的输出减去第2DA转换电路2016的输出。将第2DA转换电路2016的输出放大到2倍。

第3放大电路2019将第2减法电路2018的输出放大到4倍。将第3放大电路2019的输出模拟信号输出到第3AD转换电路2020中。第3AD转换电路2020将输入的模拟信号转换为数字值，从高位取出8～10位(D2～D0)。由此，在3个级中取得10位的数字值。

图16是表示本实施例中的AD转换器的动作例的时序图。以下，按照图的自上而下的次序进行说明。两个信号波形表示第1时钟信号CLK1以及第2时钟信号CLK2。第2时钟信号CLK2的频率是第1时钟信号CLK1的频率的2倍。

减法放大电路2013以及第1AD转换电路2011在第1时钟信号CLK1从低电平向高电平的上升沿，对输入的模拟信号Vin进行采样。减法放大电路2013，在具有与第1时钟信号CLK1的上升沿同步的上升沿的第2时钟信号CLK2为高电平时，保持已采样的输入模拟信号Vin。在与此同一周期的低电平时进行减法放大，在下一周期的低电平时进行自动调零动作。第1AD转换电路2011在具有与第1时钟信号CLK1的上升沿同步的上升沿的第2时钟信号CLK2为高电平时，进行转换动作输出数字值D9～D6，在此前一个周期的低电平时进行自动调零动作。第1DA转换电路2012，在具有与第1时钟信号CLK1的上升沿同步的上升沿的第2时钟信号CLK2为高电平时，变为不定状态，在与此同一周期的低电平时保持转换确定数据。

第2放大电路2017以及第2DA转换电路2016，在与第1时钟信号CLK1的下降沿同步的第2时钟信号CLK2的上升沿，对输入的模拟信号进行采样。第2放大电路2017在采样之后的第2时钟信号CLK2为高电平时，放大该模拟信号，在上述采样之前的第2时钟信号CLK2为低电平时进行自动调零动作。第2AD转换电路2015在采样之后的第2时钟信号CLK2为高电平时进行转换动作，在上述采样之前的第2时钟信号CLK2为低电平时进行自动调零动作。第2DA转换电路2016，在第1时钟信号CLK1为低电平期间、第2时钟信号CLK2为低电平期间保持转换确定数据，第2时钟信号CLK2为高电平时变为不定状态。第3放大电路2019在第1时钟信号CLK1为低电平期间，在第2时钟信号CLK2从高电平向低电平的下降沿，对输入的模拟信号进行采样。在采样之后的第2时钟信号CLK2为低电平时放大该模拟信号，上述采样之前的第2时钟信号CLK2为高电平时进行自动调零动作。第3AD转换电路2020在第1时钟信号CLK1从低电平向高电平的上升沿，对输入的模拟信号Vin进行采样。在采样之后的第2时钟信号CLK2为高电平时进行转换动作，在上述采样之前的第2时钟信号CLK2为低电平时进行自动调零动作。

如图所示，在第1AD转换电路2011转换处理D9～D6的期间，第3AD转换电路2020同时转换处理上一次输入的D2～D0。根据上述流水线处理，作为AD转换器整体将第1时钟信号CLK1作为基准可1个周期1次输出10位的数字值。

由此，根据本实施例，在由多个级构成的流水线型的AD转换器中，可去掉与第1级的第1AD转换电路2011并联的以往设置的采样保持电路。由此，可提高特性、特别是线性特性。由此，也可低电压输入。此外，可谋求电路的小面积化、低消耗电能化。

以上，以实施例为基础说明了第2实施方式。该实施例是例示，在其各构成要素或各处理步骤的组合中有各种变形例。此外，上述的变形例也在本实施方式的范围内，这点同行业普通技术人员均可理解。

本实施方式的上述实施例中所记载的AD转换电路的转换位数和其分配、放大电路的放大率等参数只不过是一例，在变形例中这些参数也可以采用其它的数值。

在本实施方式的第1实施例中，已对2级的循环型的AD转换器进行了说明。该实施例在本实施方式也可适用于1个AD转换电路的循环型。即在最初的AD转换后将输入切换到反馈侧的路径中，在反馈电路中的放大电路中进行放大后，再次在该AD转换电路以及减法放大电路中输入模拟信号。由此也可得到与本实施方式的第1实施例的效果相同的效果。

在本实施方式的第2实施例中，已说明了3级流水线型的AD转换器。在这一点，级的数目是任意的，在转换位数多的情况或使转换精度提高的情况下，可进一步构成多级的流水线。此外，如图16所示的时序只是一例，为了确保建立时间也可将减法放大电路2013的放大期间取得更长。

(第3实施方式)

背景技术

第3实施方式中的相关技术如下所述。近年来，在移动电话等的便携式设备中逐渐备有图像摄影功能、图像再生功能、动态图像摄影功能以及动态图像再生功能等各种附加功能。与此对应，对模数转换器(以下称为“AD转换器”)的小型化和节能化的要求越来越高。作为这种AD转换器的种类，众所周知有构成循环型的循环AD转换器(例如，参照专利文献1)。在专利文献1中，公开了包括循环型的转换部分的2个级构成的AD转换器。

在上述转换文献1的第1图中所示的AD转换器的第1级中，设置与并联型A/D转换器AD1以及D/A转换器DA1构成的系统并联的采样保持电路S/H1。将该电路的输入模拟信号由该采样保持电路S/H1保持规定的期间。

但是，由于在采样保持电路的构成要素中包括运算放大器，因此在低电压时存在采样保持电路的输出电压范围变窄的趋势。在低电压时存在起因于采样保持电路的输出电压范围变窄的失真等的特性劣化变大，AD转换器整体的特性恶化的问题。与此对应，如果去掉采样保持电路，那么存在时序产生偏移，在进行减法后的放大电路中产生不进行自动调零、也不放大的无效期间的问题。在此所谓自动调零是在采样输入中不输出信号的期间。

第3实施方式中的概要如下所述。第3实施方式正是考虑了上述情况的方案，其目的在于在模数转换器中缩短不进行自动调零或不放大的无效期间。

第3实施方式的一个方案是模数转换器。该模数转换器是将输入模拟信号由多级分为多次转换为数字信号的模数转换器，各级具有将输入到本级的模拟信号和规定的参考电压进行比较，转换为规定位数的数字值的AD转换电路，按照将对AD转换电路的上述模拟信号的输入时序和规定的参考电压的输入时序，任一个时序在前那样，在每一级中设定。

根据本方案，通过在每级设定AD转换电路的动作时序，可在放大输入到AD转换电路中的模拟信号等的元件采样时序的设定中给予自由度。即该AD转换电路以及该放大电路对自动调零期间结束的输入进行采样。由于在两个电路中取得输入信号的采样点同步，如果两个电路实质以相同的时序对输入信号进行采样，那么可对两个电路的自动调零期间和动作期间的设定产生制约，存在产生无效期间的情况。该AD转换电路对参考电压进行采样，即使在比较动作期间中可将输入信号输入，由于可得到与其相反情况相同的输出数字值，因此可使该放大电路不受以与该AD转换电路实质相同的时序对输入信号进行采样的制约。因此，在该元件中可设置不产生无效期间的动作时序。此外，也可由简单的控制信号控制这些元件。

AD转换电路或在非动作期间的结束时对上述模拟信号进行采样，在比较动作期间中输入规定的参考电压，或在非动作期间的结束时对规定的参考电压进行采样，在比较动作期间中输入所述模拟信号，可根据各级的构成而不同。根据各级的放大电路的设置状况通过设置AD转换电路的动作时序，可在该放大元件中设定不产生无效期间的动作时序。还有，在“非动作期间”中包括自动调零期间。

第3实施方式的其它的方案是模数转换器。该模数转换器是将输入模拟信号由多级分为多次转换为数字信号的模数转换器，分别具有1个以上的由1个放大元件进行放大的第1型级和由两个放大元件进行放大的第2型级，第1型级的AD转换电路对规定的参考电压进行采样，在比较动作期间中向本级输入模拟信号，第2型级的AD转换电路对输入到本级中的模拟信号进行采样，在比较动作期间中被输入规定的参考电压。

第3实施方式的其它的方案是模数转换器。该模数转换器是将输入模拟信号由多级分为多次转换为数字信号的模数转换器，分别具有1个以上的第1型级和第2型级。该第1型级包括：AD转换电路，其将输入到本级中的模拟信号和规定的参考电压进行比较，转换为规定位数的数字值；和减法放大电路，其对所述模拟信号进行采样，减去相当于所述AD转换电路的转换数字值的模拟信号，以规定的放大率放大。该第2型级包括：AD转换电路，其将输入到本级中的模拟信号和规定的参考电压进行比较，转换为规定位数的数字值；和第1放大电路，其对所述模拟信号进行采样，以规定的放大率放大或保持；减法电路，其从该输出模拟信号中减去相当于所述AD转换电路的转换数字值的模拟信号；和第2放大电路，其以规定放大率放大该输出模拟信号。第1型级的AD转换电路对规定参考电压进行采样，在比较动作期间中被输入对于本级的模拟信号，第2型级的AD转换电路对输入到本级中的模拟信号进行采样，在比较动作期间也可输入规定的参考电压。

以往，在1个放大元件的级中，由于AD转换电路和该放大元件实质上以相同时序对被输入的模拟信号进行采样，因此提前该放大元件的采样时序也不能立刻放大，产生了无效期间。在这一点上，通过调整第1型级的AD转换电路的动作时序，在第1型级的构成元件中可防止不进行自动调零或不放大的无效期间的产生。

多级内，初级的AD转换电路对规定的参考电压进行采样，也可在比较动作期间中被输入对于本级的模拟信号。由此，可将初级由第1型级构成。由此，可去掉与AD转换电路并联设置的放大电路，可防止起因于该放大电路的输出电压范围的特性劣化。虽然初级由于输入最大的信号，因此最容易引起该特性劣化，但是如果是第1型级可防止该劣化。

多级内也可包括将本级的输出模拟信号反馈到本级的输入中的级。由此，可多次使用1个级，可缩小电路面积。

还有，以上构成要素的任意组合，或本发明的构成要素或表现在方法、装置、系统等之间互相置换而成的方案，作为本发明的方案也是有效的。

实施方式

在将输入模拟信号分为多次转换为数字信号的流水线型或循环型的AD转换器中，构成该转换器的各级进行1级放大或2级放大。在以下的第3实施方式的各实施例中，说明1级放大和2级放大混合在一起的AD转换器的例子。首先作为其前提，对本实施方式的1级放大以及2级放大的基本构成和基本动作进行说明。

图17表示1级放大的基本构成。图17表示构成AD转换器的1个级。在减法放大电路3016中对输入到该级的模拟信号Vin进行采样。AD转换电路3012将模拟信号Vin以规定的分辨率转换为数字值。AD转换电路3012是具备多个比较器(comparator)的高速型。在该多个比较器中被供给相当LSB(Least Significant Bit)的电压的每个参考电压。各比较器将该参考电压和上述采样后的模拟信号进行比较，输出高/低电平的信号。

DA转换电路3013将AD转换电路3012的比较器的输出转换为模拟信号。减法放大电路3016从采样后的模拟信号Vin中减去DA转换电路3013的输出模拟信号，由规定的放大率进行放大。在由单端开关电容输入运算放大器构成减法放大电路3016的情况下，由连接在该运算放大器的输入端子上的电容器对上述模拟信号Vin进行采样。将减法放大电路3016的输出模拟信号作为本级的输出模拟信号Vout。

接着，说明该级的动作时序。图18是表示在图17中所示的电路的本实施方式的动作例的时序图。在图18中，减法放大电路3016以及AD转换电路3012以从自动调零期间切换为放大期间的时刻对输入的信号进行采样。减法放大电路3016在时钟信号CLK为高电平期间进行自动调零动作，在低电平期间进行减法放大。在高电平期间输入模拟信号Vin，在从高电平向低电平的下降沿，对模拟信号Vin进行采样。在低电平期间被输入DA转换电路3013的转换确定数据。

AD转换电路3012在时钟信号CLK的高电平期间进行比较动作，输出比较结果，在低电平期间进行自动调零动作。在AD转换电路3012内的各比较器中在低电平期间输入参考电压，从低电平向高电平的上升沿，对参考电压进行采样。在高电平期间输入模拟信号Vin。

DA转换电路3013在时钟信号CLK的高电平期间变为不定状态，在低电平期间保持转换确定数据。将从高电平向低电平的下降沿的AD转换电路3012的输出在低电平期间保持。

接着，说明该级的其它的动作时序。图19是表示在图17中所示的电路的比较动作例的时序图。在图19中，该比较动作例需要两个时钟信号CLK。第2时钟信号CLK2的频率是第1时钟信号CLK1的2倍的频率。

减法放大电路3016在第1时钟信号CLK1的低电平期间进行减法放大，在该期间随后的第2时钟信号CLK2的高电平期间进行自动调零动作。减法放大电路3016在第1时钟信号CLK1的高电平期间中的第2时钟信号CLK2从高电平期间向低电平的下降沿，对模拟信号Vin进行采样。在上述减法放大期间输入DA转换电路3013的转换确定数据，在上述自动调零期间被输入模拟信号Vin。将第1时钟信号CLK1的高电平期间中的第2时钟信号CLK2的低电平期间，作为不进行自动调零动作也不进行减法放大的无效期间t。

AD转换电路3012在第1时钟信号CLK1的低电平期间和该期间随后的第2时钟信号CLK2的低电平期间中进行自动调零动作，在该期间随后的第2时钟信号CLK2的低电平期间进行比较动作输出比较结果。AD转换电路3012以与减法放大电路3016对模拟信号Vin进行采样的时刻相同的时刻，对模拟信号Vin进行采样。在该自动调零期间，在该AD转换电路3012内的各比较器中输入模拟信号Vin。在上述比较动作期间输入规定的参考电压。

DA转换电路3013在第1时钟信号CLK1的高电平期间为不稳定，在低电平期间保持转换确定数据。在第1时钟信号CLK1从高电平向低电平的下降沿中确定AD转换电路3012的比较结果的输出，将该已确定的数据保持低电平期间。

由此，比较动作例在减法放大电路3016中产生不进行自动调零也不放大的无效期间t。其原因在于AD转换电路3012和减法放大电路3016以相同的时刻对模拟信号Vin进行采样。即在同时对模拟信号Vin进行采样之后，AD转换电路3012可立刻开始与参考电压之间的比较动作，与此对应减法放大电路3016在结束DA转换电路3013的转换数据的确定之前，不能进行减法放大。由此，比较动作例必须由比图18的动作时序中所使用的时钟信号CLK更快的第2时序信号CLK2控制AD转换电路3012和减法放大电路3016。

与此对应，图18的动作例，AD转换电路3012的比较器对参考电压进行采样，在比较动作期间输入模拟信号Vin。由此，减法放大电路3016不需加快模拟信号Vin的采样时序，可将自动调零期间比比较动作例设定得更长。同时，AD转换电路3012的比较期间也可比比较动作例更长。由此，也不需要象比较动作例的第2时钟信号CLK2的那样的快时序信号。

图20表示2级放大的基本构成。图20表示构成AD转换器的1个级。在第1放大电路3011以及AD转换电路3012中对输入到该级的模拟信号Vin进行采样。第1放大电路3011将已采样的模拟信号Vin以规定的放大率放大，输出到减法电路3014或减法放大电路3016中。或者将已采样的模拟信号Vin保持规定的期间，输出到减法电路3014或减法放大电路3016中。

AD转换电路3012将已采样的模拟信号Vin以规定的分辩率转换为数字值。DA转换电路3013将AD转换电路3012的输出转换为模拟信号。此时，根据第1放大电路3011的放大率，一边放大AD转换电路3011的输出，一边转换为模拟信号。该幅度，通过调整供给到AD转换电路3012上的基准电压变动范围和供给到DA转换电路3013上的基准电压变动范围之间的比值而可改变。此外，在将DA转换电路3013由电容器阵列型构成的情况下，也可通过调整电容器的数目改变。

减法电路3014从第1放大电路3011的输出模拟信号中减去DA转换电路3013的输出模拟信号。第2放大电路3015对减法电路3014的输出模拟信号进行采样，由规定的放大率放大。将第2放大电路3015的输出模拟信号作为本级的输出模拟信号Vout。还有，在代替减法电路3014以及第2放大电路3015而采用减法放大电路3016的情况下，减法放大电路3016对第1放大电路3011的输出模拟信号进行采样，以规定的放大率进行减法放大。

接着，说明该级的动作时序。图21是表示在图20中所示的电路的动作例的时序图。在图21中，第1放大电路3011，在时钟信号CLK的高电平期间放大采样后的模拟信号Vin，在低电平期间进行自动调零动作，在低电平期间被输入模拟信号Vin，在从低电平向高电平的上升沿，对模拟信号Vin进行采样，在高电平期间被输入规定的参考电压。

AD转换电路3012在时钟信号CLK的高电平期间进行比较动作输出比较结果，在低电平期间进行自动调零动作。在AD转换电路3012内的各比较器中在低电平期间输入模拟信号Vin，在从低电平向高电平的上升沿，对模拟信号Vin进行采样。在高电平期间输入规定的参考电压。

DA转换电路3013在时钟信号CLK的高电平期间变为不定状态，在低电平期间保持转换确定数据。将从高电平向低电平的下降沿的AD转换电路3012的输出，在低电平期间保持。

第2放大电路3015在时钟信号CLK的高电平期间进行自动调零动作，在低电平期间进行放大。在时钟信号CLK从高电平向低电平的下降沿，对第1放大电路3011和DA转换电路3013之间的差分信号进行采样，在低电平期间输入规定的参考电压。此外，在采用减法放大电路3016的情况下，减法放大电路3016在时钟信号CLK的高电平期间进行自动调零动作，在低电平期间进行减法放大。在高电平期间被输入第1放大电路3011的输出模拟信号，在从高电平向低电平的下降沿，对该输出模拟信号进行采样。在低电平期间输入DA转换电路3013的转换确定数据。

由此，2级放大：在第1放大电路3011和AD转换电路3012同时对模拟信号Vin进行采样，AD转换电路3012与模拟信号Vin进行比较进行转换动作的期间中，第1放大电路3011保持或放大模拟信号Vin。因此，第2放大电路3015在DA转换电路3013的转换数据确定之后，可以对第1放大电路3011和DA转换电路3013之间的差分信号进行采样，则不产生无效期间t。此外，在AD转换电路3012的转换动作期间，通过第1放大电路3011放大模拟信号Vin可降低第2放大电路3015的放大率，可将第2放大电路3015高速化。

(第3实施方式的第1实施例)

接着，对第3实施方式的第1实施例进行说明。本实施例是由在第1级的AD转换电路中转换出4位，在第2～4级的AD转换电路中每个电路转换出两位的4个级构成的流水线型的AD转换器的例子。第1级是1步(step)放大，第2、3级是2步放大的构成。

图22表示本实施例中的AD转换器的构成。在该AD转换器中，将输入模拟信号Vin输入到第1减法放大电路3026以及第1AD转换电路3022中。第1AD转换电路3022是高速型的AD转换器，其分辨率即转换位数为4位。第1AD转换电路3022将输入模拟信号Vin转换为数字值，取出高4位(D9～D6)。第1DA转换电路3023将由第1AD转换电路3022转换的数字值转换为模拟值。第1减法放大电路3026从采样后的模拟值Vin中减去第1DA转换电路3023的输出模拟信号，并放大到2倍。

将第1减法放大电路3026的输出模拟信号输出到第3放大电路3027以及第2AD转换电路3028中。第3放大电路3027和第2AD转换电路3028在相同的时刻进行采样。第3放大电路3027对输入的模拟信号进行采样，放大到2倍，输出到第2减法电路3030中。第2AD转换电路3028对输入的模拟信号进行采样，转换为数字值，从高位取出5、6位(D5，D4)。

由于第2级的转换位数为两位，应该将原来第1级的输出实质放大到4(2的2次方)倍。在第1级中由减法放大电路3026放大到2倍。在此基础上，如果将第2AD转换电路3028内的比较器的参考电压设定为第1AD转换电路3022的1/2，可实现上述实质的4倍。

第2DA转换电路3029将由第2AD转换电路3028转换的数字值转换为模拟值。此时，一边将第2AD转换电路3028的输出放大到2倍，一边转换为模拟信号。第2减法放大电路3030从第3放大电路3027的输出模拟信号中减去第2DA转换电路3029的输出模拟信号。第4放大电路3031将第2减法电路3030的输出模拟信号放大到2倍。还有，也可不用第2减法电路3030以及第4放大电路3031而采用一体型的第2减法放大电路3032。由此，可将电路面积缩小化。

将第4放大电路3031的输出模拟信号输入到第5放大电路3033以及第3AD转换电路3034中。第5放大电路3033和第3AD转换电路3034由相同的时刻进行采样。第5放大电路3033对输入的模拟信号进行采样，放大到2倍，输出到第3减法电路3036中。第3AD转换电路3034对输入的模拟信号进行采样，转换为数字值，从高位取出7、8位(D3～D2)。

第3DA转换电路3035将由第3AD转换电路3034转换的数字值转换为模拟值。此时，一边将第3AD转换电路3034的输出放大到2倍，一边转换为模拟信号。第3减法电路3036从第5放大电路3033的输出模拟信号中减去第3DA转换电路3035的输出模拟信号。第6放大电路3037将第3减法电路3036的输出模拟信号放大到2倍。还有，也可不用第3减法电路3036以及第6放大电路3037而采用一体型的第3减法放大电路3038。

将第6放大电路3037的输出模拟信号输入到第4AD转换电路3039中。第4AD转换电路3039对输入的模拟信号进行采样，转换为数字值，从高位取出9、10位(D1～D0)。由此，由4个级取得10位的数字值。

接着，对本实施例中的AD转换器的动作时序进行说明。图23是表示本实施例中的AD转换器的动作过程的时序图。首先，说明第1级的动作时序。第1减法放大电路3026在时钟信号CLK从高电平向低电平的下降沿，对输入模拟信号Vin进行采样。第1减法放大电路3026在时钟信号CLK的高电平期间进行自动调零动作，在低电平期间从已采样的输入模拟信号Vin中减去第1DA转换电路23的输出模拟信号并放大。第2AD转换电路3028在时钟信号CLK从低电平向高电平的上升沿，对规定的参考电压进行采样。第2AD转换电路3028在时钟信号CLK的高电平期间进行比较动作，在低电平期间进行自动调零动作。在时钟信号CLK从高电平向低电平的下降沿时将输入模拟信号Vin输入。第1DA转换电路3023在时钟信号CLK的低电平期间保持转换确定数据，在高电平期间变为不定状态。

接着，说明第2级的动作时序。第3放大电路3027以及第2AD转换电路3028在时钟信号CLK从低电平向高电平的上升沿，对第1减法放大电路3026的输出模拟信号进行采样。第3放大电路3027在时钟信号CLK的高电平期间放大已采样的模拟信号，在低电平期间进行自动调零动作。第2AD转换电路3028在时钟信号CLK的高电平期间进行比较动作，在低电平期间进行自动调零动作。第2DA转换电路3029在时钟信号CLK的低电平期间保持转换确定数据，在高电平期间变为不定状态。

第4放大电路3031在时钟信号CLK从高电平向低电平的下降沿，对第3放大电路3027的输出模拟信号和第2DA转换电路3029的输出模拟信号之间的差分信号进行采样。第4放大电路3031在时钟信号CLK的低电平期间放大已采样的模拟信号，在高电平期间进行自动调零动作。还有，在采用第2减法放大电路3032的情况下，第2减法放大电路3032在时钟信号CLK从高电平向低电平的下降沿，对第3放大电路3027的输出模拟信号进行采样。第2减法放大电路3032，在时钟信号CLK的低电平期间，从已采样的模拟信号中减去第2DA转换电路3029的输出模拟信号并放大，在高电平期间进行自动调零动作。

接着，说明第3级的动作时序。第5放大电路3033以及第3AD转换电路3034在时钟信号CLK从低电平向高电平的上升沿，对第4放大电路3031的输出模拟信号进行采样。第5放大电路3033在时钟信号CLK的高电平期间放大已采样的模拟信号，在低电平期间进行自动调零动作。第3AD转换电路3034在时钟信号CLK的高电平期间进行比较动作，在低电平期间进行自动调零动作。第3DA转换电路3035在时钟信号CLK的低电平期间保持转换确定数据，在高电平期间变为不定状态。

第6放大电路3037在时钟信号CLK从高电平向低电平的下降沿，对第5放大电路3033的输出模拟信号和第3DA转换电路3035的输出模拟信号之间的差分信号进行采样。第6放大电路3037在时钟信号CLK的低电平期间放大已采样的模拟信号，在高电平期间进行自动调零动作。还有，在采用第3减法放大电路3038的情况下，第3减法放大电路3038在时钟信号CLK从高电平向低电平的下降沿，对第5放大电路3033的输出模拟信号进行采样。第3减法放大电路3038在时钟信号CLK的低电平期间，从已采样的模拟信号减去第3DA转换电路3035的输出模拟信号并放大，在高电平期间进行自动调零动作。

并且，第4级的第4AD转换电路3039在时钟信号CLK从低电平向高电平的上升沿，对第6放大电路3037的输出模拟信号进行采样。第4AD转换电路3039在时钟信号CLK的高电平期间进行比较动作，在低电平期间进行自动调零动作。由此，4个AD转换电路3022、3028、3034、3039通过在同一时钟分别进行不同的输入模拟信号Vin的转换动作而实现流水线处理。

接着，对本实施例中的AD转换器的其它的动作时序进行说明。图24是表示本实施例中的AD转换器的比较例中的动作过程的时序图。因为第2级以后的时序与图23的时序相同，因此只说明第1级。比较例需要两个时钟信号CLK。第2时钟信号CLK2的频率是第1时钟信号CLK1的频率的2倍。

第1减法放大电路3026在第2时钟信号CLK2每隔1周期从高电平向低电平的下降沿，对输入模拟信号Vin进行采样。第1减法放大电路3026在第1时钟信号CLK1的低电平期间从已采样的输入模拟信号Vin中减去第1DA转换电路3023的输出模拟信号并放大。在第1时钟信号CLK1的高电平期间中的第2时钟信号CLK2的高电平期间进行自动调零动作。在第1时钟信号CLK1的高电平期间中的第2时钟信号CLK2的低电平期间变为不进行自动调零也不放大的无效期间t。

第1AD转换电路3022以与第1减法放大电路3026对输入模拟信号Vin进行采样的时刻相同的时刻，对输入模拟信号Vin进行采样。第1AD转换电路3022在第1时钟信号CLK1的低电平期间和该期间随后的第2时钟信号CLK2的高电平期间进行自动调零动作，在该期间随后的第2时钟信号CLK2的低电平期间进行比较动作输出比较结果。第1DA转换电路3023在第1时钟信号CLK1的低电平期间保持转换确定数据，在高电平期间变为不定状态。

由此，比较例在第1减法放大电路3026中产生既不进行自动调零也不进行减法放大的无效期间t。其原因是由于第1AD转换电路3022和第1减法放大电路3026由相同的时序对模拟信号Vin进行采样。即同时对模拟信号Vin进行采样之后，与第1AD转换电路3022立刻能开始与参考电压的比较动作相对应，第1减法放大电路3026在由第1DA转换电路3023结束转换数据的确定之前不进行减法放大。由此，比较例必须在比图23的动作时序中所使用的时钟信号CLK更快的第2时钟信号CLK2控制第1AD转换电路3022和第1减法放大电路3026。

与此对应，在图23中所表示的动作例，由第1AD转换电路3022对参考电压进行采样，在该比较动作期间输入模拟信号Vin。由此，第1减法放大电路3026变为不需加快模拟信号Vin的采样时序，可使自动调零期间比比较例更长。由此，也不需要象比较动作例的第2时钟信号CLK2那样快的时序信号。

由此，根据本实施例，可使1步放大级和2步放大级混合在一起的流水线型的AD转换器在不产生无效期间t的期间进行动作。此外，不需要生成1步放大级控制用的特别的第2时钟信号CLK，可由相同的时钟信号CLK控制所有级。还有，通过将初级由1步放大构成，可使AD转换器整体的特性提高。即在初级中输入的信号是在接通减法电路前的信号中的最大的信号。如果象2步放大那样，设置与AD转换电路并联的放大电路，那么根据该放大电路的输出电压范围存在特性劣化的可能性。特别如果减小放大电路的电源电压，那么该输出电压范围变窄，该倾向增强。

此外，如上所述2步放大，与该级的AD转换平行，可放大输入信号。由此，可减小第2步的放大电路的放大率，可将该放大电路高速化。因此，可提高时钟信号CLK自身的频率。由此，根据本实施例，使无效期间t不产生，可实现特性提高和高速化两方面。

(第3实施方式的第2实施例)

第3实施方式的第2实施例是由1步放大在非循环型的前级中转换出4位，由2步放大在循环型的后级中每次转换出两位，通过后级进行3次，输出总计10位的AD转换器的例子。

图25表示本实施例中AD转换器的构成。在该AD转换器中，首先对前级进行说明。将输入模拟信号Vin输入到第1AD转换电路3042以及第1减法放大电路3046中。第1AD转换电路3042是高速型的AD转换电路，其分辨率即转换位数为4位。第1AD转换电路3042对输入模拟信号Vin进行采样，将采样后的信号转换为数字值，取出高4位(D9～D6)，输出到图中未示出的编码器以及第1DA转换电路3043中。第1DA转换电路3043将由第1AD转换电路3042转换的数字值转换为模拟值。第1减法放大电路3046对输入模拟信号Vin进行采样，从该输入模拟信号Vin减去第1DA转换电路3043的输出模拟信号，放大到2倍。

接着，对后级进行说明。第1开关SW301以及第2开关SW302是交替导通截止的开关。在第1开关SW301导通，第2开关SW302截止的状态中，将从前级的第1减法放大电路3046介由第1开关SW301输入的模拟信号输入到第3放大电路3047以及第2AD转换电路3048中。第2AD转换电路3048也是高速型的AD转换电路，其分辩率即包括冗余1位的位数是3位。将第2AD转换电路3048内的比较器的参考电压设定为第1AD转换电路3042的1/2。第2AD转换电路3048对第1减法放大电路3046的输出模拟信号进行采样，将采样后的信号转换为数字值，从高位取出5、6位(D5、D4)，输出到图中未示出的编码器以及第2DA转换电路3049中。

第2DA转换电路3049将由第2AD转换电路3048转换的数字值转换为模拟值。此时，将该数字值放大到2倍，转换为模拟值。第3放大电路3047对第1减法放大电路3046的输出模拟信号进行采样，将采样后的信号放大到2倍输出到第2减法电路3050中。第2减法电路3050从第3放大电路3047的输出模拟信号减去第2DA转换电路3049的输出模拟信号，输出到第4放大电路3051中。

第4放大电路3051将第2减法电路3050的输出模拟信号放大到2倍。在该阶段，第1开关SW301变为截止的状态，第2开关SW302变为导通的状态。将第4放大电路3051的输出模拟信号介由第2开关SW302向第3放大电路3047以及第2AD转换电路3048反馈。还有，第2减法电路3050以及第4放大电路3051也可采用一体型的第2减法放大电路3052。以下重复上述的处理。第2DA转换电路3049从高位取出7、8位(D3、D2)以及从高位取出9、10位(D1，D0)。由此，可得到10位的数字值。由循环型的后级从高位得到5～10位。

接着，对本实施例中AD转换器的动作时序进行说明。图26是表示本实施例中AD转换器的动作过程的时序图。以下按照从图自上而下的次序进行说明。3个信号波形表示第1时钟信号CLK1、第2时钟信号CLK2以及开关信号CLKSW。第1时钟信号CLK1控制第1减法放大电路3046、第1AD转换电路3042以及第1DA转换电路3043的动作。第2时钟信号CLK2控制第3放大电路3047、第4放大电路3051、第2AD转换电路3048以及第2DA转换电路3049的动作。开关信号CLKSW对第1开关SW301以及第2开关SW302的导通或截止进行控制。

第2时钟信号CLK2的频率是第1时钟信号CLK1的频率的3倍。第2时钟信号CLK2，也可以以第1时钟信号CLK101为基础，用PLL等倍频生成。第2时钟信号CLK2，其上升沿和第1时钟信号CLK101的上升沿同步后，接着的第2个下降沿和第1时钟信号CLK1接着的下降沿同步，而且在接着的第2个上升沿和第1个时钟信号CLK1接着的上升沿同步。因为第2时钟信号CLK2的频率是第1时钟信号CLK1的频率的3倍，所以后级的转换处理速度也是前级的转换处理速度的3倍。由于在更高位的转换处理中的减法或放大等的模拟处理的精度对整体的转换精度有很大的影响，所以要求担当该处理的前级有适当的高精度。因此，在本实施方式的构成中，与前级相比不要求处理精度的后级，可由前级的处理速度而提高其转换处理速度。

第1减法放大电路3046在第1时钟信号CLK1的下降沿，对输入模拟信号Vin进行采样。第1减法放大电路3046在第1时钟信号CLK1的低电平期间，从采样后的模拟信号Vin中减去第1DA转换电路3043的输出模拟信号并放大。在第1时钟信号CLK1的高电平期间进行自动调零动作。第1AD转换电路3042在第1时钟信号CLK1的上升沿，对规定的参考电压进行采样。第1AD转换电路3024在第1时钟信号CLK1的高电平期间，进行转换动作输出数字值D9～D6，在低电平期间进行自动调零动作。第1DA转换电路3013在第1时钟信号CLK1的低电平期间保持转换确定数据，在高电平期间变为不定状态。

第1开关SW301在开关信号CLKSW为高电平时导通，在开关信号CLKSW为低电平时截止。第2开关SW302在开关信号CLKSW为低电平时导通，在开关信号CLKSW为高电平时截止。

第3放大电路3047以及第2AD转换电路3048在第2时钟信号CLK2的上升沿，对输入的模拟信号进行采样。第3放大电路3047在第2时钟信号CLK2的高电平期间放大已采样的模拟信号，在低电平期间进行自动调零动作。第2AD转换电路3048在转换最低位D1、D0的期间不放大。第4放大电路3051在第2时钟信号CLK2下降沿，对第3放大电路3047的输出模拟信号和第2DA转换电路3049的输出模拟信号之间的差分信号进行采样。第4放大电路3051在第2时钟信号CLK2的低电平期间放大已采样的模拟信号，在高电平期间进行自动调零动作。在不用第4放大电路3051而采用第2减法放大电路3052的情况下，第2减法放大电路3052在第2时钟信号CLK2的下降沿，对第3放大电路3047的输出模拟信号进行采样。第2减法放大电路3052在第2时钟信号CLK2的低电平期间，从已采样的模拟信号减去第2DA转换电路3049的输出模拟信号并放大。在高电平期间进行自动调零动作。第2AD转换电路3048在转换D1、D0后的下一个半个时钟期间不进行放大。

第2AD转换电路3048在第2时钟信号CLK2的上升沿，对输入的模拟信号进行采样。第2AD转换电路3048在第2时钟信号CLK2的高电平期间进行转换动作，输出包括冗余位量的3位，在低电平期间进行自动调零动作。第2DA转换电路3049在第2时钟信号CLK2的低电平期间保持转换确定数据，在高电平期间变为不定状态。在第2AD转换电路3048的输出为D1、D0时不进行转换动作。

第1减法放大电路3046、第3放大电路3047、第4放大电路3051、第1AD转换电路3042以及第2AD转换电路3048的自动调零期间是对输入的信号进行采样中的状态。如图所示，第2AD转换电路3048在转换处理D5、D4以及D3、D2的期间，第1AD转换电路3042同时对接着输入的输入模拟信号Vin进行转换处理。根据上述的流水线处理，作为AD转换器整体将第1时钟信号CLK1作为基准可1周期1次输出10位的数字值。

接着，对本实施例中的AD转换器的其它动作时序进行说明。图27是表示本实施例中的AD转换器的比较例中的动作过程的时序图。由于后级的时序与图26的时序相同，因此只说明前级。比较例还需要第3时钟信号CLK3。第3时钟信号CLK3的频率是第1时钟信号CLK1的频率的2倍。

第1减法放大电路3046在每隔第3时钟信号CLK3的1个周期的下降沿，对输入模拟信号Vin进行采样。第1减法放大电路3046在第1时钟信号CLK1的低电平期间从已采样的输入模拟信号Vin减去第1DA转换电路3043的输出模拟信号，进行放大。在第1时钟信号CLK1的高电平期间中的第3时钟信号CLK3的高电平期间进行自动调零动作。将在第1时钟信号CLK1的高电平期间中的第3时钟信号CLK3的低电平期间作为不进行自动调零不放大的无效期间t。

第1AD转换电路3042以与第1减法放大电路3046对输入模拟信号Vin进行采样的时刻相同的时刻，对输入模拟信号Vin进行采样。第1AD转换电路3042在第1时钟信号CLK1的低电平期间和该期间随后的第3时钟信号CLK3的高电平期间进行自动调零动作，在该期间随后的第3时钟信号CLK3的低电平期间进行比较动作输出比较结果。第1DA转换电路3043在第1时钟信号CLK1的低电平期间保持转换确定数据，在高电平期间变为不定状态。

由此，比较动作例在第1减法放大电路3046中产生不进行自动调零也不进行减法放大的无效期间t。其原因在于第1AD转换电路3042和第1减法放大电路3046以相同的时序对模拟信号Vin进行采样。即同时对模拟信号Vin进行采样后，与第1AD转换电路3042立刻开始与参考电压的比较动作对应，第1减法放大电路3046在由第1DA转换电路3043结束转换数据的确定之前，不可进行减法放大。由此，比较例必须由比在图26的动作时序中已使用的第1时钟信号CLK更快的第3时钟信号CLK3控制第1AD转换电路3042和第1减法放大电路3046。

与此对应，在图26中所示的动作例，由第1AD转换电路3042对参考电压进行采样，在该比较动作期间输入模拟信号Vin。由此，第1减法放大电路3046不需加快模拟信号Vin的采样时序，可使自动调零期间比比较例更长。因此，不需要象比较动作例的第3时钟信号CLK3那样快的时序信号。

由此，根据本实施例，可使非循环型的1步放大级和循环型的2步放大级混合在一起的AD转换器在不产生无效期间t的期间进行动作。此外，可在1步放大中由1个第1时钟信号CLK控制非循环型级。而且通过由1步放大构成初级，可使AD转换器整体的特性提高。即输入到初级的信号因为是通入减法电路前的信号所以是最大的信号。如果设置象2步放大那种与AD转换电路并联的放大电路，那么根据该放大电路的输出电压范围存在特性劣化的可能性。特别如果减小放大电路的电源电压，那么该输出电压范围变窄，该倾向增强。

此外，如上所述2步放大，与该级的AD转换平行，可放大输入信号。由此，可减小第2步的放大电路的放大率，可将该放大电路高速化。因此，可提高第1时钟信号CLK1以及第2时钟信号CLK2自身的频率。由此，根据本实施例，使无效期间t不产生，可实现特性提高和高速化两方面。

(第3实施方式的第3实施例)

第3实施方式的第3实施例是如下的例子：在本实施方式的第2实施例的AD转换器上进一步外加1步放大的级的AD转换器，通过在1步放大的第1级中转换出4位，在1步放大的第2级中转换出2位，在2步放大中由循环型的第3级每次两位转换3次，合计输出12位的AD转换器。

图28表示第3实施方式的第3实施例中的AD转换器的构成。第2级以后的说明基本与本实施方式的第2实施例的说明大致相同。但是，不同点在于第2级的转换位数从本实施方式的第2实施例的前级的4位变为2位。此外，如果将第2级的AD转换电路的参考电压和第3级的AD转换电路参考电压设置为相同，那么如图28所示第2级的放大率变为4倍。并且对附加的第1级可直接采用本实施方式的第2实施例的前级的说明。此外，动作时序也与图26中所示的时序图基本相同。第1级的AD转换电路3062、DA转换电路3063以及减法放大电路3066由第1时钟信号CLK1控制。第2级的各构成元件也可由第1时钟信号CLK1控制，也可由第2时钟信号CLK2控制。

由此，根据本实施例，可使将非循环型的1步放大的两个级和在2步放大中循环型级混合在一起的AD转换器以不产生无效期间t而进行动作。此外通过由1步放大构成初级，可使AD转换器整体的特性提高。此外如上所述2级放大可使AD转换器整体高速化。由此，根据本实施例，使无效期间t不产生，可实现特性提高和高速化两方面。

以上，以实施例说明了本实施方式。该实施例是例示，在其各构成要素或各处理步骤的组合中有各种变形例。此外，上述的变形例也在本实施方式的范围中，这点同行的普通技术人员可理解。

在本实施方式的上述实施例中所记载的AD转换位数和其分配、放大电路的放大率等参数不过是一例，在变形例中这些参数也可以采用其他的数值。此外，AD转换器整体的级数、1步放大的级数、2步放大的级数、循环型级数以及非循环型级数可任意设定。

Claims (17)

1、一种模数转换器，其特征在于，具有：

AD转换电路，其将输入的模拟信号转换为规定位数的数字值；和

输入切换电路，其在构成所述AD转换电路的电压比较元件中，切换并输入所述模拟信号的电压值和规定的参考电压值；

所述输入切换电路，根据其它构成元件的动作时序，切换所述模拟信号的电压值和所述参考电压值。

2、一种模数转换器，其特征在于，具有：

AD转换电路，其将输入模拟信号转换为规定位数的数字值；

DA转换电路，其将所述AD转换电路的输出转换为模拟信号；

减法电路，其从所述输入模拟信号中减去所述DA转换电路的输出模拟信号；

放大电路，其放大所述减法电路的输出；和

输入切换电路，其在构成所述AD转换电路的电压比较元件中，切换并输入所述模拟信号的电压值和规定的参考电压值；

其中，所述输入切换电路，根据所述放大电路的动作时序，切换所述模拟信号的电压值和所述参考电压值。

3、根据权利要求2中所述的模数转换器，其特征在于，还具有：

采样保持电路，其被设置在输入和所述减法电路之间，对所述输入模拟信号进行采样保持；和

开关，其将所述输入和所述减法电路之间的路径切换为直接路径和所述采样保持经由路径中的任一方；

所述输入切换电路，在所述开关选择直接路径的期间，先输入所述参考电压值，后输入所述输入模拟信号的电压值。

4、一种模数转换器，是流水线型或循环型的模数转换器，其特征在于，具有：

AD转换电路，其将输入模拟信号转换为规定位数的数字值；

DA转换电路，其将所述AD转换电路的输出转换为模拟信号；

减法电路，其从所述输入模拟信号中减去所述DA转换电路的输出模拟信号；

放大电路，其放大所述减法电路的输出；和

输入切换电路，其在构成所述AD转换电路的电压比较元件中，切换并输入所述模拟信号的电压值和规定的参考电压值；

其中，所述输入切换电路，根据所述放大电路的动作时序，对来自前级的输入信号的电压值、来自后级的反馈的输入信号的电压值以及所述参考电压值进行切换。

5、根据权利要求4中所述的模数转换器，其特征在于，

所述输入切换电路，根据所述放大电路的动作时序对来自前级的输入信号的电压值、该输入信号用的第1参考电压值、来自后级反馈的输入信号的电压值以及该输入信号用的第2参考电压值进行切换。

6、一种模数转换器，将输入模拟信号分为多次转换为数字值，其特征在于，

具有多个级，其将输入的模拟信号转换为规定位数的数字值；

所述多个级内的一个以上的级是将输入到本级的模拟信号由1个放大元件放大的级；

所述放大元件是第1减法放大电路，该第1减法放大电路对输入到本级的模拟信号进行采样并保持，从该已采样的模拟信号中减去将由本级已转换的数字值再转换为模拟值的信号并进行放大；

所述多个级内的其它的1个以上的级是将输入到本级的模拟信号由多个放大元件进行放大的级；

所述多个放大元件内的1个放大元件是对输入到本级的模拟信号进行采样并保持的采样保持电路，或对输入到本级的模拟信号进行采样并以规定的放大率放大的放大电路；

所述多个放大元件内的其它的放大元件是第2减法放大电路，该第2减法放大电路从所述采样保持电路或所述放大电路的输出模拟信号中减去将由本级已转换的数字值再转换为模拟值的信号并进行放大。

7、根据权利要求6中所述的模数转换器，其特征在于，

所述第1减法放大电路，为了将输入到本级的模拟信号进行数字转换而与采样时序同步，直接采样该模拟信号。

8、根据权利要求6或7中所述的模数转换器，其特征在于，

包括所述第1减法放大电路的级是初级。

9、根据权利要求6或7中所述的模数转换器，其特征在于，

所述多个级内的任意级是将本级的输出模拟信号反馈到本级的输入中的循环型的级。

10、根据权利要求6或7中所述的模数转换器，其特征在于，

所述第1减法放大电路，对所述输入的模拟信号进行采样后，至少在确定由所述本级转换的数字值向模拟值的转换之前进行保持。

11、根据权利要求6或7中所述的模数转换器，其特征在于，

所述第1减法放大电路在比自动调零期间更长的期间内进行放大。

12、一种模数转换器，将输入模拟信号由多级分为多次转换为数字信号，其特征在于，

各级具有AD转换电路，其将输入到自身的模拟信号和规定的参考电压进行比较，转换为规定位数的数字值；

按照使对所述AD转换电路的所述模拟信号的输入时序和所述规定的参考电压的输入时序中的任一个的时序在先的方式在每级中进行设定。

13、根据权利要求12中所述的模数转换器，其特征在于，

所述AD转换电路，或在非动作期间结束时对所述模拟信号进行采样，在比较动作期间中或输入规定的参考电压，或在非动作期间的结束时对规定的参考电压进行采样，在比较动作期间中输入所述模拟信号，根据各级的构成而不同。

14、一种模数转换器，将输入模拟信号由多级分为多次转换为数字信号，其特征在于，

分别具有：1个以上的由1个放大元件进行放大的第1型级，和1个以上的由两个放大元件进行放大的第2型级；

所述第1型级的AD转换电路，对规定的参考电压进行采样，在比较动作期间中向本级输入模拟信号；所述第2型级的AD转换电路对输入到本级的模拟信号进行采样，在比较动作期间中输入规定的参考电压。

15、一种模数转换器，将输入模拟信号由多级分为多次转换为数字信号，其特征在于，

分别具有1个以上的第1型级和第2型级，

所述第1型级包括：AD转换电路，其将输入到本级的模拟信号和规定的参考电压进行比较，转换为规定位数的数字值；和减法放大电路，其对所述模拟信号进行采样，减去相当于所述AD转换电路的转换数字值的模拟信号，以规定的放大率放大；

所述第2型级包括：AD转换电路，其将输入到本级的模拟信号和规定的参考电压进行比较，转换为规定位数的数字值；第1放大电路，其对所述模拟信号进行采样，以规定的放大率进行放大或保持；减法电路，其从该第1放大电路的输出模拟信号中减去相当于所述AD转换电路的转换数字值的模拟信号；和第2放大电路，其将该减法电路的输出模拟信号以规定的放大率放大；

所述第1型级的AD转换电路，对规定的参考电压进行采样，在比较动作期间中被输入对于本级的模拟信号，所述第2型级的AD转换电路将输入到本级的模拟信号进行采样，在比较动作期间中输入规定的参考电压。

16、根据权利要求12到15的中任一项中所述的模数转换器，其特征在于，

在所述多级内，初级的AD转换电路，对规定的参考电压进行采样，在比较动作期间中被输入对于本级的模拟信号。

17、根据权利要求12到15中的任一项中所述的模数转换器，其特征在于，

在所述多级内，包括将本级的输出模拟信号反馈到本级的输入中的级。

Images